CN103716552A - 固态成像装置、用于驱动其的方法以及电子装置 - Google Patents

固态成像装置、用于驱动其的方法以及电子装置 Download PDF

Info

Publication number
CN103716552A
CN103716552A CN201310430719.4A CN201310430719A CN103716552A CN 103716552 A CN103716552 A CN 103716552A CN 201310430719 A CN201310430719 A CN 201310430719A CN 103716552 A CN103716552 A CN 103716552A
Authority
CN
China
Prior art keywords
pixel
pixels
electric charge
accumulated
shared block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310430719.4A
Other languages
English (en)
Inventor
森山祐介
高桥知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103716552A publication Critical patent/CN103716552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/741—Circuitry for compensating brightness variation in the scene by increasing the dynamic range of the image compared to the dynamic range of the electronic image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/583—Control of the dynamic range involving two or more exposures acquired simultaneously with different integration times
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Abstract

本文涉及固态成像装置、用于驱动其的方法以及电子装置，具体描述了一种驱动像素阵列部的固态成像装置和方法。举例来说，该固态成像装置包括：像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的多个像素中的每一个共享浮置扩散区；以及驱动器部，被配置成驱动像素阵列部，使得积累在共享像素块的一个或多个但少于所有的光电转换区中的电荷经历像素相加并被读出。

Description

固态成像装置、用于驱动其的方法以及电子装置
技术领域
本公开涉及固态成像装置、用于驱动该固态成像装置的方法以及电子装置，更具体地，涉及允许利用更合适的光敏感度进行拍摄的固态成像装置、用于驱动该固态成像装置的方法以及电子装置。
背景技术
迄今为止，在包含图像传感器的成像装置中，为拍摄平滑的动态图像，通常增加累积时间。此外，为拍摄具有较浅景深的图像，要减小透镜的F值（光圈被打开）。
然而，当增加累积时间或减小透镜的F值时，可能存在积累在固态成像装置的光电二极管中的电荷量达到电荷的饱和量的情况。因此，将用于调整光量的中性密度（ND）滤光器附接至透镜以减少入射在固态成像装置上的光量，从而使积累在光电二极管中的电荷量不会达到电荷的饱和量。
然而，用这几种方式对用户来说是不方便的。例如，用户必需准备具有与透镜直径相对应的尺寸的ND滤光器，用户必需在将ND滤光器附接到透镜上或将其从透镜移除时停止拍摄等。
针对这种不便，已提出了一种固态成像装置，在该装置中，单个像素被分成多个分隔的像素，且针对每个分隔的像素改变灵敏度或者累积时间，从而从分隔的像素中读取不同的像素信号（例如，见日本待审查专利申请公开第2010-28423号）。因此，类似于使用ND滤光器的情况，即使当不使用ND滤光器时，也可进行具有低灵敏度的拍摄。
然而，在根据日本待审查专利申请公开第2010-28423号的技术中，从通过分割单个像素而获得的的各个分隔像素中读取像素信号，且因此，减小了每个单独的分隔像素的灵敏度。因此，该技术不适用于在暗处拍摄。
鉴于上述论点，已设计了本技术来实现具有更加合适的灵敏度的拍摄。
发明内容
本文描述了一种驱动像素阵列部的固态成像装置和方法。举例来说，该固态成像装置包括：像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区；以及驱动器部，被配置成驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
作为第二实例，在驱动像素阵列部的方法中，所述像素阵列部包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区。驱动像素阵列部的方法包括驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
附图说明
图1是示出应用本技术的固态成像装置的配置实例的框图；
图2是示出固态成像装置的更加详细的配置实例的框图；
图3是示出锁存电路的输出与驱动器的驱动信号之间的关系的图表；
图4是示出被驱动的像素数量与所相加的像素的数量之间的关系的图表；
图5是示出所相加的像素的模式的示图；
图6是示出共享像素块的配置实例的示图；
图7是示出像素驱动的实例的时序图；
图8是示出像素驱动的实例的时序图；
图9是示出像素驱动的实例的时序图；
图10是示出像素驱动的实例的时序图；
图11是示出累积时间与信号量之间的关系的图表；
图12是示出累积时间与信号量之间的关系的图表；
图13是示出透镜F值与信号量之间的关系的图表；
图14是描述获得宽动态范围的图表；
图15是示出像素驱动的实例的时序图；
图16是示出像素驱动的实例的时序图；
图17是示出像素驱动的实例的时序图；
图18是示出像素驱动的实例的时序图；
图19是示出固态成像装置的另一配置实例的框图；
图20是示出共享像素块的另一配置实例的示图；
图21是示出共享像素块的又一配置实例的示图；
图22是示出像素驱动的实例的时序图；
图23是示出像素驱动的实例的时序图；
图24是示出像素驱动的实例的时序图；
图25是示出像素驱动的实例的时序图；
图26是描述获得宽动态范围的图表；
图27是示出像素驱动的实例的时序图；
图28是示出像素驱动的实例的时序图；
图29是示出像素驱动的实例的时序图；
图30是示出像素驱动的实例的时序图；
图31是示出彩色滤光器的布置实例的示图；以及
图32是示出根据应用本技术的实施方式的电子装置的配置实例的框图。
具体实施方式
下文将参照附图描述本技术的实施方式。
固态成像装置的配置
图1是示出作为应用本技术的固态成像装置的互补型金属氧化物半导体（CMOS）图像传感器的配置实例的框图。
CMOS图像传感器30包括像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44以及系统控制部45。像素阵列部41、垂直驱动部42、列处理部43、水平驱动部44和系统控制部45被形成在半导体基板（芯片）上，该半导体基板在图1中未示出。
在像素阵列部41中，像素被二维地布置成矩阵，其中，每个像素包括生成与入射光量对应的电荷量的光电荷并在其内积累生成的光电荷的光电转换元件。应注意，与入射光量对应的电荷量的光电荷在下文中可仅被称为“电荷”。
此外，在像素阵列部41中，为矩阵像素排布的每行形成像素驱动线46以在图1中的左右方向（沿着其中每个像素行的像素排列的方向）上延伸，并为矩阵像素排布的每列形成垂直信号线47以在图1中的上下方向（沿着其中每个像素列的像素排列的方向）上延伸。像素驱动线46的一端连接至垂直驱动部42的输出端（被设置成对应于像素行）的相应端。
CMOS图像传感器30进一步包括信号处理部48和数据存储部49。例如，信号处理部48和数据存储部49可作为数字信号处理器（DSP）电路而被安装在与安装CMOS图像传感器30的基板不同的基板上，或者可被安装在与安装CMOS图像传感器30相同的基板上。
垂直驱动部42包括解码器和驱动器，且该垂直驱动部42用作将像素阵列部41的像素全部同时驱动或以行为单位来驱动的像素驱动部。垂直驱动部42（其具体配置将稍后描述）被配置为具有读取扫描系统和清除扫描（sweep-scanning）系统或者具有集中清除（sweep）和集中传输的功能。
为从像素中读取信号，读取扫描系统以行为单位对像素阵列部41的像素顺序执行选择性扫描。至于清除，在行驱动（滚动快门操作）的情况下，对读取行（读取扫描系统将以比读取扫描时间早一个与快门速度对应的时间对该行执行读取扫描）执行清除扫描。在全局曝光（全局快门操作）的情况下，以比集中传输的时间早一个与快门速度对应的时间执行集中清除。
通过该清除，从读取行中的像素的光电转换元件中清除（重置）不必要的电荷。通过清除（重置）不必要的电荷，执行所谓的快门操作。此处的快门操作是指释放光电转换元件的光电荷并重新开始曝光（开始积累光电荷）的操作。
由读取扫描系统的读操作读出的信号对应于在预先读取操作之后并恰好在读取操作或者快门操作之前进入的光的量。在行驱动的情况下，从先前读取操作的读取时间或者快门操作的清除时间到当前读取操作的读取时间的时间段是像素中的光电荷的累积时间（曝光时间）。在全局曝光的情况下，从集中清除到集中传输的时间段是累积时间（曝光时间）。
从被垂直驱动部42选择性扫描的像素行中的每个像素输出的像素信号经由垂直信号线47的相应信号线提供给列处理部43。针对像素阵列部41的每个像素列，列处理部43对从经由垂直信号线47的相应信号线所选择的行中的每个像素输出的像素信号执行预定信号处理并暂时保存经过信号处理的像素信号。应注意，列处理部43可被配置成具有输出作为数字信号的信号电平的模拟-数字（A/D）转换功能。
水平驱动部44包括移位寄存器和地址解码器，并且顺序地选择与列处理部43的像素列对应的单元电路。通过由水平驱动部44的该选择性扫描，由列处理部43处理的像素信号被顺序地输出到信号处理部48。
系统控制部45包括生成各种时序信号的时序发生器等，并根据由时序发生器生成的各种时序信号来执行对垂直驱动部42、列处理部43以及水平驱动部44的驱动控制，从而控制像素的驱动。
信号处理部48至少具有加法处理功能，并对从列处理部43输出的像素信号执行各种类型的信号处理（诸如加法处理等）。对于在信号处理部48中执行的信号处理，数据存储部49临时积累该处理所需的数据。
固态成像装置的详细配置实例
接下来，参照图2和图3，将描述组成图1的垂直驱动部42的解码器和驱动器以及在像素阵列部41中排列成矩阵的像素的配置实例。
首先，如图2所示，像素在像素阵列部41中被布置成矩阵，从而使布置成两列两行的四个像素（PD1至PD4）共享单个电荷电压转换部（所谓的浮置扩散，在下文中将被称为“FD”）。即，像素PD1至PD4经历像素相加（FD相加）。共享信号FD的像素块在下文中将被称为“共享像素块”，并将参照图3稍后描述其电路配置。
图2示出的解码器61和驱动器62组成图1的垂直驱动部42。
解码器61包括地址解码器71-1和71-2、锁存电路72-1至72-4、锁存解码器电路73-1和73-2以及与门74-1和74-2。此外，驱动器62包括驱动器电路75-1至75-4。应注意，当地址解码器71-1和71-2、锁存电路72-1至72-4、锁存解码器电路73-1和73-2、与门74-1和74-2以及驱动器电路75-1至75-4不必彼此区分开时，地址解码器71-1和71-2、锁存电路72-1至72-4、锁存解码器电路73-1和73-2、与门74-1和74-2以及驱动器电路75-1至75-4在下文中将分别仅被称为地址解码器71、锁存电路72、锁存解码器电路73、与门74以及驱动器电路75。
在图2中，为每个像素行设置地址解码器71和锁存解码器电路73，并为包含在像素行中的每个像素设置锁存电路72、与门74以及驱动器电路75。
地址解码器71基于来自系统控制部45的控制信号地址按需要选择单个、所有或者某些像素行。
根据由系统控制部45执行的写操作，锁存电路72将用于控制驱动由地址解码器71所选择的像素行中的像素的驱动器电路75的操作的输出信号提供至锁存解码器电路73。
例如，当通过系统控制部45写入A_LATCH_SET时，每个锁存电路72-1和72-3输出1作为输出信号，并且当写入A_LATCH_RESET时，输出0作为输出信号。同样，当通过系统控制部45写入B_LATCH_SET时，每个锁存电路72-2和72-4输出1作为输出信号，并且当写入B_LATCH_RESET时，输出0作为输出信号。
锁存解码器电路73对来自相应锁存电路72的输出信号执行解码处理，并将对应于来自相应锁存电路72的输出信号的输出信号提供至相应的与门74。
根据来自系统控制部45的驱动信号TRG以及来自相应锁存解码器电路73的输出信号，与门74将用于操作相应驱动器电路75的操作信号提供至驱动器电路75。
响应于来自相应的与门74的操作信号，驱动器电路75为像素阵列部41的共享像素块中的每个像素提供用于驱动像素的驱动信号。
例如，当1作为输出信号由锁存电路72输出且与来自锁存电路72的输出信号1相对应的输出信号通过相应的锁存解码器电路73被提供给相应的与门74时，与门74使来自系统控制部45的驱动信号TRG从其通过，并且相应的驱动器电路75输出高（H）电平驱动信号。当0作为输出信号由锁存电路72输出且与来自锁存电路72的输出信号0相对应的输出信号通过相应的锁存解码器电路73被提供给相应的与门74时，与门74不会使来自系统控制部45的驱动信号TRG从其通过，且相应的驱动器电路75输出低（L）电平驱动信号。
即，如图3所示，由驱动器电路75-1至75-4输出的驱动信号TRG1至TRG4由锁存电路72-1至72-4的输出信号OUT1至OUT4控制。
具体地，例如，当锁存电路72-1至72-4的输出信号OUT1至OUT4分别是1、1、1和1时，由驱动器电路75-1至75-4输出的驱动信号TRG1至TRG4分别是H、H、H和H。同样，例如，当锁存电路72-1至72-4的输出信号OUT1至OUT4分别是1、0、1和0时，由驱动器电路75-1至75-4输出的驱动信号TRG1至TRG4分别是H、L、H和L。
因而，根据锁存电路72-1至72-4的写操作的结果，控制驱动器电路75-1至75-4的驱动。因此，如图4所示，控制在共享像素块中的像素PD1至PD4中的被驱动的像素的数量，并确定在像素阵列部41的共享像素块中所相加的像素的数量（所相加的FD的数量）。
即，当在共享像素块中被驱动的像素的数量为0时，在共享像素块中所相加的像素的数量为0，以及当在共享像素块中被驱动的像素的数量为1时，在共享像素块中被相加的像素的数量为1。同样，当在共享像素块中被驱动的像素的数量为2时，在共享像素块中被相加的像素的数量为2，以及当在共享像素块中被驱动的像素的数量为3时，在共享像素块中被相加的像素的数量为3。此外，当在共享像素块中被驱动的像素的数量为4时，在共享像素块中被相加的像素的数量为4。
应注意，如图5所示，对于在共享像素块中经历像素相加的像素，存在16种模式A至P。例如，图5中的A表示共享像素块中的所有像素PD1至PD4均经历像素相加（四个像素相加）的情况，且图5中的B表示共享像素块中的像素PD1至PD4中的像素PD1至PD3经历像素相加（三个像素相加）的情况。同样，图5中的K表示共享像素块中的像素PD1至PD4之中的像素PD2和PD4经历像素相加（两个像素相加）的情况，以及图5中的N表示共享像素块中的像素PD1至PD4中的像素PD3经历像素相加（一个像素相加）的情况。
因此，控制共享像素块（其中像素共享FD93）中的预定像素的驱动。
应注意，在图2的配置中，锁存电路72和驱动器电路75被设置成使得彼此对应，且因此，可省略锁存解码器电路73。当单个像素行包括执行相同驱动的像素时，通过设置锁存解码器电路73可减少与驱动器电路75相关的锁存电路72的数量。即，通过设置锁存解码器电路73，单个锁存电路72可针对在单个像素行中执行相同驱动的像素而设置，且不必为每个像素设置锁存电路72。因此，可减小电路尺寸。
共享像素块的电路配置实例
接下来，将描述设置在像素阵列部41中的共享像素块的电路配置实例。
图6的共享像素块80包括光电二极管91-1至91-4（PD1至PD4）、传输门92-1至92-4、FD93、重置晶体管94、放大晶体管95、选择晶体管96以及垂直信号线VSL。
光电二极管91-1至91-4的正极接地，且光电二极管91-1至91-4的每个负极连接至相应的一个传输门92-1至92-4的源极。传输门92-1至92-4的每个漏极连接至重置晶体管94的漏极和放大晶体管95的栅极，且连接点用作FD93（其用作电荷电压转换部）。
重置晶体管94的源极和放大晶体管95的源极连接至预定电源（未示出）。放大晶体管95的漏极连接至选择晶体管96的源极，并且选择晶体管96的漏极连接至垂直信号线VSL。垂直信号线VSL连接至源极跟随电路的恒流电源（未示出）。
传输门92-1至92-4的每个栅极、重置晶体管94的栅极以及选择晶体管96的栅极连接至图1的垂直驱动部42，并且将作为驱动信号的脉冲提供至各个栅极。
下文中将描述共享像素块80的每个组件的功能。
每个光电二极管91-1至91-4均光电转换入射光，生成对应于入射光量的电荷并积累电荷。
每个传输门92-1至92-4均根据从垂直驱动部42（驱动器电路75-1至75-4）提供的驱动信号TRG1至TRG4中的相应一个导通和断开从光电二极管91-1至91-4中的相应一个至FD93的电荷的传输。例如，当提供H电平驱动信号TRG1至TRG4时，每个传输门92-1至92-4将在光电二极管91-1至91-4的相应一个中积累的电荷传输至FD93，且当提供L电平驱动信号TRG1至TRG4时，各个传输门92-1至92-4停止电荷的传输。应注意，当传输门92-1至92-4停止向FD93的电荷传输时，通过光电二极管91-1至91-4的光电转换而获得的电荷被积累在光电二极管91-1至91-4中。
FD93积累经由传输门92-1至92-4从光电二极管91-1至91-4传输的电荷并将该电荷转换成电压。
重置晶体管94根据从垂直驱动部42提供的驱动信号RST导通和断开在FD93中积累的电荷的释放。例如，当提供H电平驱动信号RST时，重置晶体管94将FD93钳位于电源电压并释放（重置）FD93中积累的电荷。另一方面，当提供L电平驱动信号RST时，重置晶体管94将FD93置于电浮置状态。
放大晶体管95放大与在FD93中积累的电荷相对应的电压。由放大晶体管95放大的电压（电压信号）经由选择晶体管96输出到垂直信号线VSL。
选择晶体管96根据从垂直驱动部42提供的驱动信号SEL导通和断开从放大晶体管95到垂直信号线VSL的电压信号的输出。例如，当提供H电平驱动信号SEL时，选择晶体管96将电压信号输出至垂直信号线VSL，且当提供L电平驱动信号SEL时，停止电压信号的输出。
因此，根据从垂直驱动部42提供的驱动信号TRG1至TRG4、驱动信号RST以及驱动信号SEL来驱动共享像素块80的每个像素。
像素驱动（四个像素相加）的实例
接下来，参照图7的时序图，将描述当执行四个像素相加时驱动共享像素块80中的每个像素的实例。
在图7中，“Hsync”表示水平同步信号，且水平同步信号的周期是输出单个行中的像素信号的时间段。
首先，在从时刻t11至时刻t12的快门周期中，当施加脉冲形式的驱动信号RST和TRG1至TRG4时，释放在光电二极管91-1至91-4和FD93中积累的电荷。
因此，在此时，清除积累在光电二极管91-1至91-4中的电荷，并且在光电二极管91-1至91-4中积累重新从来自目标的光获得的电荷。
接下来，在从时刻t13至时刻t15的读取时间段内，首先，在时刻t13，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并且释放积累在FD93中的电荷。
此后，在时刻t14，当施加脉冲形式的驱动信号TRG1至TRG4时，在光电二极管91-1至91-4中积累的电荷分别通过传输门92-1至92-4传输至FD93。因此，对应于传输至FD93的四个像素的电荷的电压作为信号电平被读出。
因此，在共享像素块中的所有像素PD1至PD4经历像素相加。
像素驱动（三个像素相加）的实例
接下来，参照图8的时序图，将描述当执行三个像素相加时驱动共享像素块80中的每个像素的实例。
应注意，在图8中，在从时刻t21至时刻t24的时间段内执行的操作类似于图7中的在从时刻t11至时刻t14的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t24，当施加脉冲形式的驱动信号TRG1至TRG3时，积累在光电二极管91-1至91-3中的电荷分别由传输门92-1至92-3传输至FD93。因此，对应于传输至FD93的三个像素的电荷的电压作为信号电平被读出。
因此，在共享像素块中的像素PD1至PD4中，像素PD1至PD3经历像素相加。
像素驱动（两个像素相加）的实例
接下来，参照图9的时序图，将描述当执行两个像素相加时驱动共享像素块80中的每个像素的实例。
应注意，在图9中，在从时刻t31至时刻t34的时间段内执行的操作类似于图7中的在从时刻t11至时刻t14的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t34，当施加脉冲形式的驱动信号TRG2与TRG3时，积累在光电二极管91-2至91-3中的电荷分别由传输门92-2至92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读出。
因此，在共享像素块中的像素PD1至PD4中，像素PD2和PD3经历像素相加。
像素驱动（一个像素相加）的实例
接下来，参照图10的时序图，将描述当执行一个像素相加时驱动共享像素块80中的每个像素的实例。
应注意，在图10中，在从时刻t41至时刻t44的时间段内执行的操作类似于图7中的在从时刻t11至时刻t14的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t44，当施加脉冲形式的驱动信号TRG3时，积累在光电二极管91-3中的电荷由传输门92-3传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读出。
因此，在共享像素块中的像素PD1至PD4中，像素PD3经历像素相加。
通过上述操作，控制共享像素块中（其中像素共享FD93）的预定像素的驱动，并因此，可进行具有更加优选的灵敏度的拍摄，即，例如使得可最大化被相加的像素的数量以进行具有高灵敏度的拍摄，且即使在不使用ND滤光器的情况下，也可减少被相加的像素的数量以进行具有如使用ND滤光器时所实现的低灵敏度的拍摄。
即，在现有技术中，作为用于减少在光电二极管中积累的电荷的量（信号量）的方法，只有减少累积时间（快门速度）的方法、将ND滤光器附接至透镜以减少入射在光电二极管上的光量的方法。
另一方面，根据本技术，可控制在共享像素块中被相加的像素数量，且因此，如以下表达式1所示，可以控制信号量S'[e-]。
在表达式1中，共享FD的像素的数量m表示包含在共享像素块中的像素的数量，被相加的FD的数量n表示被相加的像素的数量。此外，信号量S[e-]表示当驱动包含在共享像素块中的所有像素时的信号量。
下文将参照图11描述针对每个不同的被相加的像素数量的累积时间与信号量之间的关系。
在图11中，横轴表示累积时间[s]（快门速度），且纵轴表示信号量[e-]。此外，在图11中，直线a、b、c和d分别表示当执行四个像素相加时的信号量S'[e-]、当执行三个像素相加时的信号量S'[e-]、当执行两个像素相加时的信号量S'[e-]、以及当执行一个像素相加时的信号量S'[e-]。
如图11所示，甚至当累积时间相同时，执行三个像素相加时的信号量S'[e-]（由直线b表示）是执行四个像素相加时所获得的信号量（由直线a表示）的3/4，且执行两个像素相加时的信号量S'[e-]（由直线c表示）是执行四个像素相加时所获得的信号量（由直线a表示）的2/4。执行一个像素相加时的信号量S'[e-]（由直线d表示）是执行四个像素相加时所获得的信号量（由直线a表示）的1/4。即，甚至当累积时间（快门速度）相同时，根据将被相加的像素数量来控制信号量。
应注意，如上所述，利用相同的累积时间，改变信号量，但根据本技术，在累积时间不同时可使信号量相同。
本技术的应用实例1
在现有技术中，如图12所示，当累积时间增加时，可能存在信号量达到被认为是上限（见图12中的实线）的光电二极管的饱和信号量（饱和电荷量）的情况。
因此，在本技术中，如以下表达式2所示，根据在共享像素块中被相加的像素的数量（即，在共享像素块中被驱动的像素的数量）来控制累积时间T'[s]。
Figure BDA0000384494670000131
在表达式2中，共享FD的像素的数量m表示包含在共享像素块中的像素的数量，被相加的FD的数量n表示被相加的像素的数量。此外，累积时间T[s]表示当驱动包含在共享像素块中的所有像素时积累特定信号量的累积时间。
因此，如图12所示，甚至当信号量相同时，执行三个像素相加时的累积时间T'[s]（由直线b表示）是执行四个像素相加时所获得的累积时间（由直线a表示）的4/3，且执行两个像素相加时的累积时间T'[s]（由直线c表示）是执行四个像素相加时所获得的累积时间（由直线a表示）的4/2。执行一个像素相加时的累积时间T'[s]（由直线d表示）是执行四个像素相加时所获得的累积时间（由直线a表示）的4/1。因此，根据像素相加数量控制累积时间，并因此，可增加累积时间而不会使信号量达到饱和。
此外，根据本技术，可通过将信号量设置为相同来控制透镜的F值。
本技术的应用实例2
在现有技术中，当透镜的F值减小时（即，当打开光圈以增加亮度时），可能存在信号量达到被认为是上限的光电二极管的饱和信号量的情况。
因此，在本技术中，在包括CMOS图像传感器30的上述成像装置中，设置透镜控制部，该透镜控制部根据在共享像素块中被相加的像素的数量（即，在共享像素块中被驱动的像素的数量）控制透镜的F值F'，如以下表达式3所示。
Figure BDA0000384494670000132
在表达式3中，共享FD的像素的数量m表示包含在共享像素块中的像素的数量，被相加的FD的数量n表示被相加的像素的数量。此外，F值“F”表示当驱动包含在共享像素块中的所有像素时设置的F值。
因此，如图13所示，甚至当信号量相同时，执行三个像素相加时的F值F'（由直线b表示）是执行四个像素相加时所获得的F值（由直线a表示）的1/√(4/3)，且执行两个像素相加时的F值F'（由直线c表示）是执行四个像素相加时所获得的F值（由直线a表示）的1/√(4/2)。执行一个像素相加时的F值F'（由直线d表示）是执行四个像素相加时所获得的F值（由直线a表示）的1/√(4/1)。因此，根据被相加的像素的数量来控制透镜的F值F'，且因此，可以减小透镜的F值（打开光圈）而不会使信号量达到饱和，从而允许拍摄具有较浅景深的图像。
此外，根据本技术，可实现固态成像装置的宽动态范围。
获得动态范围
对包含在共享像素块中的像素的读取是由多个单独的读取操作执行的。具体地，例如，如图14所示，首先在时刻T1执行对包含在共享像素块80内的像素中的三个像素的快门操作。随后，在时刻T2，使对包含在共享像素块80内的像素中的剩余的单个像素的快门操作被执行。
然后，在自时刻T1起的特定累积时间过去之后的时刻T3，使对包含在共享像素块80内的像素中的三个像素的信号读取（第一信号读取）被执行。此外，在自时刻T2起的特定累积时间过去之后的时刻T4，执行对包含在共享像素块80内的像素中的剩余的单个像素的信号读取（第二信号读取）。
因此，通过第一信号读取来读出具有信号量3S[e-]的信号，通过第二信号读取来读出具有信号量S[e-]的信号，并在后续过程中将这些信号结合。应注意，针对包含在共享像素块80内的像素中的三个像素的累积时间（从时刻T1至时刻T3）与针对包含在共享像素块80内的像素中的剩余的单个像素的累积时间（从时刻T2至时刻T4）相同，但这些累积时间之间的起始时刻不同。
如上所述，通过多个单独的读操作读取具有不同灵敏度的信号并在后续过程中将其结合，且因此，可增加信号量的动态范围。
下文将描述在通过多个单独的读操作执行像素读取时执行的驱动在共享像素块80中的每个像素的实例。
像素驱动（三个像素读取和一个像素读取）的实例
首先，参照图15的时序图，将描述在执行两次像素读取时（即，当执行三个像素读取和一个像素读取时）驱动在共享像素块80中的每个像素的实例。
在图15中，“Hsync”表示水平同步信号，且水平同步信号的周期是输出单个行中的像素信号的时间段。
首先，在从时刻t111至时刻t113的快门周期中，当在时刻t111施加脉冲形式的驱动信号RST和TRG1至TRG3时，释放积累在光电二极管91-1至91-3和FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-1至91-3中的电荷，并在光电二极管91-1至91-3中积累重新从来自目标的光获得的电荷。
同样，当在时刻t112施加脉冲形式的驱动信号RST和TRG4时，释放积累在光电二极管91-4和FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-4中的电荷，并在光电二极管91-4中积累重新从来自目标的光获得的电荷。
接下来，在从时刻t114至时刻t118的读取周期内，首先，在时刻t114时，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t115，当施加脉冲形式的驱动信号TRG1至TRG3时，积累在光电二极管91-1至91-3中的电荷分别由传输门92-1至92-3传输至FD93。因此，对应于传输至FD93的三个像素的电荷的电压作为信号电平被读出。
同样，在时刻t116施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t117，当施加脉冲形式的驱动信号TRG4时，积累在光电二极管91-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读出。
因此，在共享像素块中，执行两次像素读取，即，执行对像素PD1至PD3的读取以及对像素PD4的读取。
像素驱动（两个像素读取和两个像素读取）的实例
接下来，参照图16的时序图，将描述在执行两次像素读取时（即，当执行两个像素读取和两个像素读取时）驱动在共享像素块80中的每个像素的实例。
首先，在从时刻t121至时刻t123的快门周期中，当在时刻t121施加脉冲形式的驱动信号RST、TRG2以及TRG3时，释放积累在光电二极管91-2和91-3以及FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-2和91-3中的电荷，并在光电二极管91-2和91-3中积累重新从来自目标的光获得的电荷。
同样，当在时刻t122施加脉冲形式的驱动信号RST、TRG1以及TRG4时，释放积累在光电二极管91-1和91-4以及FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-1和91-4中的电荷，并在光电二极管91-1和91-4中积累重新从来自目标的光获得的电荷。
接下来，在从时刻t124至时刻t128的读取周期内，首先，在时刻t124，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t125，当施加脉冲形式的驱动信号TRG2和TRG3时，积累在光电二极管91-2和91-3中的电荷分别由传输门92-2和92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
同样，在时刻t126施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t127，当施加脉冲形式的驱动信号TRG1和TRG4时，积累在光电二极管91-1和91-4中的电荷分别由传输门92-1和92-4传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行两次像素读取，即，执行对像素PD2和PD3的读取以及对像素PD1和PD4的读取。
像素驱动（两个像素读取、一个像素读取和一个像素读取）的实例
接下来，参照图17的时序图，将描述在执行三次像素读取时（即，当执行两个像素的读取、一个像素的读取以及一个像素的读取时）驱动在共享像素块80中的每个像素的实例。
首先，在从时刻t131至时刻t134的快门周期中，当在时刻t131施加脉冲形式的驱动信号RST、TRG2以及TRG3时，释放积累在光电二极管91-2和91-3以及FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-2和91-3中的电荷，并在光电二极管91-2和91-3中积累重新从来自目标的光获得的电荷。
同样，当在时刻t132施加脉冲形式的驱动信号RST和TRG1时，释放积累在光电二极管91-1和FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-1中的电荷，并在光电二极管91-1中积累重新从来自目标的光获得的电荷。
此外，在时刻t133施加脉冲形式的驱动信号RST和TRG4，并释放积累在光电二极管91-4和FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-4中的电荷，并在光电二极管91-4中积累重新从来自目标的光获得的电荷。
接下来，在从时刻t135至时刻t141的读取周期内，首先，在时刻t135时，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t136，当施加脉冲形式的驱动信号TRG2和TRG3时，积累在光电二极管91-2和91-3中的电荷分别由传输门92-2和92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
同样，在时刻t137施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t138，当施加脉冲形式的驱动信号TRG1时，积累在光电二极管91-1中的电荷由传输门92-1传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t139施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t140，当施加脉冲形式的驱动信号TRG4时，积累在光电二极管91-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行三次像素读取，即，执行对像素PD2和PD3的读取、对像素PD1的读取以及对像素PD4的读取。
像素驱动（一个像素读取、一个像素读取、一个像素读取和一个像素读取）的实例
接下来，参照图18的时序图，将描述在执行四次像素读取时（即，当执行一个像素读取、一个像素读取、一个像素读取以及一个像素读取时）驱动在共享像素块80中的每个像素的实例。
首先，在从时刻t151至时刻t155的快门周期中，当在时刻t151施加脉冲形式的驱动信号RST和TRG3时，释放在光电二极管91-3和FD93中积累的电荷。
因此，在此时，清除已积累在光电二极管91-3中的电荷，并在光电二极管91-3中积累重新从来自目标的光获得的电荷。
同样，当在时刻t152施加脉冲形式的驱动信号RST和TRG2时，释放在光电二极管91-2和FD93中积累的电荷。
因此，在此时，清除已积累在光电二极管91-2中的电荷，并在光电二极管91-2中积累重新从来自目标的光获得的电荷。
此外，在时刻t153施加脉冲形式的驱动信号RST和TRG1，并释放积累在光电二极管91-1和FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-1中的电荷，并在光电二极管91-1中积累重新从来自目标的光获得的电荷。
此外，在时刻t154施加脉冲形式的驱动信号RST和TRG4，并释放在光电二极管91-4和FD93中积累的电荷。
因此，在此时，清除已积累在光电二极管91-4中的电荷，并在光电二极管91-4中积累重新从来自目标的光获得的电荷。
接下来，在从时刻t156至时刻t164的读取周期内，首先，在时刻t156，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t157，当施加脉冲形式的驱动信号TRG3时，积累在光电二极管91-3中的电荷由传输门92-3传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
同样，在时刻t158施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t159，当施加脉冲形式的驱动信号TRG2时，积累在光电二极管91-2中的电荷由传输门92-2传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t160施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t161，当施加脉冲形式的驱动信号TRG1时，积累在光电二极管91-1中的电荷由传输门92-1传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t162施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t163，当施加脉冲形式的驱动信号TRG4时，积累在光电二极管91-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行四次像素读取，即，执行对像素PD3的读取、对像素PD2的读取、对像素PD1的读取以及对像素PD4的读取。
在上述CMOS图像传感器30中，为包含在像素行中的每个像素设置单个与门74和单个驱动器电路75，且因此，在共享像素块中的像素（包含在相同行中）被单独驱动。
然而，包含在共享像素块内的相同行中的所有像素不必被单独驱动，且当一些像素一起被驱动时，可为被一起驱动的像素设置单个与门74和单个驱动电路75。
具体地，例如，在图2的像素阵列部41中，当包含在共享像素块内的相同行中的像素PD1和像素PD2一起被驱动时，如图19所示，可为像素PD1和PD2仅设置与门74-1和驱动电路75-1，且可省略与门74-2和驱动器电路75-2。在这种情况下，像素PD1和PD2由控制信号TRG1驱动。
组成执行上述操作的图像传感器的共享像素块的配置可采用除了与图6示出的共享像素块的配置之外的配置。下文将描述可应用本技术的共享像素块的另一配置。在图20和图21中，与图6的部件相对应的部件通过相同的附图标记来标识，并将适当省略对其的说明。
共享像素块的另一电路配置实例
图20是示出在应用本技术的CMOS图像传感器30中的共享像素块的另一配置实例的示图。
在图20的共享像素块110中，除了图6中示出的配置的部件之外，还设置了与门121-1至121-4。
与门121-1至121-4是根据来自系统控制部45的驱动信号ND1至ND4分别导通和断开用于驱动像素PD1至PD4的驱动信号TRG1至TRG4的逻辑电路。
即，系统控制部45控制与门121-1至121-4的驱动。
具体地，例如，在关注像素PD1的情况下，若当H电平驱动信号TRG1由垂直驱动部42（驱动器电路75-1）提供，且H电平驱动信号ND1由系统控制部45提供时，与门121-1将H电平驱动信号TRG1提供至传输门92-1。在这种情况下，传输门92-1导通从光电二极管91-1至FD93的电荷的传输。
若当H电平驱动信号TRG1由垂直驱动部42（驱动器电路75-1）提供，且L电平驱动信号ND1由系统控制部45提供时，与门121-1将L电平驱动信号TRG1提供至传输门92-1。在这种情况下，传输门92-1关断从光电二极管91-1至FD93的电荷的传输。
对像素PD2至PD4以类似的方式执行该操作。因此，在共享像素块110中，也执行与上述在共享像素块80中的操作类似的操作。
应注意，当共享像素块具有图20中示出的共享像素块110的电路配置时，在解码器61（图2）中，未设置锁存电路72、锁存解码器电路73以及与门74，且驱动信号直接被提供给与包含在由地址解码器71所选择的像素行中的像素相对应的驱动器电路75。
只要能实现上述操作，则在共享像素块110中设置的逻辑电路不限于与门121-1至121-4，而是可以是其他的逻辑电路。
共享像素块的又一电路配置实例
图21是示出应用本技术的CMOS图像传感器30中的共享像素块的又一配置实例的示图。
在图21的共享像素块140中，除了在图6中示出的配置的部件之外，传输门151-1至151-4以及存储部152-1至152-4（MEM1至MEM4）被设置成使得每个传输门151-1至151-4以及每个存储部152-1至152-4在相应一个光电二极管91-1至91-4与相应一个传输门92-1至92-4之间。
应注意，当传输门151-1至151-4以及存储部152-1至152-4不必彼此单独区分时，传输门151-1至151-4以及存储部152-1至152-4分别仅被称为“传输门151”和“存储部152”。
响应于施加至传输门151的栅电极的驱动信号TRX1至TRX4，传输门151传输通过光电二极管91的光电转换所获得的且积累在光电二极管91中的电荷。存储部152积累由传输门151从光电二极管91传输的电荷。
当驱动信号TRG被施加于传输门92的栅电极时，传输门92将积累在存储部152中的电荷传输至FD93。
采用上述配置，CMOS图像传感器30可执行全局曝光（全局快门操作）。在该配置中，控制共享像素块（其中像素共享FD93）中的预定像素的驱动，并执行与对共享像素块80的驱动相同的驱动。
像素驱动（四个像素相加）的实例
参照图22的时序图，下文将描述当执行四个像素相加时驱动共享像素块140中的每个像素的实例。
在图22中，“Hsync”表示水平同步信号，且水平同步信号的周期是输出单个行中的像素信号的时间段。
首先，在从时刻t211至时刻t212的时间段内，当施加脉冲形式的驱动信号RST、TRG1至TRG4以及TRX1至TRX4时，释放积累在光电二极管91-1至91-4、存储部152-1至152-4以及FD93中的电荷。
因此，在此时，清除已积累在光电二极管91-1至91-4中的电荷，并在从t212至t215的时间段内，在光电二极管91-1至91-4中积累重新从来自目标的光获得的电荷。应注意，在从t213至t214的时间段内，施加脉冲形式的驱动信号RST以及TRG1至TRG4，并因此，初始化（重置）积累在存储部152-1至152-4以及FD93中的电荷。
在从t214到t215的时间段内，当施加驱动信号TRX1至TRX4时，积累在光电二极管91-1至91-4中的电荷分别由传输门151-1至151-4传输至存储部152-1至152-4。
接下来，在从时刻t216至时刻t218的读取周期中，首先，在时刻t216，驱动信号SEL从L电平变化至H电平，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t217，当施加脉冲形式的驱动信号TRG1至TRG4时，积累在存储部152-1至152-4中的电荷分别由传输门92-1至92-4传输至FD93。因此，对应于传输至FD93的四个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中的所有像素PD1至PD4均经历像素相加。
像素驱动（三个像素相加）的实例
接下来，参照图23的时序图，将描述当执行三个像素相加时驱动共享像素块140中的每个像素的实例。
应注意，在图23中，在从时刻t221至时刻t227的时间段内执行的操作类似于图22中在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t227，当施加脉冲形式的驱动信号TRG1至TRG3时，积累在存储部152-1至152-3中的电荷分别由传输门92-1至92-3传输至FD93。因此，对应于传输至FD93的三个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块内的像素PD1至PD4中的像素PD1至PD3经历像素相加。
像素驱动（两个像素相加）的实例
接下来，参照图24的时序图，将描述当执行两个像素相加时驱动共享像素块140中的每个像素的实例。
应注意，在图24中，在从时刻t231至时刻t237的时间段内执行的操作类似于图22中在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t237，当施加脉冲形式的驱动信号TRG2和TRG3时，积累在存储部152-2和152-3中的电荷分别由传输门92-2和92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块内的像素PD1至PD4中的像素PD2和PD3经历像素相加。
像素驱动（一个像素相加）的实例
接下来，参照图25的时序图，将描述当执行一个像素相加时驱动共享像素块140中的每个像素的实例。
应注意，在图25中，在从时刻t241至时刻t247的时间段内执行的操作类似于图22中的在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t247，当施加脉冲形式的驱动信号TRG3时，积累在存储部152-3中的电荷由传输门92-3传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块内的像素PD1至PD4中的像素PD3经历像素相加。
通过上述操作，控制共享像素块（其中像素共享FD93）中预定像素的驱动，且因此，可进行具有更加优选的灵敏度的拍摄，即，例如，可最大化被相加的像素的数量以进行具有高灵敏度的拍摄，并且即使在不使用ND滤光器的情况下，也可减少被相加的像素的数量以进行具有如在使用ND滤光器时所实现的低灵敏度的拍摄。
此外，采用图21的配置，可执行全局快门操作和全局传输，当为了达到宽动态范围而可通过多个单独的读取操作来执行对包含在共享像素块中的像素的读取时，可采用相同的时序来执行像素的快门操作。
获得宽动态范围
具体地，例如，如图26所示，在时刻T11，首先执行对包含在共享像素块140内的像素中的四个像素的快门操作。
接下来，在自时刻T11起的特定累积时间过去之后的时刻T12，使对包含在共享像素块140内的像素中的四个像素的存储传输被执行。
然后，在时刻T13，使对包含在共享像素块140内的像素中的三个像素的信号读取（第一信号读取）被执行。此外，在时刻T14，执行对包含在共享像素块140内的像素中的剩余的单个像素的信号读取（第二信号读取）。
因此，通过第一信号读取来读出具有信号量3S[e-]的信号，通过第二信号读取来读出具有信号量S[e-]的信号，并且在后续过程中将信号结合。应注意，针对包含在共享像素块140内的像素中的四个像素的累积时间（从时刻T11至时刻T14）完全相同，并且对于四个像素的累积时间的开始时刻完全相同。
如上所述，通过多个单独的读操作来读取具有不同灵敏度的信号并在后续过程中将其结合，且因此，可以增加信号量的动态范围。
此外，在图26的操作中，可使得针对包含在共享像素块140中的像素的快门操作时序的开始时刻全部相同，且因此，与参照图21描述的操作相反，快门操作的开始时刻不必不同，且因此，不会失去在时间轴上的统一性。因此，可高精度地增加信号量的动态范围。
下文将描述当通过多个单独的读操作来执行对像素的读取时所执行的驱动在共享像素块140中的每个像素的实例。
像素驱动（三个像素读取和一个像素读取）的实例
首先，参照图27的时序图，将描述当执行两次像素读取时（即，当执行三个像素读取和一个像素读取时）驱动在共享像素块140中的每个像素的实例。
应注意，在图27中，在从时刻t311至时刻t317的时间段内执行的操作类似于图22中的在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t317，当施加脉冲形式的驱动信号TRG1至TRG3时，积累在存储部152-1至152-3中的电荷分别由传输门92-1至92-3传输至FD93。因此，对应于传输至FD93的三个像素的电荷的电压作为信号电平被读取。
此外，在时刻t318，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t319，当施加脉冲形式的驱动信号TRG4时，积累在存储部152-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行两次像素读取，即，执行对像素PD1至PD3的读取以及对像素PD4的读取。
像素驱动（两个像素读取和两个像素读取）的实例
接下来，参照图28的时序图，将描述当执行两次像素读取时（即，当执行两个像素读取和两个像素读取时）驱动在共享像素块140中的每个像素的实例。
应注意，在图28中，在从时刻t321至时刻t327的时间段内执行的操作类似于图22中在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t327，当施加脉冲形式的驱动信号TRG2和TRG3时，积累在存储部152-2和152-3中的电荷分别由传输门92-2和92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
同样，在时刻t328，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t329，当施加脉冲形式的驱动信号TRG1和TRG4时，积累在存储部152-1和152-4中的电荷分别由传输门92-1和92-4传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行两次像素读取，即，执行对像素PD2和PD3的读取以及对像素PD1和PD4的读取。
像素驱动（两个像素读取、一个像素读取和一个像素读取）的实例
接下来，参照图29的时序图，将描述当执行三次像素读取时（即，当执行两个像素读取、一个像素读取以及一个像素读取时）驱动在共享像素块140中的每个像素的实例。
应注意，在图29中，在从时刻t331至时刻t337的时间段内执行的操作类似于图22中的在从时刻t211至时刻t217的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t337，当施加脉冲形式的驱动信号TRG2和TRG3时，积累在存储部152-2和152-3中的电荷分别由传输门92-2和92-3传输至FD93。因此，对应于传输至FD93的两个像素的电荷的电压作为信号电平被读取。
同样，在时刻t338，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t339，当施加脉冲形式的驱动信号TRG1时，积累在存储部152-1中的电荷由传输门92-1传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t340，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t341，当施加脉冲形式的驱动信号TRG4时，积累在存储部152-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行三次像素读取，即，执行对像素PD2和PD3的读取、对像素PD1的读取以及对像素PD4的读取。
像素驱动（一个像素读取、一个像素读取、一个像素读取和一个像素读取）的实例
接下来，参照图30的时序图，将描述当执行四次像素读取时（即，当执行一个像素读取、一个像素读取、一个像素读取以及一个像素读取时）驱动在共享像素块140中的每个像素的实例。
应注意，在图30中，在从时刻t351至时刻t356的时间段内执行的操作类似于图22中在从时刻t211至时刻t216的时间段内执行的操作，且因此，将省略对其的说明。
即，在时刻t357，当施加脉冲形式的驱动信号TRG3时，积累在存储部152-3中的电荷由传输门92-3传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
同样，在时刻t358，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t359，当施加脉冲形式的驱动信号TRG2时，积累在存储部152-2中的电荷通过传输门92-2传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t360，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t361，当施加脉冲形式的驱动信号TRG1时，积累在存储部152-1中的电荷由传输门92-1传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
此外，在时刻t362，施加脉冲形式的驱动信号RST，并释放积累在FD93中的电荷。
此后，在时刻t363，当施加脉冲形式的驱动信号TRG4时，积累在存储部152-4中的电荷由传输门92-4传输至FD93。因此，对应于传输至FD93的单个像素的电荷的电压作为信号电平被读取。
因此，在共享像素块中，执行四次像素读取，即，执行对像素PD3的读取、对像素PD2的读取、对像素PD1的读取、以及对像素PD4的读取。
彩色滤光器的布置
用于应用本技术的CMOS图像传感器30的彩色滤光器被布置在组成像素阵列部41的共享像素块的单元中。
具体地，在上述说明中，每个共享像素块包括布置成两列两行的四个像素。因此，如图31所示，设置成拜耳排布（其中，在共享像素块中的四个像素全部具有相同的颜色，即R、Gr、Gb和B中的一种）的彩色滤光器被用于CMOS图像传感器30。
应注意，被用于CMOS图像传感器30的彩色滤光器的布置不限于上述拜耳排布，而是可以是不同于拜耳排布的布置。
此外，在上述说明中，每个共享像素块包括布置成两列两行的四个像素，但每个共享像素块的配置可具有其中多个像素共享单个FD的配置，且因此，根据本技术的在共享像素块中的像素的数量及其像素布置不限于以上所述的那些。
应用本技术的电子装置的配置实例
本技术的应用不限于对固态成像装置的应用。即，本技术可适用于全部的电子装置，诸如成像装置（诸如数字静态摄像机、摄影机等）、具有成像功能的移动终端装置、使用用于图像读取部的固态成像装置的复印机等，其使用用于图像采集部（光电转换部）的固态成像装置。固态成像装置可被实施为单个芯片，或者可被实施为成像部和信号处理部或者光学系统全部被封装在一起并具有成像功能的模块类型。
图32是示出作为应用本技术的电子装置的成像装置的配置实例的框图。
图32的成像装置600包括光学部601（包括透镜组等）、采用上述共享像素块的每个部件的固态成像装置（成像装置）602、以及用作摄像机信号处理电路的DSP电路603。成像装置600还包括帧存储器604、显示部605、记录部606、操作部607以及电源部608。DSP电路603、帧存储器604、显示部605、记录部606、操作部607以及电源部608经由总线609连接在一起。此外，成像装置600还包括透镜控制部610。
光学部601采集来自目标的入射光（图像光）以在固态成像装置602的成像表面上形成图像。固态成像装置602将与通过光学部601在成像表面上形成为图像的入射光相对应的量的光通过像素单元转换为电信号并将该电信号作为像素信号输出。CMOS图像传感器30可被用作固态成像装置602。
例如，显示部605包括面板型显示装置（诸如液晶面板、有机电致发光（EL）面板等），并显示在固态成像装置602中所成像的动态图像或者静态图像。记录部606将在固态成像装置602中所成像的动态图像或者静态图像记录在诸如数字通用光盘（DVD）等的记录介质中。
操作部607根据用户的操作给出用于成像装置600的各种功能的操作指令。电源部608用作用于电源部608、DSP电路603、帧存储器604、显示部605、记录部606以及操作部607的操作电源，并向电源供电的这些对象适当地提供各种类型的电力。
透镜控制部610控制作为光学透镜的光学部601的驱动，并根据在构成固态成像装置602的共享像素块中被驱动的像素的数量来控制光学部601的F值（光圈）。通过透镜控制部610，实现了根据在共享像素块中被相加的像素的数量而对F值的控制（已参照图13进行了描述）。应注意，透镜控制部610可被设置在固态成像装置602中，使得固态成像装置602控制光学部601的F值。
如上所述，CMOS图像传感器30被用作固态成像装置602，并因此，控制共享像素块（其中像素共享FD）中预定像素的驱动。因此，在成像装置600（诸如摄影机、数字静态摄像机、以及此外用于诸如移动电话等的移动装置的相机模块）中，可进行具有更加优选的灵敏度的拍摄，即，例如，可最大化被相加的像素的数量以进行具有高灵敏度的拍摄，即使在不使用ND滤光器的情况下，也可减少被相加的像素的数量以进行具有如在使用ND滤光器时所实现的低灵敏度的拍摄等。
应注意，本技术的实施方式不限于上述实施方式，而是可在不偏离本技术的精神的范围内进行各种改变。
此外，本技术可具有任一以下配置。
1.一种固态成像装置，包括：
像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区；以及
驱动器部，被配置成驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
2.根据上述1或以下3至13所述的固态成像装置，其中，所述共享像素块包括被布置成拜耳排布的四个像素。
3.根据上述1或2或者以下4至13所述的固态成像装置，其中，所述共享像素块包括每个均具有相同颜色的四个像素。
4.根据上述1至3或以下5至13所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅一个中的电荷经历像素相加并被读出。
5.根据上述1至4或以下6至13所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅两个中的电荷经历像素相加并被读出。
6.根据上述1至5或以下7至13所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅三个中的电荷经历像素相加并被读出。
7.根据上述1至6或以下8至13所述的固态成像装置，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述第一像素和所述第二像素的所述光电转换区中的电荷经历像素相加并被读出。
8.根据上述1至7或以下9至13所述的固态成像装置，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素、以及被布置在所述第二列所述第二行的第四像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述第一像素和所述第三像素的所述光电转换区中的电荷经历像素相加并被读出。
9.根据上述1至8或以下10至13所述的固态成像装置，其中，所述多个像素中的每个像素包括逻辑电路，每个逻辑电路被配置成基于由系统控制部输出的控制信号来导通和断开驱动信号。
10.根据上述1至9或以下11至13所述的固态成像装置，其中，所述多个像素中的每个像素包括存储部和传输门，所述存储部被设置于所述像素的所述光电转换区与所述传输门之间。
11.根据上述1至10或者以下12或13所述的固态成像装置，其中，在每个像素中，所述存储部被配置为积累从所述光电转换区通过所述传输门传送至所述存储部的电荷。
12.根据上述1至11或以下13所述的固态成像装置，其中，当由驱动信号驱动时，所述传输门将所积累的电荷从所述存储部传送到所述浮置扩散区。
13.一种CMOS图像传感器，包括根据上述1至12所述的固态成像装置。
14.一种驱动像素阵列部的方法，所述像素阵列部包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区，所述方法包括：
驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
15.根据上述14或以下16至26所述的方法，其中，所述共享像素块包括被布置成拜耳排布的四个像素。
16.根据上述14或15或者以下17至26所述的方法，其中，所述共享像素块包括每个均具有相同颜色的四个像素。
17.根据上述14至16或以下18至26所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅一个中的电荷经历像素相加并被读出。
18.根据上述14至17或以下19至26所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅两个中的电荷经历像素相加并被读出。
19.根据上述14至18或以下20至26所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅三个中的电荷经历像素相加并被读出。
20.根据上述14至19或以下21至26所述的方法，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述第一像素和所述第二像素的所述光电转换区中的电荷经历像素相加并被读出。
21.根据上述14至20或以下22至26所述的方法，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述第一像素和所述第三像素的所述光电转换区中的电荷经历像素相加并被读出。
22.根据上述14至21或以下23至26所述的方法，其中，所述多个像素中的每个像素包括逻辑电路，每个逻辑电路被配置成基于由系统控制部输出的控制信号来导通和断开驱动信号。
23.根据上述14至22或以下24至26所述的方法，其中，所述多个像素中的每个像素包括存储部和传输门，所述存储部被设置于所述像素的所述光电转换区与所述传输门之间。
24.根据上述14至23或者以下25或26所述的方法，其中，在每个像素中，所述存储部被配置成积累从所述光电转换区通过所述传输门传送至所述存储部的电荷。
25.根据上述14至24或以下26所述的方法，其中，当由驱动信号驱动时，所述传输门将所积累的电荷从所述存储部传送至所述浮置扩散区。
26.一种根据上述14至25所述的方法来控制CMOS图像传感器的方法。
27.一种固态成像装置，包括：
像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区；以及
用于驱动所述像素阵列部使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出的装置。
28.一种固态成像装置，包括其中像素被二维布置的像素阵列部，每个像素至少包括光电转换部和被配置成将积累在光电转换部中的电荷传输至电荷电压转换部的传输门；以及控制像素的驱动的驱动控制部，其中，多个像素共享电荷电压转换部，且驱动控制部控制其中多个像素共享电荷电压转换部的共享像素块中的预定像素的驱动。
29.在28中所述的固态成像装置，进一步包括导通和断开用于驱动像素的驱动信号的供应的像素驱动部，其中，驱动控制部通过控制像素驱动部的操作来控制在共享像素块中预定像素的驱动。
30.在29中所述的固态成像装置，其中，像素驱动部包括将驱动信号提供至共享像素块中的每个像素的驱动器；地址解码器，在共享像素块中选择被驱动的像素的像素行；以及控制驱动器的操作的锁存电路，该驱动器根据由驱动控制部执行的写操作来驱动由地址解码器选择的像素行的像素。
31.在30中所述的固态成像装置，其中，像素驱动部进一步包括对锁存电路的每个输出进行解码并为每个像素行而设置的锁存解码器电路，且锁存解码器电路将与锁存电路的每个输出相对应的输出提供至驱动由地址解码器所选择的像素行的像素的驱动器。
32.在28中所述的固态成像装置，其中，每个像素进一步包括导通和断开用于驱动像素的驱动信号的逻辑电路，驱动控制部通过控制逻辑电路的操作来控制驱动共享像素块中的预定像素。
33.在28至32中的任一项中所述的固态成像装置，其中，驱动控制部根据在共享像素块中被驱动的像素的数量来控制像素的累积时间。
34.在28至32中任一项中所述的固态成像装置，其中，驱动控制部控制包含在共享像素块中的像素的驱动，使得通过多个单独的读操作来执行包含在共享像素块中的像素的读取。
35.在28至34中任一项中所述的固态成像装置，其中，每个像素进一步包括保存积累在光电转换部中的电荷的存储部，且传输门将保存在存储部中的电荷传输至电荷电压转换部。
36.一种用于驱动固态成像装置的方法，该固态成像装置包括：其中像素被二维布置的像素阵列部，每个像素至少包括光电转换部和被配置成将积累在光电转换部中的电荷传输至电荷电压转换部的传输门；以及控制像素的驱动的驱动控制部，且该固态成像装置被配置成使得多个像素共享电荷电压转换部，所述方法包括：通过固态成像装置控制其中多个像素共享电荷电压转换部的共享像素块中的预定像素的驱动。
37.一种电子装置，包括：固态成像装置，该固态成像装置包括其中像素被二维布置的像素阵列部，每个像素至少包括光电转换部和被配置成将光电转换部中积累的电荷传输至电荷电压转换部的传输门，以及控制像素的驱动的驱动控制部，且该固态成像装置被配置成使得多个像素共享电荷电压转换部，并且驱动控制部控制在其中多个像素共享电荷电压转换部的共享像素块内的像素中的预定像素的驱动；以及采集来自目标的入射光以在固态成像装置的成像表面上形成图像的光学透镜。
38.在37中所述的电子装置，进一步包括：控制光学透镜的驱动的透镜控制部，其中，透镜控制部根据在共享像素块中被驱动的像素的数量来控制光学透镜的F值。
本公开包括涉及于2012年9月28日在日本专利局提交的日本在先专利申请第JP2012-218301号中所公开的主题，将其全部内容结合于此以供参考。

Claims (28)

1.一种固态成像装置，包括：
像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区；以及
驱动器部，被配置成驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
2.根据权利要求1所述的固态成像装置，其中，所述共享像素块包括被布置成拜耳排布的四个像素。
3.根据权利要求1所述的固态成像装置，其中，所述共享像素块包括每个均具有相同颜色的四个像素。
4.根据权利要求1所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅一个中的电荷经历像素相加并被读出。
5.根据权利要求1所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅两个中的电荷经历像素相加并被读出。
6.根据权利要求1所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅三个中的电荷经历像素相加并被读出。
7.根据权利要求5所述的固态成像装置，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述第一像素和所述第二像素的所述光电转换区中的电荷经历像素相加并被读出。
8.根据权利要求5所述的固态成像装置，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素、以及被布置在所述第二列所述第二行的第四像素，并且
所述驱动器部被配置成驱动所述像素阵列部，使得积累在所述第一像素和所述第三像素的所述光电转换区中的电荷经历像素相加并被读出。
9.根据权利要求1所述的固态成像装置，其中，所述多个像素中的每个像素包括逻辑电路，每个逻辑电路被配置成基于由系统控制部输出的控制信号来导通和断开驱动信号。
10.根据权利要求1所述的固态成像装置，其中，所述多个像素中的每个像素包括存储部和传输门，所述存储部被设置于所述像素的所述光电转换区与所述传输门之间。
11.根据权利要求10所述的固态成像装置，其中，在每个像素中，所述存储部被配置为积累从所述光电转换区通过所述传输门传送至所述存储部的电荷。
12.根据权利要求11所述的固态成像装置，其中，当由驱动信号驱动时，所述传输门将所积累的电荷从所述存储部传送到所述浮置扩散区。
13.一种CMOS图像传感器，包括根据权利要求1所述的固态成像装置。
14.一种驱动像素阵列部的方法，所述像素阵列部包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区，所述方法包括：
驱动所述像素阵列部，使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出。
15.根据权利要求14所述的方法，其中，所述共享像素块包括被布置成拜耳排布的四个像素。
16.根据权利要求14所述的方法，其中，所述共享像素块包括每个均具有相同颜色的四个像素。
17.根据权利要求14所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅一个中的电荷经历像素相加并被读出。
18.根据权利要求14所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅两个中的电荷经历像素相加并被读出。
19.根据权利要求14所述的方法，其中，所述共享像素块包括四个像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅三个中的电荷经历像素相加并被读出。
20.根据权利要求18所述的方法，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述第一像素和所述第二像素的所述光电转换区中的电荷经历像素相加并被读出。
21.根据权利要求18所述的方法，其中，所述共享像素块的所述四个像素包括被布置在第一列第一行的第一像素、被布置在第二列所述第一行的第二像素、被布置在所述第一列第二行的第三像素以及被布置在所述第二列所述第二行的第四像素，并且
在驱动所述像素阵列部时，驱动所述像素阵列部，使得积累在所述第一像素和所述第三像素的所述光电转换区中的电荷经历像素相加并被读出。
22.根据权利要求14所述的方法，其中，所述多个像素中的每个像素包括逻辑电路，每个逻辑电路被配置成基于由系统控制部输出的控制信号来导通和断开驱动信号。
23.根据权利要求14所述的方法，其中，所述多个像素中的每个像素包括存储部和传输门，所述存储部被设置于所述像素的所述光电转换区与所述传输门之间。
24.根据权利要求23所述的方法，其中，在每个像素中，所述存储部被配置成积累从所述光电转换区通过所述传输门传送至所述存储部的电荷。
25.根据权利要求24所述的方法，其中，当由驱动信号驱动时，所述传输门将所积累的电荷从所述存储部传送至所述浮置扩散区。
26.一种根据权利要求14所述的方法来控制CMOS图像传感器的方法。
27.一种固态成像装置，包括：
像素阵列部，包括共享像素块，所述共享像素块包括多个像素，所述多个像素中的每一个包括光电转换区，且所述共享像素块的所述多个像素中的每一个共享浮置扩散区；以及
用于驱动所述像素阵列部使得积累在所述共享像素块的一个或多个但少于所有的所述光电转换区中的电荷经历像素相加并被读出的装置。
28.根据权利要求27所述的固态成像装置，其中，所述共享像素块包括四个像素，并且
用于驱动的所述装置被配置成驱动所述像素阵列部，使得积累在所述共享像素块的四个所述光电转换区的仅一个中的电荷经历像素相加并被读出。
CN201310430719.4A 2012-09-28 2013-09-18 固态成像装置、用于驱动其的方法以及电子装置 Pending CN103716552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012218301A JP2014072788A (ja) 2012-09-28 2012-09-28 固体撮像装置および駆動方法、並びに電子機器
JP2012-218301 2012-09-28

Publications (1)

Publication Number Publication Date
CN103716552A true CN103716552A (zh) 2014-04-09

Family

ID=50384820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310430719.4A Pending CN103716552A (zh) 2012-09-28 2013-09-18 固态成像装置、用于驱动其的方法以及电子装置

Country Status (3)

Country Link
US (1) US20140092285A1 (zh)
JP (1) JP2014072788A (zh)
CN (1) CN103716552A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107113387A (zh) * 2014-11-12 2017-08-29 索尼公司 固态成像装置及电子设备
CN108933907A (zh) * 2017-05-24 2018-12-04 三星电子株式会社 像素电路和包括该像素电路的图像传感器
CN109040526A (zh) * 2018-07-06 2018-12-18 上海晔芯电子科技有限公司 基于片内多帧合成的led闪烁消除的系统及方法
CN109804617A (zh) * 2018-11-05 2019-05-24 华为技术有限公司 图像传感器及其控制方法
US11910117B2 (en) 2019-10-04 2024-02-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104811634B (zh) * 2013-12-29 2018-07-31 芯视达系统公司 支持多种电压的紧凑型行解码器
US10090344B2 (en) * 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
JP6711634B2 (ja) * 2016-02-16 2020-06-17 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び撮像システム
FR3052308B1 (fr) * 2016-06-06 2018-06-15 Moteurs Leroy-Somer Procede de personnalisation du fonctionnement d'un regulateur d'alternateur
FR3074991B1 (fr) * 2017-12-07 2019-11-22 Teledyne E2V Semiconductors Sas Capteur d'image haute dynamique
JP2019161520A (ja) * 2018-03-15 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 撮像装置駆動回路および撮像装置
JP7379014B2 (ja) * 2019-08-14 2023-11-14 キヤノン株式会社 駆動装置、光電変換装置、および撮像システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060208158A1 (en) * 2005-02-28 2006-09-21 Matsushita Electric Industrial Co. Ltd. Solid-state image device, driving method thereof, and camera
US8089522B2 (en) * 2007-09-07 2012-01-03 Regents Of The University Of Minnesota Spatial-temporal multi-resolution image sensor with adaptive frame rates for tracking movement in a region of interest
JP5402349B2 (ja) * 2009-07-23 2014-01-29 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
JP5664141B2 (ja) * 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107113387A (zh) * 2014-11-12 2017-08-29 索尼公司 固态成像装置及电子设备
CN107113387B (zh) * 2014-11-12 2020-09-18 索尼公司 固态成像装置及电子设备
CN108933907A (zh) * 2017-05-24 2018-12-04 三星电子株式会社 像素电路和包括该像素电路的图像传感器
US11184566B2 (en) 2017-05-24 2021-11-23 Samsung Electronics Co., Ltd. Pixel circuit and image sensor including thereof
CN108933907B (zh) * 2017-05-24 2022-06-07 三星电子株式会社 像素电路和包括该像素电路的图像传感器
US11778344B2 (en) 2017-05-24 2023-10-03 Samsung Electronics Co., Ltd. Pixel circuit and image sensor including thereof
CN109040526A (zh) * 2018-07-06 2018-12-18 上海晔芯电子科技有限公司 基于片内多帧合成的led闪烁消除的系统及方法
CN109040526B (zh) * 2018-07-06 2021-01-05 思特威(上海)电子科技有限公司 基于片内多帧合成的led闪烁消除的系统及方法
CN109804617A (zh) * 2018-11-05 2019-05-24 华为技术有限公司 图像传感器及其控制方法
CN109804617B (zh) * 2018-11-05 2020-07-07 华为技术有限公司 图像传感器及其控制方法
US11910117B2 (en) 2019-10-04 2024-02-20 Sony Semiconductor Solutions Corporation Solid-state imaging element and electronic apparatus

Also Published As

Publication number Publication date
US20140092285A1 (en) 2014-04-03
JP2014072788A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
CN103716552A (zh) 固态成像装置、用于驱动其的方法以及电子装置
CN102209211B (zh) 固态成像设备和驱动方法以及电子装置
CN103797780B (zh) 图像捕获设备
CN101277375B (zh) Cmos固态图像获取设备
CN101981918B (zh) 用于固态成像装置的驱动方法以及成像系统
EP2214406B1 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
JP5205155B2 (ja) 固体撮像素子
JP5317591B2 (ja) 撮像装置
CN103581579A (zh) 固态成像装置、信号读取方法以及电子装置
CN103997612A (zh) 固态成像装置及其驱动方法
KR20090086091A (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
CN101841664A (zh) 固态图像捕获装置、其驱动方法及电子装置
US7728272B2 (en) Method for operating of a photoelectric sensor array having exposure interruption time periods
JP2011216966A (ja) 固体撮像素子および固体撮像素子の駆動方法、並びに電子機器
US7948537B2 (en) Method for resetting image sensing and image sensing device using the same
CN101689351A (zh) 图像形成和显示方法以及图像形成和显示装置
JP2007013953A (ja) 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ
CN102907085A (zh) 拍摄装置
US8547452B2 (en) Image processing apparatus, image processing method, and image processing program
CN108282601A (zh) 图像传感器和摄像设备
RU59923U1 (ru) Пзс-видеокамера
US20130075590A1 (en) Image sensors having multiple row-specific integration times
JP2013106224A (ja) 撮像装置
WO2018124052A1 (ja) 撮像装置、および、カメラ
JP6819035B2 (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140409