CN103715179A - 一种基板及其对位标的制作方法、显示装置 - Google Patents
一种基板及其对位标的制作方法、显示装置 Download PDFInfo
- Publication number
- CN103715179A CN103715179A CN201310699711.8A CN201310699711A CN103715179A CN 103715179 A CN103715179 A CN 103715179A CN 201310699711 A CN201310699711 A CN 201310699711A CN 103715179 A CN103715179 A CN 103715179A
- Authority
- CN
- China
- Prior art keywords
- rete
- register guide
- substrate
- active layer
- gate insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例提供一种基板及其对位标的制作方法、显示装置,涉及显示技术领域,能够增强对位标的可视性。该基板包括第一膜层和位于第一膜层表面的第二膜层;第一膜层和第二膜层之间具有至少一个对位标。其中,对应对位标位置的第二膜层的厚度小于对应对位标位置以外的第二膜层的厚度。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种基板及其对位标的制作方法、显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管-液晶显示器)作为一种平板显示装置,因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点,而越来越多地被应用于高性能显示领域当中。
TFT-LCD由阵列基板、彩膜基板以及填充于阵列基板和彩膜基板之间的液晶构成。其中,阵列基板和彩膜基板具有多膜层的特点。例如,对于阵列基板而言,如图1所示,可以包括依次位于透明基板01上的栅极10、栅极绝缘层11、有源层12、TFT结构、像素电极14、钝化层15等。因此在制作过程中,膜层与膜层之间的重合精度需要控制在一定的范围内看,才能够使得显示器件的性能保持稳定。
为了保证各个膜层的对位精度,如图2所示,可以在栅极10上设置对位标20,该对位标20可以采用高反射率的金属构成。这样一来,当光源发出的光线照射到对位标时,可以通过CCD相机(ChargeCoupled Device,电荷耦合装置)接收对位标20反射的光线对形成于栅极10表面的栅极绝缘层进行对位。并以相同的方式依次形成有源层12、TFT结构、像素电极14等。
现有技术中,人眼能够识别的光线的波长一般为550nm,并且现有技术中的栅极绝缘层的厚度设置为4000埃左右,有源层为1800埃左右,钝化层的厚度在2000~6000埃左右。然而,如图3所示的两组测试曲线A和B可以看出波长在550nm附近的光线其透过率仅为10%,这样一来,会使得光源照射到对位标后,其反射光与周边环境的反射光的对比度降低,从而使得对位标难以识别,降低了各个薄膜之间的重合精度,进而对显示器件的质量造成不良影响。
发明内容
本发明的实施例提供一种基板及其对位标的制作方法、显示装置,能够增强对位标的可视性。
为达到上述目的,本发明的实施例采用如下技术方案:
本发明实施例的一方面提供一种基板,包括第一膜层和位于所述第一膜层表面的第二膜层;所述第一膜层和所述第二膜层之间具有至少一个对位标;
其中,对应所述对位标位置的所述第二膜层的厚度小于对应所述对位标位置以外的所述第二膜层的厚度。
本发明实施例的另一方面提供一种显示装置,包括如上所述的任意一种基板。
本发明实施例的又一方面提供一种基板对位标的制作方法,包括:
在第一膜层的表面通过构图工艺制作至少一个对位标;
在制作有所述对位标的第一膜层的表面制作第二膜层;
对所述第二膜层进行构图工艺处理,以使得对应所述对位标位置的所述第二膜层的厚度小于对应所述对位标位置以外的所述第二膜层的厚度。
本发明实施例提供一种基板及其对位标的制作方法、显示装置,该基板包括第一膜层和位于第一膜层表面的第二膜层;第一膜层和第二膜层之间具有至少一个对位标。其中,对应对位标位置的第二膜层的厚度小于对应对位标位置以外的第二膜层的厚度。这样一来,由于该第二膜层对应对位标处的厚度减小,因此对位标的可视性提高,在该第二膜层的表面制作其它膜层时,可以提高膜层之间的重合精度。从而,提高显示器件的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图;
图2为现有技术提供的一种对位标位置结构示意图;
图3为现有技术提供的一种光线透过率示意图;
图4为本发明实施例提供的一种对位标位置结构示意图;
图5为本发明实施例提供的一种基板对位标的制作方法流程图;
图6为本发明实施例提供的另一种基板对位标的制作方法流程图;
图7为本发明实施例提供的另一种基板对位标的制作方法流程图;
图8为本发明实施例提供的另一种对位标位置结构示意图;
图9为本发明实施例提供的又一种基板对位标的制作方法流程图;
图10为本发明实施例提供的又一种基板对位标的制作方法流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种基板,如图4所示,可以包括第一膜层21和位于第一膜层21表面的第二膜层22;第一膜层21和第二膜层22之间具有至少一个对位标20。
其中,对应对位标20位置的第二膜层22的厚度H可以小于对应对位标20位置以外的第二膜层22的厚度H’。
本发明实施例提供一种基板,该基板包括第一膜层和位于第一膜层表面的第二膜层;第一膜层和第二膜层之间具有至少一个对位标。其中,对应对位标位置的第二膜层的厚度小于对应对位标位置以外的第二膜层的厚度。这样一来,由于该第二膜层对应对位标处的厚度减小,因此对位标的可视性提高,在该第二膜层的表面制作其它膜层时,可以提高膜层之间的重合精度。从而,提高显示器件的质量。
需说明的是,该基板可以包括:阵列基板、彩膜基板以及OLED显示面板。
例如,该基板为阵列基板时,该基板可以包括:
透明基板01,以及依次位于透明基板01表面的栅极10、对位标20以及栅极绝缘层11。
其中,第一膜层可以包括栅极10。
第二膜层可以包括栅极绝缘层11。
这样一来,由于,对应对位标20位置处的栅极绝缘层11的厚度减小,因此,可以提高该对位标20的可视度,在该栅极绝缘层11的表面制作有源层12以及TFT像素电极14等层级结构时,能够提高各个膜层与栅极绝缘层11的重合度,从而提高该阵列基板的质量。
进一步地,该基板为阵列基板时,该基板可以包括:
透明基板01,以及依次位于透明基板表面的栅极10、对位标20、栅极绝缘层11以及有源层12。
其中,第一膜层可以包括栅极10。
第二膜层可以包括栅极绝缘层11和有源层12。
并且,优选的,对应对位标20位置的有源层11的厚度为零。即可以将对应对位标20位置处的有源层12全部刻蚀掉。
这样一来,由于对应对位标20位置处的有源层12全部去除,因此,减小了遮挡对位标20位置的膜层厚度。可以提高该对位标20的可视度,在该有源层12的表面制作TFT以及钝化层15、像素电极14等层级结构时,能够提高各个膜层与栅极绝缘层11或有源层12的重合度,从而提高该阵列基板的质量。
此外,对应对位标位置的栅极绝缘层11的厚度也可以小于对应对位标20位置以外的栅极绝缘层11的厚度。
这样一来,可以减小覆盖对位标20表面膜层的厚度,从而能够提高该对位标20的可视度,当以该对位标20为参照物制作其它膜层时,能够提高各个膜层之间的重合度,从而提高该阵列基板的质量。
本发明实施例提供一种显示装置,包括如上所述的基板,具有与本发明前述实施例提供的基板相同的有益效果,由于基板在前述实施例中已经进行了详细说明,此处不再赘述。
在本发明实施例中,显示装置具体可以包括液晶显示装置,例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
本发明实施例提供一种显示装置,包括基板,该基板包括第一膜层和位于第一膜层表面的第二膜层;第一膜层和第二膜层之间具有至少一个对位标。其中,对应对位标位置的第二膜层的厚度小于对应对位标位置以外的第二膜层的厚度。这样一来,由于该第二膜层对应对位标处的厚度减小,因此对位标的可视性提高,在该第二膜层的表面制作其它膜层时,可以提高膜层之间的重合精度。从而,提高显示器件的质量。
本发明实施例提供一种基板对位标的制作方法,如图5所示,该方法可以包括:
S101、在第一膜层21的表面通过构图工艺制作至少一个对位标20。
S102、在制作有对位标20的第一膜层21的表面制作第二膜层22。
S103、对第二膜层21进行构图工艺处理,以使得对应对位标20位置的第二膜层22的厚度小于对应对位标20位置以外的第二膜层22的厚度。
需要说明的是,本发明实施例中,构图工艺,可指包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
本发明实施例提供一种基板对位标的制作方法,该方法包括在第一膜层和第一膜层之间形成至少一个对位标。其中,对应对位标位置的第二膜层的厚度小于对应对位标位置以外的第二膜层的厚度。这样一来,由于该第二膜层对应对位标处的厚度减小,因此对位标的可视性提高,在该第二膜层的表面制作其它膜层时,可以提高膜层之间的重合精度。从而,提高显示器件的质量。
进一步地,当基板为阵列基板时,如图6所示,该方法可以包括:
S201、如图7所示,在透明基板01的表面通过构图工艺制作栅极10的图案和位于栅极10图案表面的对位标20,如图8所示。其中,该对位标20可以与栅极10通过一次掩膜曝光工艺形成。
S202、在制作有对位标20的栅极10图案表面通过构图工艺制作栅极绝缘层11。
S203、在栅极绝缘层11的表面涂覆光刻胶02并通过打标机对对应对位标20位置的栅极绝缘层11进行曝光显影并刻蚀。
这样一来,由于,对应对位标20位置处的栅极绝缘层11的厚度减小,因此,可以提高该对位标20的可视度,在该栅极绝缘层11的表面制作有源层12以及TFT、像素电极14等层级结构时,能够提高各个膜层与栅极绝缘层11的重合度,从而提高该阵列基板的质量。
进一步地,当基板为阵列基板时,如图9所示,该方法还可以包括:
S301、如图10所示,在透明基板01的表面通过构图工艺制作栅极10的图案和位于栅极10图案表面的对位标20。
S302、在制作有对位标20的所述栅极10图案表面通过构图工艺制作栅极绝缘层11。
S303、在制作有上述图案的基板表面沉积有源层12。
S304、在有源层12的表面涂覆光刻胶02并通过打标机对对应对位标20位置的有源层12进行曝光显影并刻蚀。
S305、通过构图工艺形成有源层12的图案。
并且,优选的,对对应对位标20位置的有源层12进行刻蚀的方法还可以包括:
将对应对位标20位置的有源层12全部刻蚀。
需要说明的是,该对位标20的位置位于阵列基板的TFT结构所在区域以外,这样一来,对有源层12的刻蚀处理不会影响到TFT的正常工作。
这样一来,由于对应对位标20位置处的有源层12全部去除,因此,减小了遮挡对位标20位置的膜层厚度。可以提高该对位标20的可视度,在该有源层12的表面制作TFT以及钝化层15、像素电极14等层级结构时,能够提高各个膜层与栅极绝缘层11或有源层12的重合度,从而提高该阵列基板的质量。
此外,上述步骤S302还可以包括:
在栅极绝缘层11的表面涂覆光刻胶02并通过打标机对对应对位标20位置的栅极绝缘层11进行曝光显影并刻蚀掉部分栅极绝缘层11,以使得对应该对位标20位置的栅极绝缘层11的厚度有所减小,而其它区域的栅极绝缘层11的厚度不变。
这样一来,可以减小覆盖对位标20表面膜层的厚度,从而能够提高该对位标20的可视度,当以该对位标20为参照物制作其它膜层时,能够提高各个膜层之间的重合度,从而提高该阵列基板的质量。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种基板,其特征在于,包括第一膜层和位于所述第一膜层表面的第二膜层;所述第一膜层和所述第二膜层之间具有至少一个对位标;
其中,对应所述对位标位置的所述第二膜层的厚度小于对应所述对位标位置以外的所述第二膜层的厚度。
2.根据权利要求1所述的基板,其特征在于,包括:
透明基板,以及依次位于所述透明基板表面的栅极、所述对位标以及栅极绝缘层;
其中,所述第一膜层包括所述栅极;
所述第二膜层包括所述栅极绝缘层。
3.根据权利要求1所述的基板,其特征在于,包括:
所述透明基板,以及依次位于所述透明基板表面的所述栅极、所述对位标、所述栅极绝缘层以及有源层;
其中,所述第一膜层包括所述栅极;
所述第二膜层包括栅极绝缘层和有源层。
4.根据权利要求3所述的基板,其特征在于,对应所述对位标位置的所述有源层的厚度为零。
5.一种显示装置,其特征在于,包括如权利要求1-4任一项所述的基板。
6.一种基板对位标的制作方法,其特征在于,包括:
在第一膜层的表面通过构图工艺制作至少一个对位标;
在制作有所述对位标的第一膜层的表面制作第二膜层;
对所述第二膜层进行构图工艺处理,以使得对应所述对位标位置的所述第二膜层的厚度小于对应所述对位标位置以外的所述第二膜层的厚度。
7.根据权利要求6所述的制作方法,其特征在于,包括:
在透明基板的表面通过构图工艺制作栅极的图案和位于所述栅极图案表面的所述对位标;
在制作有所述对位标的所述栅极图案表面通过构图工艺制作栅极绝缘层;
在所述栅极绝缘层的表面涂覆光刻胶并通过打标机对对应所述对位标位置的所述栅极绝缘层进行曝光显影并刻蚀。
8.根据权利要求6所述的制作方法,其特征在于,还包括:
在所述透明基板的表面通过构图工艺制作所述栅极的图案和位于所述栅极图案表面的所述对位标;
在制作有所述对位标的所述栅极图案表面通过构图工艺制作栅极绝缘层;
在制作有上述图案的基板表面沉积有源层;
在所述有源层的表面涂覆光刻胶并通过打标机对对应所述对位标位置的所述有源层进行曝光显影并刻蚀;
通过构图工艺形成有源层的图案。
9.根据权利要求8所述的制作方法,其特征在于,对对应所述对位标位置的所述有源层进行刻蚀的方法还包括:
将对应所述对位标位置的所述有源层全部刻蚀。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310699711.8A CN103715179B (zh) | 2013-12-18 | 2013-12-18 | 一种基板及其对位标的制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310699711.8A CN103715179B (zh) | 2013-12-18 | 2013-12-18 | 一种基板及其对位标的制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103715179A true CN103715179A (zh) | 2014-04-09 |
CN103715179B CN103715179B (zh) | 2017-05-24 |
Family
ID=50408025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310699711.8A Active CN103715179B (zh) | 2013-12-18 | 2013-12-18 | 一种基板及其对位标的制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103715179B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11791278B2 (en) | 2020-11-27 | 2023-10-17 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate motherboard and manufacturing method thereof, display substrate and display apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015407A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
US20040043310A1 (en) * | 2002-05-14 | 2004-03-04 | Tomoyuki Takeishi | Processing method, manufacturing method of semiconductor device, and processing apparatus |
US20070099396A1 (en) * | 2005-10-27 | 2007-05-03 | Seiko Epson Corporation | Method of forming pattern, film structure, electrooptical device and electronic equipment |
-
2013
- 2013-12-18 CN CN201310699711.8A patent/CN103715179B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015407A (ja) * | 1999-06-29 | 2001-01-19 | Toshiba Corp | 半導体装置の製造方法 |
US20040043310A1 (en) * | 2002-05-14 | 2004-03-04 | Tomoyuki Takeishi | Processing method, manufacturing method of semiconductor device, and processing apparatus |
US20070099396A1 (en) * | 2005-10-27 | 2007-05-03 | Seiko Epson Corporation | Method of forming pattern, film structure, electrooptical device and electronic equipment |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11791278B2 (en) | 2020-11-27 | 2023-10-17 | Ordos Yuansheng Optoelectronics Co., Ltd. | Display substrate motherboard and manufacturing method thereof, display substrate and display apparatus |
Also Published As
Publication number | Publication date |
---|---|
CN103715179B (zh) | 2017-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9746707B2 (en) | Method for manufacturing display substrate, display substrate and display device | |
US9709864B2 (en) | Array substrate and its manufacturing method and display device | |
US20170052418A1 (en) | Array substrate, manufacturing method thereof, liquid crystal display panel and display device | |
CN105137665A (zh) | 显示基板及其制备方法、显示装置 | |
US9893091B2 (en) | Array substrate and fabricating method thereof, display panel and display apparatus | |
US9664973B2 (en) | Array substrate and manufacturing method thereof, and display device | |
US20150333182A1 (en) | Method of fabricating array substrate, array substrate, and display device | |
US10192894B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display panel | |
US20140134809A1 (en) | Method for manufacturing fan-out lines on array substrate | |
EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
US9798192B2 (en) | Display substrate and manufacturing method thereof, display panel and display device | |
US20160011457A1 (en) | Fabrication method of substrate | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
CN102725680A (zh) | 基板、针对基板的曝光方法、光取向处理方法 | |
KR101467710B1 (ko) | Tft 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
US9690146B2 (en) | Array substrate, its manufacturing method, and display device | |
CN103346159A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN104882450A (zh) | 一种阵列基板及其制作方法、显示装置 | |
US9905591B2 (en) | Array substrate comprising separating region and manfacturing method thereof,display apparatus | |
US10845714B2 (en) | Exposure method, exposure device for performing the method and manufacturing method of display substrate using the method | |
US20120241746A1 (en) | Electrophoresis display and manufacturing method | |
CN104714347B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103715179A (zh) | 一种基板及其对位标的制作方法、显示装置 | |
US9127934B2 (en) | Space imaging overlay inspection method and array substrate | |
CN104091804B (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |