CN103701739B - 矢量调制信号处理方法及装置 - Google Patents

Abstract

本发明公开了一种矢量调制信号处理方法及装置，包括：在FPGA上设置信号处理单元和配置单元，通过所述配置单元设置配置参数，所述信号处理单元根据所述配置单元内的配置参数对发送给FPGA的数据进行脉冲成形，滤波降噪等处理，并将处理之后的大范围内的低采样率数据经任意内插抽取率上变频至某小范围内高采样率数据发送给DAC芯片，从而大大提高了基带信号的精度及纯度。

Description

矢量调制信号处理方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种矢量调制信号处理方法及装置。

背景技术

在无线通信领域，必须增加数字基带波形的采样率，原因如下：第一，可以改善模拟性能和减少模拟滤波要求。第二，内插抽取采用多通信标准的器件能使采样率变化。第三，往往需要内插法使能数字上变频。目前改善调制信号的频谱特征的做法主要是将D/A尽可能靠近天线来实现，而该方法在实际中还不能满足需要的信号精度的要求，因此，如何更好的提高基带信号的精度成为亟待解决的问题。

发明内容

鉴于上述的分析，本发明旨在提供一种矢量调制信号处理方法及装置，用以解决现有技术中基带信号的精度不高的问题。

本发明主要是通过以下技术方案实现的：

一种矢量调制信号处理方法，该方法包括：

在FPGA上设置信号处理单元和配置单元，通过所述配置单元设置配置参数，所述信号处理单元根据所述配置单元内的配置参数对发送给FPGA的数据进行处理，对所述数据中的低频的外来噪音和本身谐波进行滤波，并将处理之后的数据发送给DAC芯片。

优选地，所述数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。

优选地，所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率、滤波器类型和滤波器系数中的一种或多种。

优选地，所述信号处理单元进一步包括：

数据预调理单元根据所述配置单元设置的配置参数改变FPGA发送来的数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给内插抽取滤波单元或所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

优选地，还包括：缓存单元；

所述缓存单元缓存所述FPGA发送来的数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。

本发明还提供了一种矢量调制信号处理装置，包括：在FPGA上设置信号处理单元和配置单元；

所述配置单元，用于设置配置参数；

所述信号处理单元，用于根据所述配置单元内的配置参数对发送给FPGA的数据进行处理，对所述数据中的低频噪声和本身谐波进行滤波，并将处理之后的数据发送给DAC芯片。

优选地，所述数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。

优选地，所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率、滤波器类型和滤波器系数中的一种或多种。

优选地，所述信号处理单元进一步包括：

数据预调理单元，用于根据所述配置单元设置的配置参数改变发送给FPGA的数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元，用于根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给内插抽取滤波单元或所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元，用于对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元，用于将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

优选地，还包括：缓存单元；

所述缓存单元缓存，用于所述FPGA发送来的数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。

本发明提供的一种矢量调制信号处理方法及装置，可以完全在FPGA硬件平台实现，使用硬件描述语言Verilog HDL编写，兼容性好，编译速度快，可跨平台使用，可通过配置单元灵活配置寄存器参数，提供参数配置、内插抽取率及增益、偏置、频偏、载波频率、滤波器类型、滤波器系数等参数，并可作为一个通用模块适用于源类仪器中。

本发明的其他特征和优点将在随后的说明书中阐述，并且部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

图1为本发明实施例的矢量调制信号处理装置的结构示意图；

图2为本发明实施例的信号处理单元的结构示意图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。为了清楚和简化目的，当其可能使本发明的主题模糊不清时，将省略本文所描述的器件中已知功能和结构的详细具体说明。

本发明设计了一种矢量调制信号处理方法及装置，在FPGA上设置信号处理单元和配置单元，通过配置单元设置配置参数，信号处理单元根据配置参数对FPGA内数据进行脉冲成形，滤波降噪等处理，并将处理之后的大范围内的低采样率数据经任意内插抽取率上变频至某小范围内高采样率数据发送给DAC芯片，经过本发明处理后的数据精度大大提高，并且本发明完全在FPGA硬件平台实现，使用硬件描述语言编写，兼容性好，编译速度快，可跨平台使用，可通过配置单元灵活配置寄存器参数，提供参数配置、内插抽取率及增益、偏置、频偏、载波频率、滤波器类型、滤波器系数等配置参数，并可作为一个通用模块适用于源类仪器中。下面对本发明进行详细的说明。

图1为本发明实施例的矢量调制信号处理装置的结构示意图，如图1所示，在FPGA上设置信号处理单元和配置单元，通过所述配置单元设置配置参数，所述信号处理单元根据所述配置单元内的配置参数对发送给FPGA的数据进行脉冲成形，滤波降噪等处理，并将处理之后的大范围内的低采样率数据经任意内插抽取率上变频至某小范围内高采样率数据发送给DAC芯片。所述数据中的噪声和谐波分量进行滤波，，由于本发明通过任意上变频至DAC所需的最佳采样率范围及数据优化降噪滤波处理，从而大大提高了基带信号数据的精度。

本发明实施例中的所述FPGA需处理的数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。并且本发明中的所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率、滤波器类型及滤波器系数中的一种或多种。

图2为本发明实施例的信号处理单元的结构示意图，如图2所示，本发明中的信号处理单元进一步包括：

数据预调理单元根据所述配置单元设置的配置参数改变发送给FPGA的数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

即在脉冲成型滤波单元处理后的数据就能满足DAC芯片要求的精度时，则脉冲成型滤波单元处理后的数据直接输出给DAC芯片，如果还需要内插抽取滤波单元或正交上变频单元处理，则脉冲成型滤波单元将处理后的数据发送给内插抽取滤波单元做进一步的处理。

本发明实施例还包括缓存单元，通过缓存单元缓存所述FPGA内数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。

下面以一个具体的例子对本发明进行说明：

数据预调理单元、脉冲成型滤波单元、内插抽取滤波单元和正交上变频单元分别与配置单元连接；

缓存单元存储的数据进入数据预调理单元，数据预调理单元根据配置单元内的配置（增益、偏移）参数改变信号产生过程中的I、Q数据流的增益和偏移量，增益范围从-16到+16，偏移量范围从负峰值（-1）到正峰值（+1）；

脉冲成型滤波单元实际为一个数字滤波器，通过数字滤波器对信号的脉冲成形滤波，并通过动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减。

内插抽取滤波单元在抑制了数据的频谱镜像的同时，提高了信号发生器的有效采样速率，将低采样率数据以任意倍数插值到高采样率；

正交上变频单元包括实数正交上变频和复数正交上变频两种模式，可以调节载波频率偏移，使基带信息实现中心频率搬移。对于多通道设备，IQ速率既可以被写进独立的通道，如设计一个通道用于I数据，而另一个通道用于Q数据，也可以在交织采样的模式下遵循多通道波形分配原则的前提下同时被写进一个设备的两个通道。

本发明实施例还提供了一种矢量调制信号处理装置，参见图1，该装置包括：在FPGA上设置信号处理单元和配置单元；

所述配置单元，用于设置配置参数，其中，所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率和滤波器类型中的一种或多种。

所述信号处理单元，用于根据所述配置单元内的配置参数对FPGA发送来的数据进行处理，去掉所述数据中的低频的外来噪音和本身的谐波，并将处理之后的数据发送给DAC芯片。其中，所述FPGA需处理的数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。

如图2所示，本发明实施例中的信号处理单元进一步包括：

数据预调理单元，用于根据所述配置单元设置的配置参数改变FPGA内数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元，用于根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元，用于对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元，用于将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

缓存单元缓存，用于所述FPGA内数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。

本发明提供的一种矢量调制信号处理方法及装置，至少能够带来以下的有益效果：

本发明可以完全在FPGA硬件平台实现，使用硬件描述语言Verilog HDL编写，兼容性好，编译速度快，可跨平台使用，可通过配置单元灵活配置寄存器参数，提供参数配置、内插抽取率及增益、偏置、频偏、载波频率、滤波器类型、滤波器系数等配置参数，并可作为一个通用模块适用于源类仪器中。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (8)

1.一种矢量调制信号处理方法，其特征在于，包括：

在FPGA上设置信号处理单元和配置单元，通过所述配置单元设置配置参数，所述信号处理单元根据所述配置单元内的配置参数对发送给FPGA的数据进行处理，对所述数据中的低频的外来噪音和本身谐波进行滤波，并将处理之后的数据发送给DAC芯片；

所述信号处理单元进一步包括：

数据预调理单元根据所述配置单元设置的配置参数改变FPGA发送来的数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给内插抽取滤波单元或所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

2.根据权利要求1所述的方法，其特征在于，所述数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。

3.根据权利要求1所述的方法，其特征在于，所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率、滤波器类型和滤波器系数中的一种或多种。

4.根据权利要求1-3中任意一项所述的方法，其特征在于，还包括：缓存单元；

所述缓存单元缓存所述FPGA发送来的数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。

5.一种矢量调制信号处理装置，其特征在于，包括：在FPGA上设置信号处理单元和配置单元；

所述配置单元，用于设置配置参数；

所述信号处理单元，用于根据所述配置单元内的配置参数对发送给FPGA的数据进行处理，对所述数据中的低频噪声和本身谐波进行滤波，并将处理之后的数据发送给DAC芯片；

所述信号处理单元进一步包括：

数据预调理单元，用于根据所述配置单元设置的配置参数改变发送给FPGA的数据的增益和偏移量，使其与所述DAC芯片的要求相匹配，所述数据包括I、Q数据流；

脉冲成型滤波单元，用于根据所述配置参数动态调整滤波系数来调整滤波器的截止频率，过渡带带宽以及带外衰减，将处理后的数据发送给内插抽取滤波单元或所述DAC芯片；

或者，所述信号处理单元还包括以下的内插抽取滤波单元和正交上变频单元中的一个或多个；

内插抽取滤波单元，用于对所述脉冲成型滤波单元处理后的数据抑制内插抽取数据的频谱镜像，提高信号发生器的有效采样速率，将低采样率数据按照设置的配置参数插值到高采样率，将处理后的数据发送给所述DAC芯片；

正交上变频单元，用于将所述内插抽取滤波单元处理后的数据按照设置的配置参数调节载波频率偏移，使基带信息实现中心频率偏移，并将处理后的数据发送给所述DAC芯片。

6.根据权利要求5所述的装置，其特征在于，所述数据包括标准波形数据、非标准波形数据和控制指令数据中的一种或多种。

7.根据权利要求5所述的装置，其特征在于，所述配置参数包括：内插抽取率、增益、偏置、频偏、载波频率、滤波器类型和滤波器系数中的一种或多种。

8.根据权利要求5-7中任意一项所述的装置，其特征在于，还包括：缓存单元；

所述缓存单元缓存，用于所述FPGA发送来的数据和控制指令，根据所述控制指令将所述数据发送给所述信号处理单元，并根据所述控制指令控制所述信号处理单元开启或关闭。