CN103647463B - 一种基于压电效应的低频低损耗能量管理芯片 - Google Patents

Abstract

本发明属于能量、电源、微电子技术领域，涉及一种从压电元件收集环境能量，通过能量管理，为微功率设备提供稳压电源的一种基于压电效应的低频低损耗能量管理芯片。该芯片包括SSHI电路和DC‑DC变换器电路。其特征是SSHI电路能较多的收集压电元件的能量；DC‑DC变换器电路可工作在低频且其功率管的宽长比要比一般商用的功率管小。与现有的压电能量管理电路相比，该芯片能明显的降低功耗，不仅适合在高振动水平收集较多能量，也可以在低振动水平有效收集能量，有效的提高了能量收集效率。

Description

一种基于压电效应的低频低损耗能量管理芯片

技术领域

本发明属于能量、电源、微电子技术领域，涉及一种能量管理芯片，它从压电元件收集振动能量，通过能量管理，为微功率设备提供稳压电源的一种芯片。

背景技术

在过去的十年里，归功于能量转化与低功耗电子学的进步，能量收集器的研究和应用日益广泛，最为突出的例子是为无线传感网络供电。它的主要瓶颈是各个节点的供电问题。目前，环境中存在多种形式的能量，其能量密度如表1所示。

表1环境中能量密度

能源	能量密度
		太阳能（户外）	15000uW/cm3
太阳能（户内）	10uW/cm3
		振动（压电）	250uW/cm3
温差（10℃温度梯度）	40uW/cm3
		噪声（100分贝）	960nW/cm3

其中，振动能-电能的基本转化方式有三种，分别是电磁转化，静电转化和压电转化。在上述三种基本转化中，压电转化越来越被许多研究人员所关注。

在压电收集接口电路方面，通常有三种形式。

1.标准接口，加入AC-DC整流电路和电容使得直流电压平整化。传统的AC-DC电路是由4个二极管构成的整流电路。一般二极管的压降在0.7V左右，即便是肖特基二极管（SBD）的压降也有0.2V左右。在微能量或纳能量技术，二极管压降所消耗的损耗相对是比较大的。

2.同步电荷提取电路（SECE）。这种电路通常由整流电桥和DC-DC变换器构成，它能够快速的提取电能，并且与压电的振动保持同步，收集的能量相对AC-DC电路较多，特点是负载的输出功率不随负载阻抗的变化而变化。

3.同步开关电感电路（SSHI），它是2005年一位名叫Guyomar提出一种能量收集的非线性技术，它由开关器件和压电元件并联组成。开关器件由开关和电感构成。在换能器的最大处，开关闭合，压电元件的电容与电感组成振荡器，开关保持闭合直到压电元件的电压反向。这种非线性技术使得能量收集电路显著提升并适用于谐振结构。

在上述的三种常用的接口电路中，标准电路简单可靠，它的缺点是输出功率较低，只有在最优负载输出功率能达到最大；SECE电路的优点是负载的输出功率不随负载的变化而变化，缺点是设计相对复杂；SSHI电路能够收集较多的能量并适用于谐振结构，缺点是只有在最优负载输出功率能达到最大。

无论上述压电收集电路哪一种接口电路形式，它还要经过DC-DC变换才能使用。DC-DC变换器通常有两种方式，一是静电型，二是电感型。静电型也称电荷泵，利用电容传递能量和调节功率，电感型是利用电容存储能量，电感传递能量。

从国内外研究的角度，多数已开发的压电能量管理电路都基于相同的结构。首先通过整流电桥为电容充电；然后利用DC-DC变换器将能量提供给负载；通过调节电压和整体阻抗对功率进行优化。但是，通过优化能量管理电路来增加收集功率的研究工作还很少。

DC-DC变换器方面，目前的趋势是越来越向高频、低噪声、小型化、高精度方向发展。因为开关频率越高，可靠性越好，输出电压的精度越好，需要的代价是损耗。因此很少有商用的DC-DC变换器的开关频率工作在1KHz以下。代价是芯片自身的损耗。目前已开发的压电能量管理电路，多半数是寻找目前市场上损耗比较低的DC-DC变换器芯片，作为整个电路中的一个模块直接使用，从优化能量管理的角度看，其实是很少有办法再降低芯片的损耗的。另外一方面，如果一个压电元件输出功率比较低，那么它不适合在高频下工作的。但DC-DC变换器的开关频率比较低会造成输出电压波纹比较大，可靠型下降。因此，对于一个输出功率比较低的压电元件，其压电能量管理芯片更需要系统的设计。

发明内容

本发明提供了一种基于压电效应的低频低损耗能量管理的芯片，解决了要产生除了损耗之外的额外功率，提高能量效率，能够为微功率设备提供稳压电源。

为解决上述问题提出一种基于压电效应的低频低损耗能量管理的芯片，包括SSHI电路和DC-DC变换器电路。

所述SSHI电路包括NMOS管（M1、M2）,PMOS管（M3、M4、M5、M6），比较器（COM1、COM2),二输入或非门（U1、U6），非门（U2、U3、U4、U5、U7），电阻（R1）、（R2）、（R3），和电容（U1）、（U2）、（U3）；电阻（R1、R2、R3），和电容（U1、U2、U3）所构成的延时时间最好不超过50μs。

所述PMOS管（M3、M4、M5、M6）的源极与外接的电容（CP1）一端相连；所述PMOS管（M3）的栅极分别与PMOS管（M4、M6）的漏极、NMOS管（M2）的漏极相连；所述PMOS管（M4）的栅极与PMOS管（M3、M5）的漏极、NMOS管（M1）的漏极相连；所述PMOS管（M5、M6）的栅极分别与非门（U7）的输出端相连；所述NMOS管（M1、M2）的源极分别接地；所述NMOS管（M1）栅极与比较器（COM1）的输出端相连；所述NMOS管（M2）的栅极与比较器（COM2）的输出端相连；所述比较器（COM1、COM2）的正极输入端分别与地相连；所述比较器（COM1）的负极输入端与NMOS管（M1）的漏极相连；所述比较器（COM2）的负极输入端与NMOS管（M2）的漏极相连；所述或非门（U1）的两输入端分别与比较器（COM1、COM2）的输出端相连；所述非门（U2）的输入端与或非门（U1）的输出端相连；所述非门（U2）的输出端与电阻（R1）的一端相连；所述电阻（R1）的另一端与电容（C1）一端、非门（U3）的输入端相连；所述电容（C1）的另一端接地；所述非门（U3）的输出端与电阻（R2）一端相连；所述电阻（R2）的另一端与电容（C2）一端、非门（U4）的输入端相连；所述电容（C2）另一端接地；所述非门（U4）的输出端与电阻（R3）一端相连；所述电阻（R3）另一端与电容（C3）一端、非门（U5）的输入端相连；所述电容（C3）另一端接地；所述或非门（U6）的输入端分别与非门（U3）的输入端、非门（U5）的输出端相连；所述非门（U7）的输入端与或非门（U6）的输出端相连；

所述比较器包括基准电流(I1)，PMOS管（M11、M12、M13)，NMOS管包括（M14、M15)；所述基准电流（I1）一端与地相连；一端与PMOS管（M11）的漏极相连；所述PMOS管（M11、M12、M13）的栅极分别与PMOS管(M11)的漏极相连；所述PMOS管（M11、M12、M13）的源极与电源相连；所述PMOS管（M12）的漏极与NMOS管（M14）的漏极相连；所述PMOS管（M13）的漏极与NMOS管（M15）的漏极相连；所述NMOS管（M14）的漏极分别与NMOS管（M14）、(M15)的栅极相连；所述NMOS管（M15）的源极为正极输入端；所述NMOS管（M14）的源极为负极输入端；

所述DC-DC转换器电路，包括功率管（M7）、（M8），与SSHI电路输出端相连，一方面，用于承受较大的电流和电压；另一方面，用于同步整流降低功耗；比较器（COM3），与分压电阻相连，用于读取和判断输出电压的大小；脉冲信号发生电路，与比较器（COM3）相连，用于产生功率管的脉冲信号；电阻（RM1）、（RM2），用于生成输出电压；

所述功率管包括PMOS管（M7）、NMOS管（M8）；所述PMOS管（M7）的源极与SSHI电路输出端相连；所述PMOS管（M7）和NMOS管(M8)的栅极分别与或非门（U14）的输出端相连；所述PMOS管（M7）的漏极分别与和NMOS管(M8)的漏极、电感（L2）相连，所述NMOS管(M8)的源极与地相连；

所述比较器（COM3）包括基准电流(I2)，PMOS管（M16）、（M17）、(M18)、（M19），NMOS管（M20）、(M21)、（M22)；所述基准电流(I2)一端接地；一端与PMOS管（M16）的漏极相连；所述PMOS管（M16）、（M17）、（M18）的栅极分别与PMOS管(M16)的漏极相连；所述PMOS管（M16）、(M17)、（M18）、(M19)的源极与电源相连；所述PMOS管（M17）的漏极与NMOS管（M20）的漏极相连；所述PMOS管（M18）的漏极与NMOS管（M21）的漏极、PMOS管（M19）的栅极、NMOS管（M22）的栅极相连；所述PMOS管（M19）的漏极与NMOS管（M22）的漏极相连；所述NMOS管（M20）的漏极分别与NMOS管（M20）、(M21)的栅极相连；所述NMOS管（M20）的源极与分压电阻RM1和RM2连接的节点相连；所述NMOS管（M21）的源极与偏置电压（V1）相连；所述NMOS管（M22）的源极与地相连；

所述脉冲信号发生电路具体包括非门（U10）、（U11）、（U12）、（U13），两个或非门（U14）、（U15），两个缓冲器（U8）、(U9)；所述比较器（COM3）的输出端分别与反相器（U10）、（U11）的输入端相连；所述反相器（U11）的输出端与反相器（U12）的输入端相连；所述反相器（U12）的输出端与（U13）的输入端相连；所述或非门（U14）的两输入端分别与反相器（U10）的输出端、或非门（U15）的输出端相连；所述或非门（U15）的两输入端分别与反相器（U13）的输出端、或非门（U14）的输出端相连；所述或非门（U14）的输出端分别与功率管（M7）、(M8)的栅极相连。

所述的DC-DC变换器电路，开关频率为百Hz以下，脉冲的宽度为100ns-1us，脉冲占空比为

首先，SSHI电路，能较多的收集压电元件的能量。其原理如下：

在图1中，所述压电元件的材料一般为锆钛酸铅（PZT）或聚偏氟乙烯（PVDF），它们可以是单层或多层压电片构成的悬臂梁结构，悬臂梁的结构形式可以是矩形、三角形、圆形等。压电元件有两根电极，两根电极的输出线与图4中的整流电路输入端5、6相连。压电元件的等效电路模型一般可以为一个电容，如图8中的Cp。压电元件在受到激励时，压电元件两端的电荷是随压电元件振动的位移同步变化产生交变电压。为方便阐述，假设振动的位移呈正弦波变化，压电元件两端电荷会呈正弦波变化。因此激励的实验条件可以等效为一个正弦电流源，如图8中的Ip。

在图4中，所述SSHI电路5、7端口与电感L1相连，8、9端口与电容CP1相连。

所述SSHI电路原理如下,V₆₅表示图4中节点6和节点5电压差。所述SSHI为对称结构，这里以正弦电流正半个周期为参考进行分析。

Ip=0时，PMOS管（M5）、（M6）处于闭合状态，其等效电路状态图如图8.（a）所示，非常小的一段时间，PMOS管（M5）、（M6）就会断开，如果0＜V₆₅＜|V_THP|，其中|V_THP|是PMOS管（M4）的阈值电压，PMOS管（M4）关闭。由于V₅＞0，NMOS管（M1）关闭。因此PMOS管（M4）和NMOS管（M1）没有电流流过。正弦电流源Ip流过Cp,其等效电路状态图如图8.（b）所示。如果V₆₅≥|V_THP|，PMOS管（M4）闭合，其NMOS管（M1）关闭。Ip仍流过Cp，等效电路状态图如图8.（c）所示。这时电容CP1的电压会接近并稍微小于节点6的电压。由于电容CP1没有电流通过，根据电容的特性，电容CP1的电压保持不变，即节点6的电压保持不变。因此当Ip增加，V₆₅会增加，节点5的电压相对于节点6的电压会下降。当振动的位移接近最大处，节点5的电压会下降到接近于0且小于比较器的失调电压。这时比较器就会产生高电平，使得NMOS管（M1）闭合,等效电路状态图如图8.（d）所示。压电元件自身的电容Cp会经过电感向电容CP1传递能量。正弦电流正半个周期快结束时，Ip接近于0，PMOS管（M5）、（M6）从断开状态变成闭合状态，整个PMOS管（M5）、（M6）闭合的时间为一个谐振周期。谐振周期时间为其中L1为SSHI电路5、7端口的电感，C_P为内部的等效电容。

所述SSHI电路中的比较器（COM1）和（COM2）原理如下：

在图6中，PMOS管（M11）、（M12）和（M13）的宽长比一样，NMOS管（M15）和（M14）的宽长比一样，所述NMOS管（M15）的源极接地，当NMOS管（M14）的源极电压为0时，NMOS管（M15）的漏极电压保持不变，即节点Vout的电压保持不变；当NMOS管（M14）源极的电压大于0时，NMOS管（M14）的栅极和漏极电压会相对提高，使得NMOS管（M15）导通，NMOS管（M15）的漏极电压接近于0，即节点Vout的电压接近于0；当NMOS管（M14）的源极电压小于0时，NMOS管（M14）的栅极和漏极电压会相对下降，使得NMOS管（M15）截止，NMOS管（M15）的漏极电压接近于电源的电压，即节点Vout的电压接近于电源的电压Vdd。

其次，DC-DC变换器电路能较好的降低功耗，提高能量效率，为微功率设备提供稳压电源。其原理如下，V₁₃表示图5中节点13的电压，即电容CP2的电压。

如图5所示，在开始状态，V₁₃＝0。比较器负极输入端的电压小于正极输入端的参考电压V1，使得PMOS管（M7）闭合，NMOS管（M8）关闭，其等效电路状态图如图9.（a）所示，DC-DC变换器电路的输入端的能量会通过电感传递给电容CP2，V₁₃的电压会上升。当V₁₃达到比较器负极输入端的电压大于正极输入端的参考电压V1，使得PMOS管（M7）关闭，NMOS管（M8）打开，其等效电路状态图如图9.（b）所示，V₁₃的电压会下降。当比较器负极输入端的电压小于正极输入端的参考电压V1，其等效电路状态图如图9.（a）所示，如此周期性的反复。

所述DC-DC变换器电路实质是Buck变换器电路，该变换器工作有两种工作模式,一种是连续模式(CCM)，另外一种是断续模式（DCM）。区分这两种模式的方法之一是确定临界电感值。对于确定的负载，当电感越小时，峰值电感电流I_Lp与平均电感电流I_L的比值就越大。当电感值满足每个周期有且只有一个点i_L=0,此电感称为临界电感L_c,在此种情况下，电感的能量刚好可以维持到下个开关周期的起始时刻，峰值电感电流I_Lp为平均电感电流I_L的两倍。

$I_{\mathrm{Lp}}=2I_L=\mathrm{\ΔI}=\frac{(V_s-V_{\mathrm{out}})t_{\mathrm{on}}}{L_c}=\frac{(V_s-V_{\mathrm{out}})D}{f_s{L}_c}---\left(1\right)$

其中V_s,I_s分别为其Buck电路的输入电压和输入电流，V_out为输出电压，D为占空比，f_s为开关频率，t_on为导通时间。

假设一个理想的Buck变换器，其输入功率等于输出功率，输出负载为R，其输入功率和输出功率为：

P_in＝V_sI_s (2)

$P_{\mathrm{out}}=\frac{V_{\mathrm{out}}^2}{R}---\left(3\right)$

由于工作在临界模式，有I_s＝DI_L。

因此

$V_s{I}_{L}D=\frac{V_{\mathrm{out}}^2}{R}---\left(4\right)$

由式（1）可知，平均电感电流I_L为：

$I_L=\frac{\mathrm{\ΔI}}{2}=\frac{(V_s-V_{\mathrm{out}})D}{2f_s{L}_c}---\left(5\right)$

把式（4）I_L带入式（5），得

$V_s\frac{(V_s-V_{\mathrm{out}})D^2}{2f_s{L}_c}=\frac{V_{\mathrm{out}}^2}{R}---\left(6\right)$

把D＝(V_out/V_s)代入式（6），简化后得

$L_c=\frac{R(1-D)}{2f_s}---\left(7\right)$

要使Buck变换器工作在断续模式，电感的取值要小于临界电感值L_c。

所述DC-DC变换器图5中功率管M7、M8栅极信号一致，保证功率管M7、M8交替开启、这样不会产生短路损耗。栅极信号的周期由电感和电容调整，栅极信号的脉冲宽度由4个反相器与两个或非门构成。脉冲的宽度为100ns-1us，脉冲占空比为

所述DC-DC变换器电路中的比较器（COM3）原理如下：

如图7所示，该比较器（COM3）与图6中的比较器（COM1、COM2）不同在于NMOS管（M21）的源极加参考电压V1，该电压要小于NMOS管的阈值电压。这样NMOS管（M21）漏极电压的范围不是一个轨至轨（rail-to-rail）电压的范围，因此在NMOS管（M21）漏极需要接一个反相器电路（M19）、（M22）完成电位平移，实现节点Vout1的电压的范围为轨至轨（rail-to-rail）电压的范围。

从优化能量管理的角度进行分析，首先考虑的降低芯片的损耗。其损耗主要包括静态损耗、开关损耗，导电损耗。所述静态损耗是指图3中COM1、COM2、COM3比较器的损耗，这些功耗可以设计在纳瓦损耗。所述开关损耗包括直流损耗、死区损耗、栅极驱动损耗、电压-电流交叠损耗，这些损耗都与频率成正比。由于开关频率设置在百Hz以下，使得开关损耗也在纳瓦损耗范畴。导电损耗是指图5中PMOS功率管（M7）、NMOS功率管（M8）分别导通时所消耗的损耗，可以通过损耗方程(8)进行优化。首先对PMOS功率管（M7）进行优化，NMOS功率管（M8）的优化与PMOS功率管（M7）的优化同理。

P_total＝P_s+P_con (8)

=C_ox(WL)V_dd ²f_s+I²R_on

其中P_s为其开关损耗，P_con为导电损耗，C_ox为MOS管单位面积栅氧化层电容，W为MOS管沟道宽度，L为MOS管沟道长度，V_dd为电源电压，f_s为MOS管的开关频率，R_on为MOS管导通电阻。

$R_{\mathrm{on}}=\frac{1}{u{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{gs}}-V_{\mathrm{TH}})}---\left(9\right)$

其中u为相应工艺的MOS管的系数，V_gs为MOS管的栅源电压，V_TH为MOS管的阈值电压。

对MOS管的宽度进行求导：

$\frac{\∂P_{\mathrm{total}}}{\∂W}=\frac{\∂P_s}{\∂W}+\frac{\∂P_{\mathrm{con}}}{\∂W}=0---\left(10\right)$

得到

$\⇒W=\sqrt{\frac{I^2}{u{C_{\mathrm{ox}}}^2(V_{\mathrm{gs}}-V_{\mathrm{TH}}){V_{\mathrm{dd}}}^2{f}_s}}$

因为负载的电流比较小，功率管的宽长比小于一般商用的功率管的宽长比，本实例求得功率管（M7）、（M8）的宽长比为100-1000。

本发明的芯片利用压电效应将振动的能量转化为电能，通过能量管理为微功率电子设备供电，具有节能、环保等优点。其采用低频低损耗的技术，可以提高能量效率。

附图说明

图1是压电系统总体结构示意图。

图2是压电能量系统框架图。

图3是结构原理图。

图4是SSHI电路原理图。

图5是DC-DC电路原理图。

图6是图4中COM1和COM2的电路原理图。

图7是图5中COM3的电路原理图。

图8是SSHI电路状态图。其中(a)是SSHI电路处于谐振(b)SSHI电路停止谐振，所有MOS管断开(c)是SSHI电路仅M4闭合(d)是SSHI电路中M1、M4闭合(d)是SSHI电路开始谐振。

图9是DC-DC电路状态图，其中(a)是DC-DC电路输入能量传递导通，

(b)是DC-DC电路输入能量传递断开。

图中：1压电元件；2SSHI电路；3DC-DC电路；4存储装置。

具体实施方式

以下结合技术方案和附图详细叙述本发明的具体实施方式。附图中所有的节点保持一致。

如图2所示，本实例的一种用于压电能量系统的框架图，包括压电元件（PZT），一种基于压电效应的低频低损耗能量管理的芯片，电感(L1)、(L2)，电容(CP1)、(CP2)。所述压电元件（PZT）贴设或埋入结构表面；压电元件（PZT）的两个电极与芯片的输入端5、6相连；电感(L1)分别与输入端5、7相连；电容（CP1）分别与输入端8、地相连；电感(L2)与输出端12、输入端13相连；电容（CP2）分别与输入端13、地相连。

实施例：

1.按照图2所示，压电元件（PZT）贴设或埋入结构表面，相应元件和器件进行相连。

2.加入参考电压V1为0.2V。

3.上电，电源电压Vdd为5V。

4.当压电元件收到激励时，会产生交变电压，交变电压经过两极输出线传递给SSHI电路。它能够较大的收集能量，并对其交变电压平整化，一方面存储在电容CP1中，另外一方面经过DC-DC变换器，利用能量管理，把平整化的电压转化为稳压电源的电压，提高能量效率。

Claims (3)

1.一种基于压电效应的低频能量管理的芯片,其特征在于,该芯片包括一个SSHI电路和一个DC-DC变换器电路；

所述SSHI电路包括NMOS管M1、M2，PMOS管M3、M4、M5、M6，比较器COM1、COM2，二输入或非门U1、U6，非门U2、U3、U4、U5、U7，电阻R1、R2、R3，电容C1、C2、C3；

所述PMOS管M3、M4、M5、M6的源极与外接的电容CP1一端相连；所述PMOS管M3的栅极分别与PMOS管M4、M6的漏极、NMOS管M2的漏极相连；所述PMOS管M4的栅极与PMOS管M3、M5的漏极、NMOS管M1的漏极相连；所述PMOS管M5、M6的栅极都与非门U7的输出端相连；所述NMOS管M1、M2的源极分别接地；所述NMOS管M1栅极与比较器COM1的输出端相连；所述NMOS管M2的栅极与比较器COM2的输出端相连；所述比较器COM1、COM2的正极输入端分别与地相连；所述比较器COM1的负极输入端与NMOS管M1的漏极相连；所述比较器COM2的负极输入端与NMOS管M2的漏极相连；所述或非门U1的两输入端分别与比较器COM1、COM2的输出端相连；所述非门U2的输入端与或非门U1的输出端相连；所述非门U2的输出端与电阻R1的一端相连；所述电阻R1的另一端与电容C1一端、非门U3的输入端相连；所述电容C1的另一端接地；所述非门U3的输出端与电阻R2一端相连；所述电阻R2的另一端与电容C2一端、非门U4的输入端相连；所述电容C2另一端接地；所述非门U4的输出端与电阻R3一端相连；所述电阻R3另一端与电容C3一端、非门U5的输入端相连；所述电容C3另一端接地；所述或非门U6的输入端分别与非门U3的输入端、非门U5的输出端相连；所述非门U7的输入端与或非门U6的输出端相连；

所述比较器包括基准电流I1，PMOS管M11、M12、M13，NMOS管M14、M15；所述基准电流I1一端与地相连，另一端与PMOS管M11的漏极相连；所述PMOS管M11、M12、M13的栅极分别与PMOS管M11 的漏极相连；所述PMOS管M11、M12、M13的源极与电源相连；所述PMOS管M12的漏极与NMOS管M14的漏极相连；所述PMOS管M13的漏极与NMOS管M15的漏极相连；所述NMOS管M14的漏极分别与NMOS管M14、M15的栅极相连；所述NMOS管M15的源极为正极输入端；所述NMOS管M14的源极为负极输入端；

所述DC-DC转换器电路，包括功率管M7、M8，DC-DC转换器电路与SSHI电路输出端相连，一方面，用于承受电流和电压；另一方面，用于同步整流；比较器COM3，与分压电阻相连，用于读取和判断输出电压的大小；脉冲信号发生电路，与比较器COM3相连，用于产生功率管的脉冲信号；电阻RM1、RM2，用于生成输出电压；

所述功率管包括PMOS管M7、NMOS管M8；所述PMOS管M7的源极与SSHI电路输出端相连；所述PMOS管M7和NMOS管M8的栅极分别通过两个缓冲器U8、U9再与或非门U14的输出端相连；所述PMOS管M7的漏极分别与NMOS管M8的漏极、电感L2相连，所述NMOS管M8的源极与地相连；

所述比较器COM3包括基准电流I2，PMOS管M16、M17、M18、M19，NMOS管M20、M21、M22；所述基准电流I2一端接地，另一端与PMOS管M16的漏极相连；所述PMOS管M16、M17、M18的栅极分别与PMOS管M16的漏极相连；所述PMOS管M16、M17、M18、M19的源极与电源相连；所述PMOS管M17的漏极与NMOS管M20的漏极相连；所述PMOS管M18的漏极与NMOS管M21的漏极、PMOS管M19的栅极、NMOS管M22的栅极相连；所述PMOS管M19的漏极与NMOS管M22的漏极相连；所述NMOS管M20的漏极分别与NMOS管M20、M21的栅极相连；所述NMOS管M20的源极与分压电阻RM1和RM2连接的节点相连；所述NMOS管M21的源极与偏置电压V1相连；所述NMOS管M22的源极与地相连；

所述脉冲信号发生电路具体包括非门U10、U11、U12、U13，两个或非门U14、U15，两个缓冲器U8、U9；所述比较器COM3的输出端分别与反相器U10、U11的输入端相连；所述反相器U11的输出端与反相器U12的输入端相连；所述反相器U12的输出端与U13的输入端相连；所述或非门U14的两输入端分别与反相器U10的输出端、或非门U15的输出端相连；所述或非门U15的两输入端分别与反相器U13的输出端、或非门U14的输出端相连；所述或非门U14的输出端分别通过两个缓冲器U8、U9再与功率管M7、M8的栅极相连。

2.根据权利要求1所述的芯片,其特征在于,DC-DC变换器电路，开关频率为百Hz以下，脉冲的宽度为100ns-1us，脉冲占空比为1-1‰。

3.根据权利要求1或2所述的芯片,其特征在于,电阻R1、R2、R3，和电容C1、C2、C3所构成的延时时间不超过50μs。