CN103636159A

CN103636159A - 用于产生随机的输出位序列的方法

Info

Publication number: CN103636159A
Application number: CN201280033219.0A
Authority: CN
Inventors: E.贝尔; P.杜普利斯
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2011-07-05
Filing date: 2012-06-19
Publication date: 2014-03-12
Anticipated expiration: 2032-06-19
Also published as: WO2013004490A1; US9509497B2; KR20140037153A; DE102011078643A1; US20140219444A1; CN103636159B

Abstract

描述用于产生随机的输出位序列的方法和随机位发生器（100）。在所述方法中使用具有2ⁿ个分别相同地被构造的状态机（104）的装置，其中所述状态机（104）分别包括n个状态位，其中每个状态机（104）始终采用与所述装置的其他状态机（104）不同的状态，其中在输入侧输入信号被输送给所述状态机（104）并且这些状态机分别根据其状态产生共同构成签名位序列的n个签名位，其中随机的输出位序列通过从所述装置的所有状态机（104）的签名位序列中选择单独的位而被产生。

Description

用于产生随机的输出位序列的方法

技术领域

本发明涉及用于产生随机的位序列的方法和用于执行该方法的随机位发生器。

背景技术

为了产生随机的位序列采用随机位发生器，该随机位发生器在输入输入位序列的情况下产生随机的输出位序列。

如果随机位发生器被用于密码设备和密码算法，那么随机位发生器遭受攻击，利用这些攻击可以操纵或读出受保护的数据。在目前通常的加密方法、诸如高级加密标准AES中，采用密钥，这些密钥基于具有128以及更多位的密钥长度本身在使用快速计算技术的情况下通过“试验”（所谓的暴力攻击）不能被确定。因此，攻击者也研究实施的副作用，例如在进行加密操作时电流消耗的时间过程、持续时间或电路的电磁辐射。因为攻击不直接针对功能，所以将这样的攻击称为侧信道攻击。

这些侧信道攻击（side channel attacks SCA）利用设备中的密码系统的物理实施。在此，具有密码功能的控制设备在执行密码算法时被观察，以便找到被观察的数据和秘密密钥的假设之间的相互关系。

已知很多的侧信道攻击，如例如在Mangard、Oswald和Popp 以“Power Analysis Attacks（功率分析攻击）”，Springer 2007发表的公开物中所描述的。特别是利用差分功率分析DPA，对AES的秘密密钥的成功的攻击实际上是可行的。

在DPA中，在密码计算期间微处理器的电流消耗被记录并且电流吸收的迹线通过统计方法与假设进行比较。

在已知的使DPA变得困难的方法中，介入到算法本身中。在此，在掩蔽的情况下操作以随机改变的操作数来执行并且结果之后又计算出随机值，这意味着，随机性（Zufall）不对结果产生影响。另一种可能性是所谓的隐匿，在隐匿的情况下尝试通过相应的低-高过渡来补偿高-低过渡。

对于不同的安全性重要的应用需要随机位发生器。特别是可以采用随机值，以便在借助AES算法加密时交换操作（混洗）或者还插入附加的所谓的伪操作。由此使诸如DPA的侧信道攻击变得困难，因为要攻击的操作随机地在另外的时间点被执行。对于DPA，于是需要多个测量，以便可以确定秘密密钥，这使攻击变得困难。

然而，到目前为止的随机位发生器本身不被保护以免受DPA。如果攻击者首先通过DPA攻击确定秘密随机数，那么他可以利用对这些随机数的认识攻击加密算法本身。在混洗的情况下和在伪操作的情况下，对随机数的认识能够实现时间点的确定，该时间点对于DPA攻击来说是有关的。

发明内容

在这个背景下介绍根据权利要求1的用于产生随机的输出位序列的方法和根据权利要求7的随机位发生器。扩展方案由从属权利要求和说明书得出。

或多或少也不受侧信道攻击影响或特别是不受DPA影响的已知的随机位发生器需要很高的电路花费。其原因在于，这些发生器总是需要专用的反措施，以便抵抗DPA攻击。与此相反，在此介绍的解决方案固有地不受DPA攻击影响并且相对于现有技术提供具有很少的电路花费的确定性随机位发生器（DRBG），该DRBG相对于DPA攻击是稳健的。

此外，所介绍的方法提供下述优点，即所有被选择的位以50％的概率选择0或1。

本发明的其他的优点和扩展方案由说明书和附图得出。

易于理解的是，上面提到的和下面还要阐明的特征不仅可以以分别所说明的组合而且也可以以其他组合或单独地被使用，而不离开本发明的范围。

附图说明

图1示出所介绍的随机位发生器的一种实施方式。

图2示出从16个状态机选择4位。

图3示出4位NLMISR。

图4示出输入级的一种实施方式。

图5示出输入信号的一种可能的组成。

图6示出输入信号的另一种可能的组成。

图7示出码缩减器。

图8示出借助码检验的自测试。

图9示出错误信号的构成。

具体实施方式

本发明借助实施方式在图中示意性地被示出并且在下面参照图详细地被描述。

在图1中示出了随机位发生器的一种实施方式，该随机位发生器总体上配备有附图标记100。该随机位发生器包括输入级102，直至64个输入位可以作为输入信号被输入到该输入级中。这些输入位以直至4位的部分必要时在插入奇偶校验位的情况下被构成为修改后的输入位d′（3）…d′（0），这些修改后的输入位在生成接通位（Schalt-Bit）y之后被转交。

下一级是16个以同样方式被构造的状态机104，在该图示中为了清楚明了的原因仅示出了这些状态机中的4个。这些状态机104中的每个各包括4个状态位，其中这些状态机104中的每个在每个时间点采用通过所述状态位被定义的另外的状态。在4个状态位的情况下对于每个状态机得出2⁴＝16个可能的状态，这意味着，所有可能的状态由16个状态机104采用。因为每个状态机总是采用另外的状态，所以可能性的数量是16的排列，该排列可以通过16！＝16*15*14…2*1来计算。

此外设置有时钟计数器106 c（3：0），该时钟计数器随着每个时钟将其值提高1。由这些计数器值与修改后的输入位一起生成计数器位z（0）…z（3），这些计数器位被用于在多路复用器102中选择随机位。

状态机104分别确定性地生成4个签名位作为签名位序列。这个签名位序列不仅依赖于状态机（104）的相应的起始状态而且依赖于来自输入级102的信号。状态机104被设计，使得其在预先给定的（来自102的）输入信号序列的情况下采用明确的序列状态并且每个状态也具有明确的先前状态（Vorgängerzustand）。通过来自输入级102的所有信号以相同的方式与所有的状态机104连接，因此保证，在每个时间点所有状态机104采用不同的状态。

所有状态机104的签名位构成所谓的签名，该签名被输入到输出级110中。在这个输出级110中，从现在起利用单元108的计数器值从签名的4*16＝64个状态位选择4位。如果所有起始状态和输入位以及输入级102中奇偶校验位和接通位y的设计是已知的，那么这4位构成确定性的输出位序列。但是，如果状态机104的起始状态的顺序不是已知的，那么输出位序列也不是已知的。因此输出位序列看来好像是随机的。

在图1中所示出的实现中因此建议，签名构成由多个相同地被构造并且相同地被控制的例如作为NLMISR（非线性多输入移位寄存器）被实现的状态机104来构造，其中所述状态机并行地运行并且具有不同的初始状态。为了使DPA攻击变得困难，所有状态机104应该同时接通并且具有不同的起始状态。

已知的是，利用如在图1中被示出的多个结构，其输出位或签名位为了构成随机值相互线性地被连接，使得对于每个输入位使用不同状态机的状态位，其中单个签名在那里通过循环被混合，而在此遵循另一种方案。

在扩展方案中方法基本上包括三个方法步骤：

1. 通过下述方式由输入信号序列构成签名，即状态机以分别不同的起始状态来初始化（秘密的起始状态）。

2. 从这个签名选择仅仅少量位作为随机位（优选地4位）。

3. 使位的选择依赖于输入信号。

图2示出从16个状态机、例如从在图1中所示出的状态机104选择4位。该选择典型地在输出级110（图1）中实现。

该图示示出16个签名位序列200，所述签名位序列共同构成签名。在此，每个状态机的签名位序列200包括4位。利用计数器值z（0）…z（3）和4个多路复用器202（在所选装置中是16选1多路复用器），随机的输出位序列的4位被选择。在这种情况下输出位序列的MSB（最高有效位）从16个签名位序列200的MSB中选择，下一个有效位从16个签名位序列200的下一个有效位中选择等等。

签名位的上面作为已知所提及的线性的连接有以下目标，即减少签名中的单个位彼此的依赖性。然而，如果不利用签名的所有位，那么可以获得相同的效果。如果选择16个状态机（NLMISR，参见下面）之一的MSB作为结果MSB，第二位同样从16个状态机（NLMISR）选择等等，直至LSB，该LSB也从所有16个状态机（NLMISR）的LSB中选择，那么在具有16个NLMISR的结构的情况下有总共4位，这4位彼此完全独立地采用值0和1，如在图2中所再现的。因为每一位总是从8个1和8个0中选择，所以这些位中的每一位对于1以及也对于0有50％的概率。

这种相同概率通过下述方式来保证，即在每个时间点所有状态机采用不同的状态并且在16个状态机的情况下在这16个可能的状态中1正好出现8次并且0正好出现8次作为MSB。相同的分布适用于状态机的所有其他的位位置。

为了产生多个这些位，多次相继地利用不同的输入信号来执行4位的生成或在不同的时间点多次从签名中取各4位。必要时为此相应地提高输入位的数量。

位的选择可以通过多路复用器202来实现。在这种情况下可以放弃循环。具有更多输入位的输入阶段的延长虽然相继地导致随机位产生的输入阶段的延长。但是同时节省直至64个附加的时钟，否则对于循环将需要这些附加的时钟。

在图3中示出了4位NLMISR（非线性多输入签名寄存器）300，该4位NLMISR被用作状态机。

如果对于任意的预先给定的输入序列而言序列状态和先前状态是分别明确地确定的，那么替代图3中的NLMISR也可以利用任意的状态机。

图3的电路的传递函数在下面的表格中被说明。

触发器xi的序列状态	公式
		x⁰	＝d′（0）⊕x³
x¹	＝d′（1）⊕x⁰⊕yx³
		x²	＝d′（2）⊕x¹
x³	＝d′（3）⊕x²⊕/yx³

所有16个NLMISR的输入位是分别相同的。然而其起始状态是不同的。因此根据上面的前提每个NLMISR在每个时间点具有与每个另外的NLMISR不同的状态。

在图4中再现了输入级的一种实施方式，该输入级总体上以附图标记400来表示。该图示示出多路复用器402，作为输入4位d（3：0）和4*奇数的奇偶校验位404被输入到该多路复用器中。在以紧接着的输入信号继续之前，这些奇偶校验位在每5个输入时钟之后被插入（箭头406）。由此得出输出y作为所有信号d′（i）（方框408）的异或。

如在图4中所示，例如在每5个输入时钟之后奇数的奇偶校验位被插入到输入信号序列中的相应的位位置上，如在图4中所示。这些信号以相同的方式被引导到所有的NLMISR上。

输入信号d（3：0）或者是输入位中的每4个或者利用例如输入位中的仅仅每2个并且附加地利用时钟计数器c的2位，如在图5中所示。该图示示出时钟计数器c 502和输入位504。随着每个时钟（clock）输入位被向右移动2个位置。

另一个可能性在于，将输入信号与时钟计数器的位异或连接（参见图6）。该图示再次示出时钟计数器c 602和输入位604。

信号y（3）…y（0）由修改后的输入信号d′（3：0）如下被构成：

y（0）＝d′（1）⊕d′（2）⊕d′（3）

y（1）＝d′（0）⊕d′（1）⊕d′（3）

y（2）＝d′（0）⊕d′（1）⊕d′（3）

y（3）＝d′（0）⊕d′（1）⊕d′（2）

这些信号y（i）被用于构成计数器值z（i）：

时钟计数器c（3：0）	＝0，4，8，12	＝1，5，9，13	＝2，6，10，14	＝3，7，11，13	条件
						z（0）	＝z（0）+1	＝z（0）+2	＝z（0）+4	＝z（0）+8	y（0）＝1
z（1）	＝z（1）+2	＝（1）+4	＝z（1）+8	＝z（1）+1	y（1）＝1
						z（2）	＝z（2）+4	＝z（2）+8	＝z（2）+1	＝z（2）+2	y（2）＝1
z（3）	＝z（3）+8	＝z（3）+1	＝z（3）+2	＝z（3）+4	y（3）＝1

此外，结构也可以连续地在如下方面被验证，即没有一个NLMISR有与另外的NLMISR相同的状态。为此，所谓的码检验被执行。因此该结构相对于错误攻击/尖峰攻击（Spike-Attacken）变得稳健，因为如果上面的条件不正确，那么没有随机值被释放。此外，因此也可以在输入阶段结束之后才执行结构的自测试并且在检查之后才释放所产生的随机值。

在图7中示出了用于16个输入位d₀…d₁₅的所谓的加权平均电路（码缩减器（Codereduzierer））WAC_16。该图示说明分别具有4位的16个状态机700，在该图示中这些状态机中的五个被再现。此外，根据图7设置有8个全加器702（只画出这些全加器中的3个）和一个非门704。利用虚线包围地示出码缩减器（WAC）706。

作为输入位在该电路中利用16个状态机的MSB。如果16个状态机都具有不同的状态，那么在16个输入位中包含正好8个1（16中取8码）。如在根据现有技术的文献中所示出的（Stroele，Tarnick），如果输入是16中取8码并且缩减器电路不包含错误，那么在8个输出处正好生成8中取4码。如果不存在错误，那么输入x₀产生具有x₁＝/x₀的输出x₁。为了保证自测试的性能，x₀必须经常变换并且d₀…d₁₅也不应该是恒定的。

在图8中三级码缩减器被示出。该图示再次示出分别具有4位的状态机800、相应数量的4选1多路复用器802、第一WAC 804（WAC_16）、第二WAC 806（WAC_8）和第三WAC 808（WAC_4）以及计数器810。

在此，通过计数器位e0和e1以相同的方式控制所有4选1多路复用器802，使得这些4选1多路复用器分别选择状态机800的相同的位置位作为位g_i。根据这2个计数器位的4个状态，因此分别从所连接的16个状态机800中的各一个选择确定的位，该确定的位之后在WAC_16 804中被处理。这些输入在没有错误的情况下应该对应于16中取8码。WAC_16 804的8个输出端

得出8中取4码并且与WAC_8 806的输入端连接。WAC_8 806类似于WAC_16 804被构造，但是仅具有一半的全加器并且最后的总和位被反相地接通到输出x₃。之后进一步被设置的WAC_4 808仅有2个全加器和2个输出x₆和x₇，这些全加器的进位输出被接通到这些输出上。输出x₅是第二个全加器的反相的总和位。

在图7中示出了WAC-16结构如何被构造。相应的WAC-8和WAC-4结构相应地被构造，但是分别只是一半大，即分别利用一半数量的加法器。

在此，e2…e0是事件计数器，该事件计数器随着每个码检验（64中的各16位在4个阶段中同时被检查）被进一步计数。

双轨信号xi、xi+1（i＝0、2、4、6）在根据图9的电路中之后借助双轨码检验器（TRC）被连接为错误信号。该信号指示错误，即或者码不正确或者在检验器自身中存在错误（自测试）。

该图示为此示出第一TRC 902、第二TRC 904和第三TRC 906。此外示出了同或元件908和异或元件910。

为了获得码检验器的自测试性能，3位事件计数器的所有占用（Belegung）必须被用于至少一个码检验。这意味着，在事件计数器再次被复位之前，必须执行8次16位码检验和因此2次64位的码检验。

包括码检验器在内的总电路需要大约1000个门等效电路的电路花费。这显著地少于用于相同目的所需的已知的电路。

为了从64位种子（所利用的输入信号）获取4位随机值，包括奇偶校验位生成和码检验在内需要或者21个时钟（每个时钟4位输入信号）或者40个时钟（每个时钟处理2位输入信号）。如果不想再提供硬件花费（并行结构），那么对于多个4位需要相应的多个时钟。如果利用较少的输入位作为种子，那么或者相应地减少时钟的数量或者也可以至少部分地多次也以不同的顺序输入种子。特别有意义的是，时钟计数器的计数器值一起进入状态机的状态生成中。

也可能的是，如果仅改变种子的顺序，那么为随后的4位随机值利用相同的64位种子。为此可以把状态机分别复位到秘密的起始值或者也可以进一步利用之前被产生的状态。

Claims

1.用于生成随机的输出位序列的方法，其中使用具有2ⁿ个分别相同地被构造的状态机（104、200、700、800）的装置，其中所述状态机（104、200、700、800）分别包括n个状态位，其中每个状态机（104、200、700、800）始终采用与所述装置的其他状态机（104、200、700、800）不同的状态，其中在输入侧分别将相同的输入信号输送给所述状态机（104、200、700、800）并且这些状态机分别根据其状态产生共同构成签名位序列的n个签名位，其中通过从所述装置的所有状态机（104、200、700、800）的签名位序列中选择单独的位而产生所述随机的输出位序列。

2.根据权利要求1所述的方法，其中所述选择根据所述输入信号来实现。

3.根据权利要求1或2所述的方法，其中所述选择通过多路复用器（202）来实现。

4.根据权利要求1或2所述的方法，其中所有状态机（104、200、700、800）同时接通。

5.根据权利要求1到3之一所述的方法，其中所述输出位序列包括n个位。

6.根据权利要求1到5之一所述的方法，其中所述状态机（104、200、700、800）的占用利用码检验器来检查。

7.用于生成随机的输出位序列的随机位发生器，所述随机位发生器包括具有2ⁿ个分别相同地被构造的状态机（104、200、700、800）的装置，其中所述状态机（104、200、700、800）分别包括n个状态位，其中每个状态机（104、200、700、800）始终采用与所述装置的其他状态机（104、200、700、800）不同的状态，其中在输入侧输入信号能够被输送给所述状态机（104、200、700、800）并且这些状态机分别根据其状态产生共同构成签名位序列的n个签名位，其中通过从所述装置的所有状态机（104、200、700、800）的签名位序列中选择单独的位而产生所述随机的输出位序列。

8.根据权利要求7所述的随机位发生器，其中设置有码检验器。