CN103631976B - 一种小型多通道串行数据记录器 - Google Patents

Abstract

本发明公开了一种小型多通道串行数据记录器，该记录器采用FPGA+ARM的控制结构，以高密度大容量CF卡作为存储介质，其中，FPGA对多通道经电平转换后的串行输入数据进行串并转换和帧头检测，在两级数据暂存的配合下，由ARM处理器采取优先级动态调整的策略将各通道数据以改造的FAT32文件格式写入CF卡。当记录器检测到电源电压降低到报警阈值时，将掉电瞬间接收的数据保存到CF卡，有效实现掉电时刻数据的保护功能。

Description

一种小型多通道串行数据记录器

技术领域

本发明涉及数据记录器，特别涉及一种小型多通道串行数据记录器，用于记录飞参、惯导、雷达图像、列车行车状态等串行数据。

背景技术

串行数据记录器广泛应用于飞行器、机车、舰船、工业现场等需要实时记录设备运行参数的环境中。具有高稳定性的记录器能确保数据记录的准确性，有利于正确评判设备的状态和性能，从而保证设备正常的运转。

串行数据记录器的存储模式分为转存和直存两种。转存是指将数据存储到大容量存储芯片中，等任务完成后将存储芯片上的数据转存到计算机中。采用转存方式的一些设计中，输入数据首先被存储到记录器的NandFlash/BBSRAM/FRAM/NVSRAM等存储芯片，然后通过串行接口(RS232、RS422、USB等)或专门的回放设备将数据传输到计算机。转存方式的优点是：设备的集成度高、功耗低、抗震性强、可靠性高；不足之处：增加了数据导出这个环节，任务结束后需要将设备拆下来进行数据转存或者将计算机布置到任务设备旁边转存数据，费时费力，不便于使用。

直存方式是指直接将输入数据传输给嵌入式计算机(如PC104或ARM等)，然后由计算机将数据存入到存储设备中，如硬盘、U盘等。采用这种方式，系统研制周期短，难度低，人机界面友好，修改灵活，数据以文件的形式存储，任务结束后，只需要将存储介质取走即可，省去转存的环节。嵌入式计算机安装的操作系统一般都内嵌成熟的文件系统，研发人员不用过多介入文件系统的格式和实现过程，只需要调用文件操作的Api函数，即可完成对数据的文件操作功能。

目前，有些采取直存方式的记录器也能够不借助操作系统直接将数据以文件的形式写入存储介质，节省转存环节。但是，对于直存方式，由于采取标准的文件系统导致存储效率比较低。

FAT32文件系统是优秀的文件系统之一，它结构合理，稳定性高，应用广泛。基于U盘、SD卡、CF卡等存储介质的FAT32文件系统以簇作为基本存储单元。由DOS引导区(DOSBootRecording-DBR)、文件分配表(FileAllocationTable-FAT)和数据区等三部分组成。DBR引导区从第一扇区开始，保存每个扇区的字节数、每簇对应的扇区数等参数和引导记录。FAT区保存两个相同的文件分配表，以簇链的形式记录每个文件的存储位置。

FAT32文件系统中，文件夹和文件名都以目录项的形式存在，保存在动态的文件目录表(FileDirectoryTable-FDT)中，与文件数据一起存储在数据区中，并登记在FAT区中。

FAT32文件系统将文件数据以簇为单位分成若干个块，存储时这些块不必相邻。各个簇号以链表的结构形式存储在FAT表中，首簇号存放在文件名目录项中。簇链存储结构使得文件数据不必存储在连续的物理空间中，从而大大提高了物理存储空间的利用率。但是，随着文件系统逐渐变得庞大，空簇搜索时间将严重制约文件的创建速度。FAT32文件系统创建文件的流程如图1所示。搜索文件夹(包括子文件夹)、文件名以及从FAT表中搜索空簇等过程需要不断与CF卡交换数据。特别是当文件系统变得庞大并且文件较小时，上述搜索过程的耗时将成为文件创建的主要时间开销。

综上，FAT32文件系统的优点为：采用带FAT的链表结构，物理存储空间能够得到充分利用；缺点为：当存储器中文件比较多，并且文件比较零碎的情况下，文件的建立耗费大量时间，严重制约了数据读写速度。

转存方式的不足之处为：增加了数据导出这个环节，任务结束后需要将设备拆下来转存数据或者拿计算机到任务设备旁边转存数据，费时费力，不方便使用。

直存方式的问题为：1)采用嵌入式计算机后，系统的体积、功耗、重量、冗余度都比较大，成本高，不利于掉电时刻数据的保存；2)采用嵌入式操作系统，异常掉电会引起系统崩溃，造成无法记录数据；3)效率低。为了保证通用性，操作系统自带的文件系统有较大的冗余度，降低了文件操作的效率，浪费存储介质宝贵的读写带宽；4)使用的接插件比较多，系统的抗震性能差。

发明内容

为了克服上面提到的现有串行数据记录器和FAT32文件系统存在的不足，综合两种记录方式的优点，本发明提供一种小型多通道串行数据记录器。

本发明提出的一种小型多通道串行数据记录器包括：数据接收及缓存单元、ARM处理器、外置存储装置、系统供电单元、电源检测和掉电保护单元，其中：

所述数据接收及缓存单元用于接收多通道经过电平转换后的串行输入数据，并对其进行串并转换和第一级数据暂存后发送给所述ARM处理器，以实现输入数据的低速率与所述数据接收及缓存单元内部高速传输速率的匹配；

所述ARM处理器对所接收到的数据进行第二级缓存，并采取优先级动态调整策略将各通道数据以改造的FAT32文件格式写入所述外置存储装置中；

所述系统供电单元用于为所述记录器提供电源；

所述电源检测和掉电保护单元用于检测电源的电压，当检测到电源电压降低到报警阈值时，将掉电瞬间接收到的数据保存到所述外置存储装置中，从而有效地实现掉电数据保护功能。

综上，本发明提供的一种小型多通道串行数据记录器具有以下优点：

1)便捷性。在不使用操作系统的情况下，以改造的FAT32文件格式将输入的多通道数据存储到CF卡中，任务结束后，将CF卡取出，换上另一块格式化的CF卡，即可执行新的任务了，任务准备时间很短；同时取出来的CF卡通过读卡器就能够将数据拷贝到计算机中进行分析，无需数据转存设备，方便快捷；

2)高效率。通过对标准的FAT32文件系统进行改造，在向CF卡中写入文件的速率接近了原始数据的写入速率，最大限度地利用了CF卡宝贵的存储带宽资源；

3)无需嵌入式计算机的介入，系统的集成度高、功耗低、体积小、抗震性强；

4)系统实现的成本低；

5)具有电源检测和掉电数据保护功能。

附图说明

图1是标准FAT32文件系统文件创建流程图。

图2是本发明小型多通道串行数据记录器系统结构框图。

图3是本发明两级数据暂存机制的工作原理框图。

图4是本发明改造的FAT32文件系统创建流程图。

图5是本发明电源检测及掉电保护单元的工作原理框图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图2是本发明小型多通道串行数据记录器系统结构框图，该记录器采用FPGA+ARM的控制结构，以高密度大容量CF卡作为外置存储装置。具体地，如图2所示，所述小型多通道串行数据记录器包括：数据接收及缓存单元、ARM处理器、外置存储装置、系统供电单元、电源检测和掉电保护单元，其中：

所述数据接收及缓存单元由FPGA实现，其用于接收多通道经过电平转换后的串行输入数据，并对其进行串并转换和进行第一级数据暂存后发送给所述ARM处理器；

所述ARM处理器对所接收到的数据进行第二级缓存，并采取优先级动态调整策略将各通道数据以改造的FAT32文件格式写入所述外置存储装置中，从而可在后续处理过程中省去数据转存的环节，所述改造的FAT32文件格式不同于标准的FAT32文件格式，所述FAT32格式文件数据以链簇的格式存储在外置存储装置的连续存储空间；

所述优先级动态调整策略指所述数据接收及缓存单元和ARM处理器通过两级数据暂存实时监测串行输入数据速率，然后根据速率大小及时调整各通道的存储响应优先级别；

在本发明一实施例中，所述外置存储装置为CF卡，优选地，为用来存储数据文件的工业级高密度CF卡。

所述系统供电单元用于为所述记录器提供电源；

上电后，所述记录器直接进入记录状态，所述数据接收及缓存单元对接收到的各通道经电平转换后的串行数据流进行串并转换和帧头检测，在两级数据暂存的配合下，由ARM处理器采取优先级动态调整的策略将数据以改造的FAT32文件格式写入外置存储装置。当检测到电源电压降低到最低报警阈值时，能将掉电瞬间接收的数据保存下来。

由上可知，本发明中，数据在存成FAT32文件之前采取了两级数据暂存机制：第一级数据暂存由FPGA实现，第二级数据暂存由ARM处理器实现，其中，第一级数据暂存是为了实现输入数据的低速率与FPGA内部高速传输速率的匹配，具体地，FPGA内部为每个数据通道均开辟了一级缓存，理论上该通道的输入数据率越高，缓存区就越大。但在实际应用中，通道的数据率可能发生变化，为了适应这种情况，FPGA内部为N个通道开辟了N个大小不同的缓存区。上电后，FPGA实时侦测输入的数据速率，对输入的通道按照数据率的大小进行编号，并将需要存储的数据按照编号存入对应的缓存区中。当某一通道中缓存的数据达到一定量的时候，FPGA就将相应缓存区中的数据快速导出，接着FPGA继续处理其他通道的输入数据。这样一方面不会丢失输入数据；另一方面可充分利用FPGA的处理潜力。

FPGA将通道的编号和先前各通道一级缓存区中各通道残存的数据量传输给ARM处理器，从FPGA传输过来的各通道数据不直接写入外置存储装置，而是暂存到ARM处理器中各自对应的缓存空间，具体地，ARM处理器获知FPGA发送的这些通道编号后，将一级缓存区中各通道残存的数据读空，然后对两级数据暂存的数据进行快速调整，根据这些通道编号，调整各个通道对应写入文件的名称，保持两级数据暂存中各通道和文件名之间的对应关系。如果一级缓存区和二级缓存区同时有多个空间达到了设定的门限值，那么ARM处理器将以FPGA传过来的通道编号顺序作为优先级判断依据进行响应。ARM处理器采取的这种优先级自动调整的策略能够保证系统在有限的资源下达到最佳的性能。

理论上，第一级数据暂存越大越好，但实际上由于FPGA内部的存储器资源比较宝贵，因此，有限的存储空间限制了FPGA和ARM处理器之间单次交换的数据包大小，从而增加了数据交换的频度，但是如果ARM为每一次接收的一小包数据建立一个文件，就势必会引起文件过于碎小和数目繁多，不利于后续的分析处理，同时建立碎小文件所耗费的时间也会消耗外置存储装置宝贵的存储带宽。为了解决这个问题，ARM处理器为每一个通道开辟了一个比较大的存储空间，存储空间的分配原则为：数据速率高的通道，存储空间大，否则存储空间小。然而，存储空间也不是越大越好，因为还需要考虑掉电的时候，系统供电单元给系统供电的时间必须足以保证ARM处理器将两级数据暂存中的数据全部存入到外置存储装置中，以达到掉电数据保护的作用。

当ARM处理器缓存空间中某一通道读入的数据量达到预置门限时，ARM处理器启动文件的写入工作，一旦启动，就必须将规定量的数据写入外置存储装置，在此期间，既使其他通道的数据量达到设定的存储门限值，当前通道的数据存储也不停止，当完成规定量的数据写入工作后，如果其他通道的数据量没有达到存储门限值，那么继续写入当前通道的数据，一旦其他通道的数据量达到设定的存储门槛值，就结束当前通道的文件写入工作，进行其他通道的数据存储。

在文件写入过程中，如果FPGA的某个一级缓存区达到门限值，那么必须无条件地、快速地将该一级缓存区的数据以直接存储器访问(DirectMemoryAccess-DMA)的方式导入到ARM处理器的第二级数据暂存中。由上可知，第二级数据暂存的作用为：1)防止文件过于碎小；2)实现来自FPGA的数据率和外置存储装置读写速率的匹配。

图3为本发明两级数据暂存机制的工作原理框图，如图3所示，所述两级数据暂存机制可描述为：

系统上电初始化完成后，实时监测所有通道第一级数据暂存和第二级数据暂存是否达到预设门槛值，如果某通道的第一级数据暂存达到了预设门限值，那么快速地将该通道第一级数据暂存中的数据转存到第二级数据暂存中；如果某通道的第二级数据暂存达到了预设门限值，那么以文件的形式将该通道第二级数据暂存中的数据写入外置存储装置中。在存文件的过程中，每写入一包数据，就侦测第一级数据暂存的存储情况，一旦第一级数据暂存达到设定门限值，就先将第一级数据暂存中的数据转入第二级数据暂存，然后接着存文件；当将规定量的第二级数据暂存中的数据都写入文件后，文件的写入操作暂时不停止，而是继续将从第一级数据暂存转入第二级数据暂存中的数据写入外置存储装置中，在此期间，同时监测第一级数据暂存和第二级数据暂存的状态，如果其他通道第二级数据暂存中的数据量达到预设门槛值，那么将当前通道的文件关闭，转入其他通道的文件写入工作。此过程周而复始，直至掉电。

通过两级数据暂存机制，克服了外部输入、FPGA传输和文件读写等过程的速度不一致性，最大限度地挖掘了FPGA、ARM和外置存储装置的潜力，提高了系统整体性能。

此外，针对标准的FAT32文件系统的结构特点，本发明多通道串行数据记录器弃用了操作系统，而是对文件系统进行了改造。改造的目标为：1)存成的文件在通用的计算机中能够被识别；2)缩短建立文件和存储数据所需要的空簇搜索时间。这样外置存储装置在本发明的串行数据记录器中具有如下使用特点：在任务执行过程中，外置存储装置一直插在记录器中，不会拔掉移作它用；其次，专卡专用。鉴于此，本发明对标准的FAT32文件系统进行了如下的改造：在保证FAT32文件系统的链簇数据结构不变的前提下，链簇在物理上采取连续存储方式。这样一方面确保计算机能够识别外置存储装置中的文件，另一方面省去了文件创建过程的空簇搜索，将时间集中用于数据存储，图4为本发明改造后的文件创建流程图，如图4所示，所述改造后的文件创建流程为：

第一步：文件创建开始，在当前文件夹目录中创建文件名目录项，并且将其指向已知的空簇簇号；

第二步：将数据写入对应的空簇中；

第三步：判断文件是否写完，如果写完，转入第四步；否则，将后面相邻的下一簇作为当前簇，并且将它与上一簇建成链表形式，然后转入第二步；

第四步：文件创建结束，将目录项链表写入外置存储装置的FAT表中。

实验结果表明，经过对FAT32文件系统进行适应性改造后，文件的数据存储速率得到大幅度提高，如表1所示：

表1文件系统改造情况对比试验

所述电源检测和掉电保护单元用于检测电源的电压，当检测到电源电压降低到报警阈值时，能将掉电瞬间接收到的数据保存到外置存储装置中，从而有效地实现掉电数据保护功能。

图5为本发明电源检测和掉电保护单元电路图，如图5所示，所述电源检测和掉电保护单元包括：电流防倒灌电路、滤波电路、直流-直流(DC-DC)电路、限流电路、储能部件、电源信号调理电路、模数变换电路(ADC)、平滑滤波与阈值判断电路，在所述电源检测和掉电保护单元中：

外部电源输入后分成两路：一路经电流防倒灌电路、滤波电路和DC-DC电路对系统进行供电；另一路经电源信号调理电路对外部电源进行调理，以实现外部地和系统地隔离、脉冲抑制和幅度调节的功能，产生电源电压检测信号，并经模数转换电路进行AD变换，最终经平滑滤波与阈值判断电路在数字域进行平滑滤波，并与最低报警门限进行比较，若比较的结果达到报警条件，则向所述ARM处理器发出掉电中断信号，而所述ARM处理器收到该信号后，立即停止其他工作，将缓存中暂存的各通道数据全部读出，以文件形式存入外置存储装置中。

所述限流电路的作用为：防止上电瞬间给储能部件快速充电所产生的过大电流，降低前级供电的负担。

所述储能部件在系统掉电的时刻，给系统供电，保证系统将两级数据暂存中的数据全部存入外置存储装置中。

在本发明的实施例中，选用大容量电解电容作为储能部件。当外界电源正常工作时，电容处于能量饱和状态；当外界电源突然掉电时，能无缝地切换到电容供电模式，通过滤波电路和DC-DC电路为系统供电，维持足够长的时间，以确保处理器将掉电瞬间输入的数据全部保存起来。

另外，当外界掉电时，所述电流防倒灌电路可有效防止来自储能部件的瞬时大电流倒灌回输入电网。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种小型多通道串行数据记录器，其特征在于，该记录器包括：数据接收及缓存单元、ARM处理器、外置存储装置、系统供电单元、电源检测和掉电保护单元，其中：

所述数据接收及缓存单元用于接收多通道经过电平转换后的串行输入数据，并对其进行串并转换和第一级数据暂存后发送给所述ARM处理器，以实现输入数据的低速率与所述数据接收及缓存单元内部高速传输速率的匹配；

所述ARM处理器对所接收到的数据进行第二级缓存，并采取优先级动态调整策略将各通道数据以改造的FAT32文件格式写入所述外置存储装置中；所述改造的FAT32文件格式指：在保证标准FAT32文件系统的链簇数据结构不变的前提下，链簇在物理上采取连续存储方式；

所述系统供电单元用于为所述记录器提供电源；

所述电源检测和掉电保护单元用于检测电源的电压，当检测到电源电压降低到报警阈值时，将掉电瞬间接收到的数据保存到所述外置存储装置中，从而有效地实现掉电数据保护功能。

2.根据权利要求1所述的记录器，其特征在于，所述外置存储装置为高密度大容量CF卡，所述数据接收及缓存单元由FPGA实现。

3.根据权利要求1所述的记录器，其特征在于，所述数据接收及缓存单元内部为N个通道开辟了N个大小不同的缓存区，在第一级数据暂存时，所述数据接收及缓存单元实时侦测输入的数据速率，对输入的通道按照数据率的大小进行编号，并将需要存储的数据按照编号存入对应的缓存区中。

4.根据权利要求3所述的记录器，其特征在于，当某一通道中缓存的数据达到一定量的时候，所述数据接收及缓存单元就将相应缓存区中的数据快速导出，接着继续处理其他通道的输入数据。

5.根据权利要求1所述的记录器，其特征在于，所述数据接收及缓存单元将通道的编号和先前各通道一级缓存区中各通道残存的数据量传输给ARM处理器，暂存到ARM处理器中各自对应的缓存空间；

所述ARM处理器获知所述数据接收及缓存单元发送的这些通道编号后，如果通道编号与之前的不一致，则将一级缓存区中各通道残存的数据读空，然后根据这些通道编号，调整各个通道对应写入文件的名称，保持两级数据暂存中各通道和文件名之间的对应关系。

6.根据权利要求1所述的记录器，其特征在于，所述优先级动态调整策略为：如果一级缓存区和二级数据暂存同时有多个缓存空间都达到了设定的门限值，那么ARM处理器将以所述数据接收及缓存单元传过来的通道编号顺序作为优先级判断依据进行响应。

7.根据权利要求1所述的记录器，其特征在于，所述ARM处理器为每一个通道开辟了一个大的存储空间，所述存储空间的分配原则为：数据速率高的通道，存储空间大，否则存储空间小。

8.根据权利要求1所述的记录器，其特征在于，当ARM处理器缓存空间中某一通道读入的数据量达到预置门限时，ARM处理器启动文件的写入工作，一旦启动，就必须将规定量的数据写入外置存储装置，在此期间，既使其他通道的数据量达到设定的存储门限值，当前通道的数据存储也不停止，当完成规定量的数据写入工作后，如果其他通道的数据量没有达到存储门限值，那么继续写入当前通道的数据，一旦其他通道的数据量达到设定的存储门槛值，就结束当前通道的文件写入工作，进行其他通道的数据存储；

在文件写入过程中，如果所述数据接收及缓存单元的某个一级缓存区达到门限值，那么必须无条件地、快速地将该一级缓存区的数据以直接存储器访问的方式导入到ARM处理器的第二级数据暂存中。

9.根据权利要求1所述的记录器，其特征在于，所述电源检测和掉电保护单元包括：电流防倒灌电路、滤波电路、直流-直流电路、限流电路、储能部件、电源信号调理电路、模数变换电路、平滑滤波与阈值判断电路，其中：

所述电流防倒灌电路用于防止当外界掉电时来自储能部件的瞬时大电流倒灌回输入电网；

所述限流电路用于防止上电瞬间给储能部件快速充电所产生的过大电流，降低前级供电的负担；

所述储能部件用于在系统掉电的时刻给系统供电，保证系统将两级数据暂存中的数据全部存入外置存储装置中；

外部电源输入所述电源检测和掉电保护单元后分成两路：一路经电流防倒灌电路、滤波电路和直流-直流电路进行供电；另一路经电源信号调理电路对外部电源进行调理，以实现外部地和系统地隔离、脉冲抑制和幅度调节的功能，产生电源电压检测信号，并经模数转换电路进行AD变换，最终在数字域进行平滑滤波，并与最低报警门限进行比较，若比较的结果达到报警条件，则向所述ARM处理器发出掉电中断信号，而所述ARM处理器收到该信号后，立即停止其他工作，将缓存中暂存的各通道数据全部读出，以文件形式存入所述外置存储装置中。

10.根据权利要求9所述的记录器，其特征在于，所述储能部件为大容量电解电容，当外界电源正常工作时，所述电容处于能量饱和状态；当外界电源突然掉电时，无缝地切换到电容供电模式，通过滤波电路和直流-直流电路为系统供电，维持足够长的时间，以确保将掉电瞬间输入的数据全部保存起来。