CN103631669B - 一种纠错sram的回写方法 - Google Patents
一种纠错sram的回写方法 Download PDFInfo
- Publication number
- CN103631669B CN103631669B CN201310643265.9A CN201310643265A CN103631669B CN 103631669 B CN103631669 B CN 103631669B CN 201310643265 A CN201310643265 A CN 201310643265A CN 103631669 B CN103631669 B CN 103631669B
- Authority
- CN
- China
- Prior art keywords
- write
- error correction
- check bit
- signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000006870 function Effects 0.000 claims description 5
- 230000003068 static effect Effects 0.000 abstract description 2
- LMDZBCPBFSXMTL-UHFFFAOYSA-N 1-ethyl-3-(3-dimethylaminopropyl)carbodiimide Chemical compound CCN=C=NCCCN(C)C LMDZBCPBFSXMTL-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004223 radioprotective effect Effects 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明要解决的技术问题是提供一种纠错SRAM的回写方法。通过通过冗余校验位产生纠错控制信号，并由该纠错控制信号控制产生回写写入信号以及回写地址信号，确保了地址信号的不变，并及时将存储在n位存储单元的数据写入SRAM，完成回写功能，确保了数据不被损坏且按照原地址进行了回写，保证了原有数据在被读取后不受损坏，并避免了累计错误。
Description
技术领域
本发明涉及SRAM数据的可靠性方法，特别涉及SRAM数据存储结构能够在读写时防止对原始数据的损坏的方法。
背景技术
如今，电路系统对大量数据的处理提出了严格的要求，这样一来对存储器性能的要求也不断增加。但是在抗辐射环境下，静态随机读取存储器SRAM的存储单元(bitcell)会发生翻转(upset)造成存储数据的错误。因此在SRAM设计时要引入差错检测和纠正(errordetectingandcorrecting，EDAC)电路进行数据回写以满足电路系统的需求。
通常EDAC电路能够纠正一个单元内的错误，然后将纠正后正确的码字输出，但是其能纠正几个错误取决于采用什么纠错码。如果存储在SRAM中的错误数据没有得到及时准确的改正，则会形成软错误(softerror)的积累。而SRAM发生翻转的bitcell长时间没有得到回写正确数据，就会在多个单元上产生累积的软错误，最终导致EDAC不能纠正的多位翻转，导致失效。因此，对于已经检测出错误的码字，必须对其及时纠正，而不能考虑只输出正确码字就行了。这样才能避免软错误累积导致的失效。
现有技术中，部分SRAM存储器中采用纠正一位错误并且检测两位错误的纠错码(singleerrorcorrectinganddoubleerrordetecting,SEC-DED)，当发生一位错误时能够纠正，当发生两位错误时，不能纠正，但是能够检测出来。由一个检测信号作为触发信号，控制回写正确数据的操作。该方案较需要多增加一个校验位(check-bit)，增加了冗余面积。比如一个32位的码字，采用SEC只需要6位校验位，而采用SEC-DED则需要7位校验位。另一方面，需要引入一个新的触发信号，当发生两位错误时进行有效触发。这样增加了该信号的生成电路，使得硬件设计更为复杂，芯片面积更大。
现有技术中也有一种周期性的回写方案，SRAM会在设定的一段时间内自动回写正确数据。采用这种方案的SRAM可以不必采用纠错电路，也可以采用纠错电路，但是该方案效率较为低下。如果周期太短，周期内有大部分SRAM内存储数据仍然正确不需要回写；周期太长，周期内大部分数据已经发生多位翻转，即使回写也不能避免导致数据的错误。
发明内容
本发明要解决的技术问题是设计一种SRAM的回写方案能够提高电路的效率和数据的可靠性。
本发明提供一种纠错SRAM的回写方法，其中，包括以下步骤：
将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在锁存器中；
对存入n位存储单元的数据根据线性分组码的编码理论进行编码，产生冗余校验位；
通过冗余校验位产生纠错控制信号；
读写信号与纠错控制信号进行异或产生回写写入信号；
地址信号与纠错控制信号进行与运算产生回写地址信号；
根据回写地址信号以及回写写入信号将存储在n位存储单元的数据写入SRAM，完成回写功能。
优选的，所述通过冗余校验位产生纠错控制信号，包括以下步骤：
将冗余校验位与经过译码器重新生成的校验位进行异或；
将n位经过异或后的校验位进行或后产生纠错控制信号。
优选的，所述正确字码输出时，其地址信号存储在锁存器中。
通过冗余校验位产生纠错控制信号，并由该纠错控制信号控制产生回写写入信号以及回写地址信号，确保了地址信号的不变，将存储在n位存储单元的数据写入SRAM，完成回写功能，确保了数据不被损坏且按照原地址进行了回写，保证了原有数据在被读取后不受损坏。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明：
图1是本发明的一种纠错SRAM的回写方法的实施例的电路原理图；
图2是本发明的一种纠错SRAM的回写方法的实施例的回写写入信号电路原理图；
图3是本发明的一种纠错SRAM的回写方法的实施例的回写地址信号电路原理图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明，使本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。
一种纠错SRAM的回写方法，其中，包括以下步骤：
将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在锁存器中；
对存入n位存储单元的数据根据线性分组码的编码理论进行编码，产生冗余校验位；
将冗余校验位与经过译码器重新生成的校验位进行异或；
将n位经过异或后的校验位进行或后产生纠错控制信号；
纠错控制信号进行异或产生回写写入信号；
地址信号与纠错控制信号进行与运算产生回写地址信号；
根据回写地址信号以及回写写入信号将存储在n位存储单元的数据写入SRAM，完成回写功能。
根据线性分组码(n，k)的编码理论，k位数据向量乘以生成矩阵G得到n位码字向量，这就是编码阶段；用读取出来的n位码字向量的k位数据向量再次编码生成新的n-k位校正子，新的校正子和原来的校正子异或，若二者相等，异或向量为0，则没有发生错误，若异或生成的向量有一位为1，则发生了错误。
因此根据这个原理，将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在锁存器中，根据线性分组码的编码理论对其进行线性分组编码，产生冗余校验位，并对冗余校验位重新进行译码。
如图1所示，S0,S1,…,Sm,作为冗余校验位，其中加星号的表示译码后重新生成的的校验位。将每位冗余校验位与对应的经过译码器重新生成的校验位进行异或，然后将n位经过异或后的校验位进行或后产生纠错控制信号control，此时，若有一位数据不同时，则纠错控制信号control将为高电平，表明数据出现了错误需要进行回写。
此时，如图2所示，RW读写信号与纠错控制信号control进行异或，当纠错控制信号control由低电平变为高电平时，则将导致RW读写信号翻转为RW’。此时RW’为回写写入信号。
同时，如图3所示，地址信号与纠错控制信号进行与运算产生回写地址信号，而地址信号储存在锁存器中，所以当纠错控制信号高电平时，地址信号一直保持，则意味着，回写地址信号与原地址信号一致，确保了回写地址的正确，最终确保了回写数据的正确。
通过冗余校验位产生纠错控制信号，并由该纠错控制信号控制产生回写写入信号以及回写地址信号，确保了地址信号的不变，将存储在n位存储单元的数据写入SRAM，完成回写功能，确保了数据不被损坏且按照原地址进行了回写，保证了原有数据在被读取后不受损坏。
在以上的描述中阐述了很多具体细节以便于充分理解本发明。但是以上描述仅是本发明的较佳实施例而已，本发明能够以很多不同于在此描述的其它方式来实施，因此本发明不受上面公开的具体实施的限制。同时任何熟悉本领域技术人员在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (1)
1.一种纠错SRAM的回写方法，其特征在于，包括以下步骤：
将正确字码输出同时存入一个冗余的n位存储单元，并将其地址信号存储在锁存器中；
对存入n位存储单元的数据根据线性分组码的编码理论进行编码，产生冗余校验位；
通过冗余校验位产生纠错控制信号；
读写信号与纠错控制信号进行异或产生回写写入信号；
地址信号与纠错控制信号与产生回写地址信号；
根据回写地址信号以及回写写入信号将存储在n位存储单元的数据写入SRAM，完成回写功能；
所述通过冗余校验位产生纠错控制信号，包括以下步骤：
将冗余校验位与经过译码器重新生成的校验位进行异或；具体为将每位冗余校验位与对应的经过译码器重新生成的校验位进行异或；
将n位经过异或后的校验位进行或后产生纠错控制信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310643265.9A CN103631669B (zh) | 2013-12-03 | 2013-12-03 | 一种纠错sram的回写方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310643265.9A CN103631669B (zh) | 2013-12-03 | 2013-12-03 | 一种纠错sram的回写方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103631669A CN103631669A (zh) | 2014-03-12 |
| CN103631669B true CN103631669B (zh) | 2016-06-22 |
Family
ID=50212758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310643265.9A Active CN103631669B (zh) | 2013-12-03 | 2013-12-03 | 一种纠错sram的回写方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103631669B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111694691B (zh) * | 2020-06-10 | 2023-03-14 | 西安微电子技术研究所 | 一种纠检错后具有自动回写功能的sram电路及回写方法 |
| CN113721135B (zh) * | 2021-07-22 | 2022-05-13 | 南京航空航天大学 | 一种sram型fpga故障在线容错方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101281481A (zh) * | 2008-05-23 | 2008-10-08 | 北京时代民芯科技有限公司 | 一种存储器抗单粒子翻转的纠错检错方法 |
| CN101916213A (zh) * | 2010-08-05 | 2010-12-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 基于arm处理器的空间防护装置及方法 |
| CN101930402A (zh) * | 2009-06-23 | 2010-12-29 | 北京芯技佳易微电子科技有限公司 | 具有检错/纠错电路的非挥发存储器及其读写方法 |
| CN102339641A (zh) * | 2010-07-23 | 2012-02-01 | 北京兆易创新科技有限公司 | 检错/纠错校验模块及该模块读写数据的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8103904B2 (en) * | 2010-02-22 | 2012-01-24 | International Business Machines Corporation | Read-other protocol for maintaining parity coherency in a write-back distributed redundancy data storage system |
-
2013
- 2013-12-03 CN CN201310643265.9A patent/CN103631669B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101281481A (zh) * | 2008-05-23 | 2008-10-08 | 北京时代民芯科技有限公司 | 一种存储器抗单粒子翻转的纠错检错方法 |
| CN101930402A (zh) * | 2009-06-23 | 2010-12-29 | 北京芯技佳易微电子科技有限公司 | 具有检错/纠错电路的非挥发存储器及其读写方法 |
| CN102339641A (zh) * | 2010-07-23 | 2012-02-01 | 北京兆易创新科技有限公司 | 检错/纠错校验模块及该模块读写数据的方法 |
| CN101916213A (zh) * | 2010-08-05 | 2010-12-15 | 中国航天科技集团公司第九研究院第七七一研究所 | 基于arm处理器的空间防护装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103631669A (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102645583B1 (ko) | 예측성 메모리 유지보수 | |
| TWI674767B (zh) | 用於ｎａｎｄ快閃記憶體的渦輪乘積碼 | |
| CN105340022A (zh) | 用于校正数据错误的电路、设备及方法 | |
| US8726140B2 (en) | Dummy data padding and error code correcting memory controller, data processing method thereof, and memory system including the same | |
| JP7276742B2 (ja) | メモリエラーを訂正するための共有パリティチェック | |
| CN109542666B (zh) | 用于支持纠错码的装置及其测试方法 | |
| US20130318418A1 (en) | Adaptive error correction for phase change memory | |
| US20140089561A1 (en) | Techniques Associated with Protecting System Critical Data Written to Non-Volatile Memory | |
| US10248497B2 (en) | Error detection and correction utilizing locally stored parity information | |
| CN103594120A (zh) | 以读代写的存储器纠错方法 | |
| KR20160090054A (ko) | 플래시 메모리 시스템 및 그의 동작 방법 | |
| CN103218271B (zh) | 一种数据纠错方法及装置 | |
| US10291258B2 (en) | Error correcting code for correcting single symbol errors and detecting double bit errors | |
| US9690649B2 (en) | Memory device error history bit | |
| Kwon et al. | Understanding ddr4 in pursuit of in-dram ecc | |
| CN109390027A (zh) | 解码方法及相关的闪存控制器与电子装置 | |
| US11030040B2 (en) | Memory device detecting an error in write data during a write operation, memory system including the same, and operating method of memory system | |
| CN103631670A (zh) | 存储器储存装置、存储器控制器与数据处理方法 | |
| CN101634938A (zh) | 固态硬盘的数据迁移方法、数据迁移装置及固态硬盘 | |
| KR102661931B1 (ko) | 오류 정정 코드를 지원하는 장치 및 그것의 테스트 방법 | |
| US20190294496A1 (en) | Encoding method and memory storage apparatus using the same | |
| WO2016122515A1 (en) | Erasure multi-checksum error correction code | |
| CN103631669B (zh) | 一种纠错sram的回写方法 | |
| CN105575439B (zh) | 一种存储单元失效纠错的方法及存储器 | |
| US11928027B1 (en) | System and method for error checking and correction with metadata storage in a memory controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220818 Address after: Room 108, floor 1, building 4, No. 2 dacuodeng Hutong, Dongcheng District, Beijing 100010 Patentee after: Beijing Zhongke micro Investment Management Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |