CN103621004B - 用于高速背板系统的全双工传输方法 - Google Patents

用于高速背板系统的全双工传输方法 Download PDF

Info

Publication number
CN103621004B
CN103621004B CN201280030737.7A CN201280030737A CN103621004B CN 103621004 B CN103621004 B CN 103621004B CN 201280030737 A CN201280030737 A CN 201280030737A CN 103621004 B CN103621004 B CN 103621004B
Authority
CN
China
Prior art keywords
link
data
emitter
receptor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280030737.7A
Other languages
English (en)
Other versions
CN103621004A (zh
Inventor
藤原浩·鹰取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN103621004A publication Critical patent/CN103621004A/zh
Application granted granted Critical
Publication of CN103621004B publication Critical patent/CN103621004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/143—Two-way operation using the same type of signal, i.e. duplex for modulated signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/14—Backbone network devices

Abstract

一种用于背板串行器/并行器（SerDes）系统的集成电路（IC），包括：第一发射器，其用于以某个数据速率将第一数据发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据，其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器。

Description

用于高速背板系统的全双工传输方法
相关申请案的交叉参考
本发明要求2012年6月18日由高取浩(Hiroshi Takatori)递交的发明名称为“用于高速背板系统的全双工传输方法(Duplex Transmission Method for High SpeedBackplane System)”的第13/525,544号美国非临时专利申请案的在先申请优先权，该申请案要求2011年6月23日由高取浩递交的发明名称为“用于高速背板系统的全双工传输方法(Duplex Transmission Method for High Speed Backplane System)”的第61/500,471号美国临时专利申请案的在先申请优先权，这两个在先申请的内容均以引入的方式并入本文本中，如全文再现一般。
关于由联邦政府赞助的
研究或开发的声明
不适用。
参考缩微胶片附录
不适用。
背景技术
当前，越来越多的消费产品应用于三网融合电信，例如，语音、视频和数据通信。为改善这种通信，正在开发各种高速网络和组件，例如，互联网基础设施中的交换机和路由器。高速背板系统是组件的一种类型，它用作网络物理层中的骨干。背板系统可以包括使用串行器/并行器(SerDes)芯片组的线路板，例如，使用SerDes专用集成电路(ASIC)的线路板。SerDes是一对功能块，常用于在高速通信中对有限的输入/输出进行补偿。SerDes块使数据在两个方向中在串行数据与并行接口之间进行转换。电气电子工程师协会(IEEE)标准10GBASE-KR 802.3ap定义了数据速率为10千兆位每秒(Gbps)/通道的一个高速40英寸的多通道背板系统，用于支持高速通信。然而，对于在线路板之间的通道(或链路)长度为大约40英寸的且具有可靠的10Gbps/通道的数据速率的这种背板系统的研发仍具很大的挑战性，这是因为其对低噪声要求非常严格以及存在其他的技术困难。
发明内容
在一项实施例中，本发明包括一种用于背板SerDes系统的集成电路(IC)，其包括：第一发射器，其用于将第一数据以某个数据速率发送到第二IC中的第二接收器；第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据，其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器。
在另一项实施例中，本发明包括一种用于背板SerDes的系统，其包括：包括第一发射器和第一接收器的第一IC；以及包括第二发射器和第二接收器的第二IC，其中所述第一发射器耦接到第一链路和第二链路二者中的每条链路，并且所述第一发射器用于在所述第一链路与所述第二链路均支持的第一信道上以某个数据速率传输第一数据，其中第二接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二接收器用于在所述第一信道上接收所述第一数据，其中所述第二发射器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二发射器用于在所述第一链路与所述第二链路均支持的第二信道上以所述数据速率传输第二数据，其中第一接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第一接收器用于在所述第二信道上接收所述第二数据，并且其中所述第一数据与所述第二数据使用两位脉冲幅度调制(PAM-4)在所述第一链路与所述第二链路上进行传输。
在又一项实施例中，本发明包括一种由网络组件中背板SerDes系统来实施的方法，其包括：使用PAM-4在全双工传输的第一信道中传输一个或多个第一符号，所述第一信道是指从第一线路板上的第一收发器经由耦接到所述第一收发器和第二收发器的连接器到第二线路板处的所述第二收发器；以及在所述全双工传输的第二信道中对使用PAM-4传输的一个或多个第二符号进行接收，所述第二信道是指从所述第二收发器经由同一连接器到所述第一收发器。
从结合附图和所附权利要求书进行的以下详细描述将更清楚地理解这些和其它特征。
附图说明
为了更完整地理解本发明，现在参考以下结合附图和详细描述进行的简要描述，其中相同参考标号表示相同部分。
图1为典型的背板SerDes系统的示意图。
图2为全双工背板SerDes系统的一项实施例的示意图。
图3为背板全双工传输方法的一项实施例的示意图。
图4为网络单元的一项实施例的示意图。
图5为通用计算机系统的一项实施例的示意图。
具体实施方式
开始应理解，尽管下文提供一个或一个以上实施例的说明性实施方案，但可使用任何数目的技术，不管是当前已知还是已存在的，来实施所揭示的系统和/或方法。本发明不应以任何方式受限于下文所说明的说明性实施方案、附图和技术，包含本文所说明并描述的示范性设计和实施方案，但是可在所附权利要求书的范围以及其均等物的完整范围内修改。
背板系统可以包括形成计算机总线的一组连接器。该等连接器可以经由多个引脚彼此并联连接，其中每个连接器的每个引脚可以耦接到每个另一连接器中的对应引脚。背板系统可以用作骨干而将多个线路板或印刷电路板(PCB)连接在一起，从而，例如，为网络组件建立计算机系统或处理系统。其他的背板可以是绕丝背板(wire wrappedbackplane)，它们可以用于微型计算机和高可靠性应用中。背板系统还可以包括SerDes系统，所述SerDes系统包括发射器和接收器，这些组件可以经由PCB上的链路(例如，通道或迹线)耦接在一起。为满足高速技术要求，IEEE和光互联网络论坛(OIF)定义了如同IEEE10GBASE-KR 802.3ap标准所述的高速多通道的40英寸的背板系统，所述标准以引入的方式并入本文本中。背板系统可以在大约10Gbps/链路或更大的数据速率下运作，这可能对背板SerDes系统的设计带来了更多挑战。
在其他通信系统中，例如，在每条链路上带宽有限的无线电和电话通信系统中，已使用全双工传输方法来增大数据速率。全双工传输方法，有时也称作双重双工传输，可以通过大约同时在两个方向上进行传输而将系统组件之间的数据吞吐量增大一倍。两个组件之间的数据吞吐量可以大体上增大一倍，其方式是，增大这两个组件之间的每条链路上的信道数，例如，同时不增加每条链路的带宽或最大许可数据速率。具体地说，组件之间的链路上一对信道中的每条信道可以专用于在一个方向中进行传输。全双工传输方案定义于用于以太网千兆位通信的IEEE 1000BASE-T 802.3ab标准，该标准以引入的方式并入本文本中。
本文本揭示了一种用于对背板SerDes系统的全双工传输进行实施的系统和方法。系统可以包括两个IC，这两个IC可以经由例如电线、总线、迹线、任何其他合适连接器之类的一条或多条通道或链路而耦接在一起。每条链路可以由位于该链路各端上的发射器接收器对所共享。每条链路可以支持第一IC上的第一发射器接收器对与第二IC上的对应第二发射器接收器对之间的一对双向信道。第一发射器接收器对，以及类似的对应第二发射器接收器对，可以使用链路上的最大的全许可带宽来在两个IC之间的两个方向中每个方向中进行通信。
第一IC上第一对中的发射器可以在链路的最大许可带宽(或数据速率)下将数据发送到第二IC上第二对中的接收器。第一IC上第一对中的接收器也可以在链路的最大许可带宽(或数据速率)下从第二IC上第二对中的发射器接收数据。这两个IC上的第一对和第二对发射器接收器也可以在相互相反的方向中同时或大约同时传输数据。背板SerDes系统可以是40英寸多通道背板系统，例如，如IEEE 10GBASE-KR 802.3ap中所述的系统，并且可以使用全双工传输方案来传输数据，例如，如IEEE 1000BASE-T 802.3ab所述，以大约10Gbps/通道或更大的速率来传输数据。
图1所示为典型的背板SerDes系统100。背板SerDes系统100可以用作当前网络中物理层的骨干，例如，在网络节点或服务器中，并且可以提供千兆位数据速率。然而，背板SerDes系统100可能并不具有足够低的误码率(BER)，无法满足例如IEEE 10GBASE-KR802.3ap所定义的40英寸多通道背板系统的要求。背板SerDes系统可以包括：包括第一发射器(TX)112和第一接收器(RX)114的第一IC 110(IC1)、包括第二发射器(TX)122和第二接收器124(RX)的第二IC 120(IC2)，以及将第一IC 110耦接到第二IC 120的大约两对链路130(例如，每对链路包括两个单个通道、电线或迹线)。
第一IC 110和第二IC 120可以是任何电路板或PCB，例如处理数据的ASIC。第一IC110与第二IC 120之间的每对链路130可以对应于双绞线或任何其他类型的差分对连接器。每对链路130中的两条链路可以进行差分偏置以在这对链路130上传输电信号(例如，在一个方向上经由第一信道，而在相反方向上经由第二信道)。第一IC 110处的第一发射器112可以经由第一对链路130(例如，双绞线)耦接到第二IC 120处的第二接收器124。第一接收器114可以经由类似的第二对链路130耦接到第二发射器122。每对链路130可以支持大约相同的带宽，且因此允许对应组件之间可以有大约相同的传输数据速率。例如，第一对链路130可以允许第一发射器112以大约12.5Gbps将数据传输到第二接收器124。类似地，第二对链路130可以允许第一接收器114从第二发射器122以大约12.5Gbps来接收数据。
尽管背板SerDes系统100可以在对应的发射器接收器对之间的每条链路130上提供千兆位数据速率(大于10Gbps)，但是这种设计可能并不满足例如10GBASE-KR 802.3ap中定义的40英寸的多通道背板系统的BER要求。提供大约10Gbps/通道或更大速率的40英寸的多通道背板系统的BER要求可以允许大约4.4分贝(dB)的最大余量。40英寸的多通道背板系统中IC之间的这对链路130可以为大约40英寸长，其中在此距离下，相邻对链路130上传送的信号中的串扰(或干扰)噪声可能会变得相当高，且因此BER也变得相当高。这种相对较高的噪声可以与可用于传输的相对有限的信号频带相关联。对于这种相对较高强度的噪声或误差，SerDes系统100中每条链路的数据速率(例如，12.5Gbps)可能并不足以满足40英寸的多通道背板系统的BER要求。已经提出一些误差纠正方案来降低所得的BER，但是它们可能在实施过程中有一定难度，并且它们可能会提高成本，并且/或者增大数据传送延迟时间。因此，可能需要一种能增大链路带宽的改进设计。
图2所示为全双工背板SerDes系统200的一项实施例，所述系统相比于背板SerDes系统100，对于每条链路可以具有更高的数据速率。每条链路的数据速率的增大可以使得背板SerDes系统200满足40英寸的多通道背板系统的BER要求，例如，对于根据10GBASE-KR802.3ap的10Gbps或更大数据速率，最大BER余量为大约4.4dB。全双工背板SerDes系统200可以使用例如1000BASE-T 802.3ab所述的全双工传输方案来将每条链路的数据吞吐量相比背板SerDes系统100中每条链路的数据速率增大一倍。如图2所示，背板SerDes系统200可以包括第一IC 210(IC1)、第二IC 220(IC2)和将第一IC 210耦接到第二IC 220的大约四条链路230(例如，通道、电线或迹线)。第一IC 210可以包括第一发射器211、第一接收器212、第二发射器213和第二接收器214。第二IC 220可以包括第三发射器221、第三接收器222、第四发射器223和第四接收器224。
第一IC 210和第二IC 220可以是任何电路板或PCB，例如，处理数据的ASIC。第一IC 210与第二IC 220之间的每对链路230可以对应于双绞线或任何其他类型的差分对连接器。第一IC 210处的第一发射器211与第一接收器212可以经由第一对链路230(例如，双绞线)耦接到第二IC 220处的第三发射器221与第三接收器222。第一IC 210处的第二发射器213与第二接收器214可以经由类似的第二对链路230耦接到第四发射器223与第四接收器224。每对链路130可以支持两个单向信道，例如，用于在从第一IC 210到第二IC 220的方向中传输信号的第一信道，以及用于在从第二IC 220到第一IC 210这个相反方向中传输信号的第二信道。例如，第一对链路230(例如，双绞线)可以在第一IC 210处进行差分偏置，从而在第一信道上(在第一方向中)传输信号。同样的第一对链路230也可以在第二IC 220处采用差分方式进行电气偏置，从而在第二信道上(在第二方向中)传输信号。
每对链路230可以具有大约相同的带宽，且因此允许对应组件之间的大约相同的传输数据速率。基于该全双工传输方案，(一对链路230中的)每条链路230可以在每个链路端上共享一个发射器接收器对。(一对链路230中的)每条链路230可以使得有两个双向信道能够用于在第一IC 210与第二IC 220之间的两个相互相反的方向中以大约相同的数据速率传送数据。为确保能使用全双工传输方案，如图2所示，可以将(第一对链路230的)这两条链路230中的每条链路耦接到第一IC 210处的第一发射器211与第一接收器212以及第二IC220处的第三发射器221与第三接收器222。如此，(第一对链路230的)这两条链路230可以允许第一发射器211以大约12.5Gbps(或任何其他千兆位速率)将数据传输到第三接收器222，这可能是每条链路的最大许可数据速率。在从第一IC 210到第二IC 220的这个方向中的这种数据传送可以对应于第一对链路230上的第一信道，该信道使用了第一对链路230上的最大许可带宽。(第一对链路230的)这两条链路230还可以允许第一接收器212以大约12.5Gbps来接收数据，例如，从第三发射器221处接收。在从第二IC 220到第一IC 210的这个方向中的这种数据传送可以对应于第一对链路230上的第二信道，该信道也可能使用大约第一对链路230上的最大许可带宽。数据可以在第一对链路230的两个信道上在相互相反的方向中大约同时进行传送。
类似地，如图2所示，(第二对链路230的)这两条链路230中的每条链路可以耦接到第一IC 210处的第二发射器213与第二接收器214，以及第二IC处的第四发射器223和第四接收器224。如此，(第二对链路230的)这两条链路230可以允许第二发射器213以大约12.5Gbps(或任何其他千兆位速率)将数据传输到第四接收器224，这可能是每条链路的最大许可数据速率。在从第一IC 210到第二IC 220的这个方向中的这种数据传送可以对应于第二对链路230上的第一信道，该信道使用了大约第二对链路230上的最大许可带宽。(第二对链路230的)这两条链路230还可以允许第二接收器214以大约12.5Gbps来接收数据，例如，从第四发射器223处接收。在从第二IC 220到第一IC 210的这个方向中的这种数据传送可以对应于第二对链路230上的第二信道，该信道也可能使用第二对链路230上的最大许可带宽。数据可以在第二对链路230的两个信道上在相互相反的方向中大约同时进行传送。
全双工背板SerDes系统200可以使用任何标准或者任何已知的全双工电路，只需它们能用于使用链路上的两个信道对数据进行传输和接收。例如，第一IC 210以及类似的第二IC 220中的每对发射器接收器可以使用集成收发器电路或使用单独的发射器与接收器电路来实施。第一IC 210和第二IC 220可以为使用典型材料和工艺制成的任何PCB，例如，类似于第一IC 110和第二IC 120那样。在不同的实施例中，第一IC 210和第二IC 220，或其对应的经由链路230互相耦接的发射器接收器对，可以定位在相同的线路板或PCB上，或者可以定位在不同的线路板或PCB上。
如上所述，使用全双工传输方案可以将每条链路的数据吞吐量增大一倍(两个方向上的总数据速率)且不会改变每条链路的信号带宽(或最大许可数据速率)。该方案可以将每条链路的数据吞吐量增大一倍，原吞吐量值可以为大约6Gbps、大约10Gbps、大约12.5Gbps、大约20Gbps、大约25Gbps或任何其他速率，这取决于背板SerDes系统所用的设计和组件。数据吞吐量的增加也可以使系统寿命变长，这是因为，这么做可以将系统的有用性延长到将来的更长时间之后(其中预期将来会有更高速的应用)。就使系统升级的成本减少这方面而言，增大系统的寿命是很具吸引力的。通常，在大约6Gbps或大约10Gbps下运作的系统的寿命据预期长达大约三年。使这种数据速率的吞吐量增大一倍据预期也可以使对应的寿命增大一倍。
另外，对于每条链路上的每条信道，行代码的层次数目可以增加。这可以通过在数据调制期间对于每个符号使用更多位来实现。例如，全双工背板SerDes系统200可以实施PAM-4来在链路的每条信道上将(在相同时间窗期间)大约2倍量的数据作为信号发送出，而不是实施一位脉冲幅度调制(PAM-2)。当结合全双工传输方案时，每个符号的发送出的位数的增大可以进一步增大每条链路的数据吞吐量。或者，每个符号的位数可以变大，并且每条信道的传输数据速率可以变小，以保持大约相同的数据吞吐量。每条信道或链路的数据速率或速度的减少，可以减少噪声和串扰的量，且因此提高了，例如，在要求更多数据完整性的严格应用中的信号质量。例如，全双工传输方案和PAM-4(而不是PAM-2)调制可以用于每条链路以将(两个方向中的)每条信道上的数据速率从大约12.5Gbps减少到大约6.25Gbps，且不会减少数据吞吐量(在相同时间窗期间的通信数据量)。将数据速率从大约12.5Gbps减少到大约6.25Gbps可以大大地降低每条信道的BER。
图3所示为背板全双工传输方法300的一项实施例，该方法可以在实施全双工传输方案的背板SerDes系统中使用，例如，全双工背板SerDes系统200。方法300可以由背板SerDes系统中的IC上的发射器接收器电路或收发器电路来实施。该IC可以经由其与背板SerDes系统上的对应IC之间的一对专用链路(例如，通道或迹线)耦接到该对应IC并用于与该对应IC进行通信。根据10GBASE-KP 802.3ap中的规格，这些链路可以具有大约40英寸的长度，并可以支持千兆位数据速率，例如，大约10Gbps或更大速率。
方法300可以开始于块310，其中可以以确定的数据速率将一个或多个第一符号从第一IC处的第一收发器经由一对链路上的第一信道传输到第二IC处的第二收发器。链路可以包括差分对连接器(例如，一对电线)，所述连接器为该链路两端上的收发器中的发射组件和接收组件所共享。收发器可以为用于对信号进行传输和接收的集成电路，或者为包括发射器和单独的接收器的一个或多个电路。例如，第一发射器211可以经由第一对链路230上的第一信道将数据符号传输到第三接收器222。最大许可数据速率可以为大约10Gbps或大约12.5Gbps。在块320处，第一收发器从第二收发器经由链路上的第二信道以大约相同数据速率来接收一个或多个第二符号。例如，第一接收器212可以从第三发射器221经由第一对链路230上的第二信道接收数据符号。在块310与320处，第一符号与第二符号可以在第一收发器与第二收发器之间于大约相同时间或不同时间进行交换。方法300随后可以结束。
图4所示为网络单元400的一项实施例，该网络单元可以为在网络中传输和处理数据的任何装置，例如，交换机、路由器或其他网络节点。网络单元400可以包括在10GBASE-KR802.3ap中定义的背板SerDes系统，例如，全双工背板SerDes系统200，这种系统用作物理层通信的骨干。网络单元400可以包括一个或多个输入端口或单元410，其耦接到接收器(Rx)412，用于从其他网络组件接收信号和帧/数据。网络单元400可以包括逻辑单元420，用以确定将包发送到哪些网络组件。逻辑单元420可以使用硬件、软件或这两者来实施。逻辑单元420可以包括网络单元400的背板SerDes系统，该系统可以实施背板全双工传输方法300。网络单元400还可以包括一个或多个输出端口或单元430，其耦接到发射器(Tx)432，用于将信号和帧/数据传输到其他网络组件。网络单元400的组件可以如图4所示进行布置。
图5所示为典型的通用网络组件，它可以对应于一个网络组件或者可以为其一部分，例如，服务器、交换机、路由器或任何其他网络节点。网络组件包括处理器502(可以称为中央处理器单元或CPU)，该处理器与包含以下项的存储装置进行通信：辅助存储器504、只读存储器(ROM)506、随机存取存储器(RAM)508、输入/输出(I/O)装置510以及网络连接装置512。通用网络组件还可以在处理器502和/或该通用网络组件中的任何其他组件处包括在10GBASE-KR 802.3ap中定义的背板SerDes系统，例如全双工背板SerDes系统200。
处理器502可以作为一个或多个CPU芯片实施，或者可以为一个或多个ASIC的一部分。辅助存储器504通常由一个或多个磁盘驱动器或磁带驱动器组成，并且用于数据的非易失性存储，并且，如果RAM 508的大小不足以保存所有工作数据，那么辅助存储器504还用作溢流数据存储装置。辅助存储器504可以用于存储程序，当选择执行这些程序时，所述程序将加载到RAM 508中。ROM 506用于存储在程序执行期间读取的指令以及可能的数据。ROM506是非易失性存储装置，其存储容量相对于辅助存储器504的较大存储容量而言通常较小。RAM 508用于存储易失性数据，并且还可能用于存储指令。对ROM 506和RAM 508两者的存取通常比对辅助存储器504的存取快。
揭示至少一个实施例，且所属领域的一般技术人员对所述实施例和/或所述实施例的特征的变化、组合和/或修改属于本发明的范围。因组合、整合和/或省略所述实施例的特征而产生的替代实施例也在本发明的范围内。在明确陈述数值范围或限制的情况下，应将此类表达范围或限制理解为包含属于明确陈述的范围或限制内的相同量值的重复范围或限制(例如，从约1到约10包含2、3、4等；大于0.10包含0.11、0.12、0.13等)。举例来说，每当揭示具有下限Rl和上限Ru的数值范围时，具体是揭示属于所述范围的任何数字。具体而言，特别揭示所述范围内的以下数字：R＝Rl+k*(Ru-Rl)，其中k为从1％到100％范围内以1％递增的变量，即，k为1％、2％、3％、4％、7％、……、70％、71％、72％、……、97％、96％、97％、98％、99％或100％。此外，还具体揭示由如上文所定义的两个R数字定义的任何数值范围。The use of the term about means±10％of the subsequent number,unlessotherwise stated.关于权利要求的任一元素使用术语“任选地”意味着所述元素是需要的，或者所述元素是不需要的，两种替代方案均在所述权利要求的范围内。使用例如包括、包含和具有等较广术语应被理解为提供对例如由……组成、基本上由……组成以及大体上由……组成等较窄术语的支持。因此，保护范围不受上文所陈述的描述限制，而是由所附权利要求书界定，所述范围包含所附权利要求书的标的物的所有均等物。每一和每个权利要求作为进一步揭示内容并入说明书中，且所附权利要求书是本发明的实施例。所述揭示内容中的参考文献的论述并不是承认其为现有技术，尤其是具有在本申请案的在先申请优先权日期之后的公开日期的任何参考文献。本发明中所引用的所有专利、专利申请案和公开案的揭示内容特此以引用的方式并入本文中，其提供补充本发明的示范性、程序性或其它细节。
虽然本发明中已提供若干实施例，但应理解，在不脱离本发明的精神或范围的前提下，所揭示的系统和方法可以许多其它特定形式来体现。本发明的实例应被视为说明性的而非限制性的，且本发明不限于本文所给出的细节。举例来说，各种元件或组件可以在另一系统中组合或整合，或某些特征可以省略或不实施。
另外，在不脱离本发明的范围的前提下，各种实施例中描述和说明为离散或单独的技术、系统、子系统和方法可与其它系统、模块、技术或方法组合或整合。展示或论述为彼此耦合或直接耦合或通信的其它项目也可以电方式、机械方式或其它方式通过某一接口、装置或中间组件间接地耦合或通信。改变、替代和更改的其它实例可由所属领域的技术人员确定，且可在不脱离本文所揭示的精神和范围的前提下作出。

Claims (16)

1.一种用于背板串行器/并行器(SerDes)系统的集成电路(IC)，其包括：
第一发射器，其用于以某一数据速率将第一数据发送到第二IC中的第二接收器；
第一接收器，其用于从所述第二IC中的第二发射器以所述数据速率接收第二数据；
其中第一链路和第二链路二者中的每条链路耦接到所述第一发射器、所述第一接收器、所述第二发射器和所述第二接收器，并且
其中所述第一链路与所述第二链路组合后用于以所述数据速率将所述第一数据从所述第一发射器传送到所述第二接收器以及将所述第二数据从所述第二发射器传送到所述第一接收器；
所述IC和所述第二IC之间使用全双工传输方案进行数据传输，所述第一数据与所述第二数据使用两位脉冲幅度调制(PAM-4)进行调制，保持所述第一链路和所述第二链路的数据吞吐量不变，从而减少所述第一链路和所述第二链路的数据速率。
2.根据权利要求1所述的IC，其进一步包括：
第三发射器，其用于以所述数据速率将第三数据发送到所述第二IC中的第四接收器以及接收所述第三数据；
第三接收器，其用于从所述第二IC中的第四发射器以所述数据速率接收第四数据；
耦接到所述第三发射器和所述第三接收器的第三链路，其用于耦接到所述第四发射器和所述第四接收器；以及
耦接到所述第三发射器和所述第三接收器的第四链路，其用于耦接到所述第四发射器和所述第四接收器，
其中所述第三链路与所述第四链路各用于以所述数据速率将所述第三数据从所述第三发射器传送到所述第四接收器以及将所述第四数据从所述第四发射器传送到所述第三接收器。
3.根据权利要求2所述的IC，其中所述第一链路、所述第二链路、所述第三链路和所述第四链路在所述IC与所述第二IC之间各具有40英寸的长度。
4.根据权利要求2所述的IC，其中所述第三数据和所述第四数据使用2位脉冲幅度调制(PAM-4)进行调制。
5.根据权利要求1所述的IC，其中所述背板SerDes系统为在电气电子工程师协会(IEEE)10GBASE-KR 802.3ap标准中定义的40英寸的多通道背板系统。
6.根据权利要求1所述的IC，其中所述背板SerDes系统具有为四分贝(dB)的误码率(BER)余量要求。
7.根据权利要求1所述的IC，其中所述第一链路与所述第二链路中的所述数据速率等于6千兆位每秒(Gbps)、10Gbps、12.5Gbps、20Gbps或25Gbps。
8.根据权利要求1所述的IC，其中所述IC和所述第二IC为SerDes专用集成电路(ASIC)。
9.一种用于背板串行器/并行器(SerDes)的系统，其包括：
包括第一发射器和第一接收器的第一集成电路(IC)；以及
包括第二发射器和第二接收器的第二IC，
其中所述第一发射器耦接到第一链路和第二链路二者中的每条链路，并且所述第一发射器用于在所述第一链路与所述第二链路均支持的第一信道上以某一数据速率传输第一数据，
其中所述第二接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二接收器用于在所述第一信道上接收所述第一数据，
其中所述第二发射器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第二发射器用于在所述第一链路与所述第二链路均支持的第二信道上以所述数据速率传输第二数据，
其中所述第一接收器也耦接到所述第一链路与所述第二链路二者中的每条链路，并且所述第一接收器用于在所述第二信道上接收所述第二数据，并且
其中，所述第一数据与所述第二数据使用全双工传输方案进行传输以及接收，所述第一数据与所述第二数据使用两位脉冲幅度调制(PAM-4)在所述第一链路与所述第二链路上进行传输，保持所述第一链路和所述第二链路的数据吞吐量不变，从而减少所述第一链路和所述第二链路的数据速率。
10.根据权利要求9所述的系统，其中所述第一链路与所述第二链路各具有40英寸的长度。
11.根据权利要求9所述的系统，其中所述第一数据在所述第一信道上传输，同时所述第二数据在所述第二信道上传输。
12.根据权利要求9所述的系统，其中PAM-4增大了数据吞吐率，其方法是相比于使用一位脉冲幅度调制(PAM-2)，PAM-4将每个符号的发送出的位数目增多了2倍。
13.根据权利要求9所述的系统，其中所述第一数据与所述第二数据使用PAM-4且以远低于所述第一链路与所述第二链路上的许可数据速率的数据速率进行传输，由此在保持所述第一链路和所述第二链路的数据吞吐量不变的情况下，减少了数据误码率(BER)。
14.一种由网络组件中背板串行器/并行器(SerDes)系统来实施的方法，其包括：
使用两位脉冲幅度调制(PAM-4)在全双工传输的第一信道中传输一个或多个第一符号，所述第一信道是指从第一线路板上的第一收发器经由耦接到所述第一收发器和第二收发器的一对连接器到第二线路板处的所述第二收发器，保持所述第一信道的吞吐量不变，从而减少所述第一信道的数据速率；以及
在所述全双工传输的第二信道中对使用PAM-4传输的一个或多个第二符号进行接收，所述第二信道是指从所述第二收发器经由同一对连接器到所述第一收发器，保持所述第二信道的吞吐量不变，从而减少所述第二信道的数据速率。
15.根据权利要求14所述的方法，其中所述一个或多个第一符号和所述一个或多个第二符号以至少10千兆位每秒(Gbps)进行传输，并且其中所述连接器为双绞线。
16.根据权利要求14所述的方法，其中所述对连接器是包括第一链路与第二链路的差分对连接器，所述第一链路与所述第二链路各耦接到所述第一收发器和所述第二收发器，且均支持所述第一信道与所述第二信道二者中每条信道上的相互相反方向中的传输。
CN201280030737.7A 2011-06-23 2012-06-25 用于高速背板系统的全双工传输方法 Active CN103621004B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161500471P 2011-06-23 2011-06-23
US61/500,471 2011-06-23
US13/525,544 2012-06-18
US13/525,544 US9065644B2 (en) 2011-06-23 2012-06-18 Full duplex transmission method for high speed backplane system
PCT/CN2012/077424 WO2012175050A1 (en) 2011-06-23 2012-06-25 Full duplex transmission method for high speed backplane system

Publications (2)

Publication Number Publication Date
CN103621004A CN103621004A (zh) 2014-03-05
CN103621004B true CN103621004B (zh) 2016-12-14

Family

ID=47361775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280030737.7A Active CN103621004B (zh) 2011-06-23 2012-06-25 用于高速背板系统的全双工传输方法

Country Status (3)

Country Link
US (4) US9065644B2 (zh)
CN (1) CN103621004B (zh)
WO (1) WO2012175050A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9065644B2 (en) 2011-06-23 2015-06-23 Futurewei Technologies, Inc. Full duplex transmission method for high speed backplane system
US9363039B1 (en) * 2012-11-07 2016-06-07 Aquantia Corp. Flexible data transmission scheme adaptive to communication channel quality
US9647859B2 (en) * 2013-02-22 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for link training of a backplane physical layer device operating in simplex mode
US9673861B2 (en) * 2014-07-14 2017-06-06 Oy L M Ericsson Ab Cancelling crosstalk
US9722722B2 (en) * 2014-09-19 2017-08-01 Neophotonics Corporation Dense wavelength division multiplexing and single-wavelength transmission systems
US9515785B2 (en) * 2014-12-11 2016-12-06 Huawei Technologies Co., Ltd. System and method for detecting loss of signal
US10572416B1 (en) 2016-03-28 2020-02-25 Aquantia Corporation Efficient signaling scheme for high-speed ultra short reach interfaces
US20170317779A1 (en) * 2016-04-28 2017-11-02 Futurewei Technologies, Inc. Channel Bonding in Multiple-Wavelength Passive Optical Networks (PONs)
US9917663B2 (en) 2016-08-09 2018-03-13 Futurewei Technologies, Inc. Apparatus, system, and method for configuring a serializer/deserializer based on evaluation of a probe signal
US10135548B2 (en) 2016-08-09 2018-11-20 Futurewei Technologies, Inc. System, apparatus, and method for at least mitigating a signal reflection
US10056887B2 (en) 2016-09-08 2018-08-21 Futurewei Technologies, Inc. Apparatus and method for controlling a delay circuit
US9900121B1 (en) 2016-09-08 2018-02-20 Futurewei Technologies, Inc. Apparatus, system, and method for reducing a number of intersymbol interference components to be suppressed
CN108270698B (zh) * 2016-12-30 2021-12-14 中兴通讯股份有限公司 基于crossbar非正交架构的交换机背板互联装置及方法
CN111384609B (zh) * 2018-12-28 2022-08-02 中兴通讯股份有限公司 芯片与背板连接器互连装置
US11855056B1 (en) 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
JP2023553633A (ja) * 2020-12-11 2023-12-25 マーベル アジア ピーティーイー、リミテッド 非対称なアップリンクおよびダウンリンク通信速度を用いてクロストークを低減するネットワーク
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466316A (zh) * 2002-06-07 2004-01-07 深圳市中兴通讯股份有限公司 一种实现背板大容量高速交换的压解缩方法
CN101669305A (zh) * 2007-02-28 2010-03-10 菲尼萨公司 在光电器件中使用的多模式集成电路
US7756197B1 (en) * 2003-11-26 2010-07-13 Pmc-Sierra, Inc. Built in self test (BIST) for high-speed serial transceivers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639910A (en) 1984-12-14 1987-01-27 Itt Corporation Apparatus for establishing communication paths
US6807228B2 (en) * 1998-11-13 2004-10-19 Broadcom Corporation Dynamic regulation of power consumption of a high-speed communication system
US6718493B1 (en) * 2001-05-17 2004-04-06 3Com Corporation Method and apparatus for selection of ARQ parameters and estimation of improved communications
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7620116B2 (en) * 2003-02-28 2009-11-17 Rambus Inc. Technique for determining an optimal transition-limiting code for use in a multi-level signaling system
US20050100083A1 (en) * 2003-10-16 2005-05-12 Hiroshi Takatori Full duplex transmission method
US8588254B2 (en) * 2007-12-17 2013-11-19 Broadcom Corporation Method and system for energy efficient signaling for 100mbps Ethernet using a subset technique
US8185761B2 (en) * 2008-01-21 2012-05-22 Broadcom Corporation “Subset PHY” approach for reducing power consumption during periods of low link utilization
US8386887B2 (en) * 2010-09-24 2013-02-26 Texas Memory Systems, Inc. High-speed memory system
US9065644B2 (en) 2011-06-23 2015-06-23 Futurewei Technologies, Inc. Full duplex transmission method for high speed backplane system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466316A (zh) * 2002-06-07 2004-01-07 深圳市中兴通讯股份有限公司 一种实现背板大容量高速交换的压解缩方法
US7756197B1 (en) * 2003-11-26 2010-07-13 Pmc-Sierra, Inc. Built in self test (BIST) for high-speed serial transceivers
CN101669305A (zh) * 2007-02-28 2010-03-10 菲尼萨公司 在光电器件中使用的多模式集成电路

Also Published As

Publication number Publication date
US9065644B2 (en) 2015-06-23
US9960899B2 (en) 2018-05-01
US20170207901A1 (en) 2017-07-20
US9641311B2 (en) 2017-05-02
CN103621004A (zh) 2014-03-05
US10374782B2 (en) 2019-08-06
US20150249532A1 (en) 2015-09-03
WO2012175050A1 (en) 2012-12-27
US20120327818A1 (en) 2012-12-27
US20160241379A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
CN103621004B (zh) 用于高速背板系统的全双工传输方法
US9338040B2 (en) Use of multi-level modulation signaling for short reach data communications
US8767806B2 (en) CXP to QSFP+ module form factor adapter
US7599431B1 (en) Combined decision feedback equalization and linear equalization
US8175172B2 (en) High speed digital galvanic isolator with integrated low-voltage differential signal interface
US7529275B2 (en) Data transfer protocol for 6.25 GBPs Serializer/Deserializer (SERDES)
WO2005117325A2 (en) Crosstalk minimization in serial link systems
Toyoda et al. 100GbE PHY and MAC layer implementations
CN110868228A (zh) 重定时器数据通信设备
US9525639B2 (en) 2.5 GBPS/5GBPS ethernet communications over a full duplex communication channel
CN102057626B (zh) 动态比特加载
KR101820826B1 (ko) 복수의 통신 채널들 사이의 직렬 통신 포트를 공유하기 위한 시스템들 및 방법들
DE102018005553B4 (de) Hochgeschwindigkeitslösungen für Kopplungsverbindungen mit Unterstützung für zeitkontinuierliche Rückkanalkommunikation
US20130136161A1 (en) Transmitter control in communication systems
CN104737521A (zh) 物理层信道绑定的协调
DE102018010503B4 (de) Hochgeschwindigkeitslösungen für kopplungsverbindungen mit unterstützung für zeitkontinuierliche, bandinterne rückkanalkommunikation und proprietäre merkmale
CN106953825A (zh) 基于加权分数傅立叶变换的多用户多址通信发射和接收方法
US7426235B1 (en) Method of adaptive equalization for high-speed NRZ and multi-level signal data communications
CN112291077A (zh) 改善传输速率的方法、装置、处理器、网络设备和系统
CN106797357A (zh) 高速串行信号的处理方法和装置
US20220149988A1 (en) Method for Adjusting Transmission Rate, Processor, Network Device, and Network System
WO2023000128A1 (zh) 一种光电模块、通信方法及相关设备
US20050169300A1 (en) Apparatus and related method for serially implementing data transmission
CN114374124A (zh) 双向信号传输连接线
US7187202B1 (en) Circuit for reducing programmable logic pin counts for large scale logic

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant