CN103618293A - 三电平电路短路保护方法、装置及三电平电路 - Google Patents

Abstract

本申请实施例公开了一种三电平电路短路保护方法、装置及三电平电路，该方法包括：检测短路信号；判断是否检测到内管Q2或内管Q3的短路信号；当检测内管Q2或内管Q3的短路信号时，控制内管Q2和内管Q3进行软关断；控制外管Q1和外管Q4进行软关断或硬关断，所述内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延。该方法可以控制内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延，使得外管可以先于内管关断，从而无论是内管短路或者出现短路误触发，都能实现外管接近同步或领先内管先关的逻辑，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

Description

三电平电路短路保护方法、装置及三电平电路

技术领域

本申请涉及电路技术领域，特别是涉及一种三电平电路短路保护方法、装置及三电平电路。

背景技术

I型三电平功率模块发生直通型短路时，概率较大的是发生三只IGBT（InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管）处于串联短路状态。如图1所示的A环，其中，Q1、Q2和Q3直通短路，或者，如图2所示的B环，其中，Q2、Q3和外管Q4直通短路，并且各环短路电流如图中箭头所示意。

针对I型三电平功率模块的短路情况，现有技术通常主要是只针对外管进行保护，如图1和图2所指，只针对图中的Q1，Q4进行短路侦测，由于模块间的差异以及控制回路复杂多样，短路时各管VCE分压并不一定均压，单纯的只做外管短路保护，有可能无法取得想要短路保护效果，尤其是采用电阻侦测VCE电压实现短路保护的情况。另外，虽然可以对内外管均进行保护，但在对内管进行短路保护，基于I型三电平逻辑的特殊性，外管通常需要先于内管关断，会出现由于内管先关带来的内管可能发生超压的逻辑风险。

发明内容

本申请中提供了一种三电平电路短路保护方法、装置及三电平电路，以解决现有技术中的短路保护可靠性差问题。

为了解决上述技术问题，本申请公开了如下技术方案：

一方面，本申请提供了一种三电平电路短路保护方法，所述三电平电路中包含有第一外管、第一内管、第二内管和第二外管，所述方法包括：检测短路信号；判断是否检测到所述第一内管或所述第二内管的短路信号；当检测所述第一内管或所述第二内管的短路信号时，控制所述第一内管和所述第二内管进行软关断；控制所述第一外管和所述第二外管进行软关断或硬关断，所述第一内管、第二内管的关断时延都大于或等于所述第一外管、第二外管的关断时延。

结合第一方面，在第一方面第一种可能的实现方式中，控制第一外管和第二外管进行软关断或硬关断，包括：生成原边故障信号；将所述原边故障信号分别向设置在所述第一外管与微控制单元MCU之间、所述第二外管与MCU之间的控制开关发送，所述原边故障信号用于控制所述控制开关断开；所述原边故障信号发送到设置在所述第一外管与MCU之间的控制开关的时延和设置在所述第二外管与MCU之间的控制开关的时延为零，或者，都小于等于所述第一内管、第二内管进行软关断的时延。

结合第一方面，在第一方面第二种可能的实现方式中，还包括：判断是否检测到所述第一外管或所述第二外管的短路信号；当检测内第一外管、第一内管、第二内管或第二外管任意一个的短路信号时，控制所述第一外管、第一内管、第二内管和第二外管进行硬关断。

结合第一方面第二种可能的实现方式，在第一方面第三种可能的实现方式中，控制第一外管、第一内管、第二内管和第二外管直接关断，包括：生成原边故障信号；分别向设置在所述第一外管与MCU之间、所述第一内管与MCU之间、所述第二内管与MCU之间、所述第二外管与MCU之间的控制开关发送所述原边故障信号，所述原边故障信号用于控制所述控制开关断开。

第二方面，本申请还提供了一种三电平电路短路保护方法，所述三电平电路中包含有第一外管、第一内管、第二内管和第二外管，包括：检测短路信号；判断是否检测到所述第一外管、第一内管、第二内管或第二外管的短路信号；当检测所述第一内管或第二内管的短路信号时，生成原边故障信号；分别向设置在所述第一外管与MCU之间、所述第一内管与MCU之间、所述第二内管与MCU之间、所述第二外管与MCU之间的控制开关发送所述原边故障信号，所述原边故障信号用于控制所述控制开关断开。

第三方面，本申请还提供了一种三电平电路短路保护装置，用于对三电平电路中的第一外管、第一内管、第二内管和第二外管进行短路保护，所述三电平电路受微控制单元MCU的原边驱动信号工作，所述装置包括：第一控制开关、第四控制开关、第二短路检测电路、第三短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，所述第二短路检测电路与所述第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与所述第二内管相连接，检测所述第二内管的短路信号；所述第一控制开关、第四控制开关分别与MCU的不同管脚相连接；所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间；所述第二隔离驱动电路串联在所述MCU与第一内管之间，用于根据所述第一内管的短路信号控制所述第一内管进行软关断；所述第三隔离驱动电路串联在所述MCU与第二内管之间，用于根据所述第二内管的短路信号控制所述第二内管进行软关断；所述第四隔离驱动电路串联在所述第四控制开关与第二外管之间；所述逻辑或电路的输入端与第二隔离驱动电路、第三隔离驱动电路相连接，输出端与所述第一控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第二隔离驱动电路或第三隔离驱动电路生成的原边故障信号控制所述第一控制开关和第四控制开关断开；所述第一内管、第二内管的关断延时大于或等于所述原边故障信号发生到所述第一控制开关、第四控制开关的时延。

结合第三方面，在第三方面第一种可能的实现方式中，所述第二隔离驱动电路包括：第二隔离驱动电路和第二延时电路，所述第二隔离驱动电路用于根据所述第一内管的短路信号生成关断信号，所述第二延时电路用于根据所述关断信号控制所述第一内管进行软关断；所述第三隔离驱动电路包括：第三隔离驱动电路和第三延时电路，所述第三隔离驱动电路和延时电路，所述第三隔离驱动电路用于根据所述第二内管的短路信号生成关断信号，所述第三延时电路用于根据所述关断信号控制所述第二内管进行软关断。

结合第三方面或第三方面第一种可能的实现方式，在第三方面第二种可能的实现方式中，还包括：第一短路检测电路、第四检测短路电路、第二控制开关和第三控制开关，其中，所述第一短路检测电路与第一外管相连接，检测所述第一外管的短路信号；所述第四短路检测电路与第二外管相连接，检测所述第二外管的短路信号；所述第一控制开关、第二控制开关、第三控制开关和第四控制开关分别与MCU的不同管脚相连接；所述第二控制开关串联在所述第二隔离驱动电路与MCU之间；所述第三控制开关串联在所述第三隔离驱动电路与MCU之间；所述第一隔离驱动电路根据所述第一外管的短路信号生成原边故障信号，所述第四隔离驱动电路根据所述第二外管的短路信号生成原边故障信号，所述逻辑或电路的输入端与所述第一隔离驱动电路、第四隔离驱动电路相连接，输出端与所述第二控制开关、第三控制开关相连接，所述逻辑或电路根据所述第一隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

第四方面，本申请还提供了一种三电平电路短路保护装置，用于对三电平电路中的第一外管、第一内管、第二内管和第二外管进行短路保护，所述三电平电路受微控制单元MCU的原边驱动信号工作，

所述装置包括：第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一短路检测电路、第二短路检测电路、第三短路检测电路、第四短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，所述第一控制开关、第二控制开关、第三控制开关、第四控制开关分别与MCU的不同管脚相连接；所述第一短路检测电路与第一外管相连接，检测所述第一外管的短路信号；所述第二短路检测电路与所述第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与所述第二内管相连接，检测所述第二内管的短路信号；所述第四短路检测电路与第二外管相连接，检测第二外管的短路信号；所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间，用于根据所述第一外管的短路信号生成原边故障信号；所述第二隔离驱动电路串联在所述第二控制开关与第一内管之间，用于根据所述第一内管的短路信号生成原边故障信号；所述第三隔离驱动电路串联在所述第三控制开关与第二内管之间，用于根据所述第二内管的短路信号生成原边故障信号；所述第四隔离驱动电路串联在所述第四控制开关与第一外管之间，用于根据所述第一外管的短路信号生成原边故障信号；所述逻辑或电路的输入端与第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路和第四隔离驱动电路相连接，输出端与所述第一控制开关、第二控制开关、第三控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

第五方面，本申请还提供了一种三电平电路，包括：微控制单元MCU、三电平电路短路保护装置、第一外管、第二外管、第一内管和第二内管，其中，所述三电平短路保护装置分别与MCU的不同管脚相连接，所述第一外管、第二外管、第一内管和第二内管分别与三电平短路保护装置相连接；所述MCU生成原边驱动信号，所述三电平短路保护装置根据所述原边驱动信号控制第一外管、第二外管、第一内管和第二内管工作；所述三电平电路短路保护装置包括第一控制开关、第四控制开关、第二短路检测电路、第三短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，所述第二短路检测电路与第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与第二内管相连接，检测所述第二内管的短路信号；所述第一控制开关、第四控制开关分别与MCU的不同管脚相连接；所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间；所述第二隔离驱动电路串联在所述MCU与第一内管之间，用于根据所述第一内管的短路信号控制所述第一内管进行软关断；所述第三隔离驱动电路串联在MCU与第二内管之间，用于根据所述第二内管的短路信号控制所述第二内管进行软关断；所述第四隔离驱动电路串联在所述第四控制开关与第二外管之间；所述逻辑或电路的输入端与第二隔离驱动电路、第三隔离驱动电路相连接，输出端与所述第一控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第二隔离驱动电路或第三隔离驱动电路生成的原边故障信号控制所述第一控制开关和第四控制开关断开；所述第一内管、第二内管的关断延时大于或等于所述原边故障信号发生到第一控制开关、第四控制开关的时延。

结合第五方面，在第五方面第二种可能的实现方式中，所述第二隔离驱动电路包括：第二隔离驱动电路和第二延时电路，所述第二隔离驱动电路用于根据所述第一内管的短路信号生成关断信号，所述第二延时电路用于根据所述关断信号控制所述第一内管进行软关断；所述第三隔离驱动电路包括：第三隔离驱动电路和第三延时电路，第三隔离驱动电路和延时电路，所述第三隔离驱动电路用于根据所述第二内管的短路信号生成关断信号，所述第三延时电路用于根据所述关断信号控制所述第二内管进行软关断。

第六方面，本申请还提供了一种三电平电路，包括：微控制单元MCU、三电平电路短路保护装置、第一外管、第二外管、第一内管和第二内管，其中，所述三电平短路保护装置分别与MCU的不同管脚相连接，所述第一外管、第二外管、第一内管和第二内管分别与三电平短路保护装置相连接；所述MCU生成原边驱动信号，所述三电平短路保护装置根据所述原边驱动信号控制第一外管、第二外管、第一内管和第二内管工作；所述三电平电路短路保护装置包括第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一短路检测电路、第二短路检测电路、第三短路检测电路、第四短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，所述第一控制开关、第二控制开关、第三控制开关、第四控制开关分别与MCU的不同管脚相连接；所述第一短路检测电路与第一外管相连接，检测第一外管的短路信号；所述第二短路检测电路与第一内管相连接，检测第一内管的短路信号；所述第三短路检测电路与第二内管相连接，检测第二内管的短路信号；所述第四短路检测电路与第二外管相连接，检测第二外管的短路信号；所述第一隔离驱动电路串联在第一控制开关与第一外管之间，用于根据第一外管的短路信号生成原边故障信号；所述第二隔离驱动电路串联在第二控制开关与第一内管之间，用于根据第一内管的短路信号生成原边故障信号；所述第三隔离驱动电路串联在第三控制开关与第二内管之间，用于根据第二内管的短路信号生成原边故障信号；所述第四隔离驱动电路串联在第四控制开关与第一外管之间，用于根据第一外管的短路信号生成原边故障信号；所述逻辑或电路的输入端与第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路和第四隔离驱动电路相连接，输出端与所述第一控制开关、第二控制开关、第三控制开关、第四控制开关相连接，所述逻辑或电路用于根据第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

由上技术方案可见，本申请提供的该三电平电路短路保护方法，当检测到第一内管或第二内管的短路信号时，可以对内管和外管分别进行关断控制，并且对于第一内管和第二内管进行软关断，而对于第一外管、第二外管则直接硬关断或同样进行软关断，但无论哪种方式第一内管、第二内管的关断时延都大于或等于第一外管、第二外管的关断时延，保证外管可以先于内管关断，所以当内管短路或者出现短路误触发，都能实现外管接近同步或领先内管先关的逻辑，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种三电平电路的结构示意图；

图2为本申请实施例提供的另一种三电平电路的结构示意图；

图3为本申请实施例提供的一种三电平电路短路保护方法的流程示意图；

图4为本申请实施例提供的步骤S104的流程示意图；

图5为本申请实施例提供的另一种三电平电路短路保护方法的流程示意图；

图6为本申请实施例提供的又一种三电平电路短路保护方法的流程示意图；

图7为本申请实施例还提供了一种三电平电路短路保护装置的结构示意图；

图8为本申请实施例提供的该三电平电路短路保护装置使用时内外管IGBT的关断时序对比图；

图9为本申请实施例还提供了另一种三电平电路短路保护装置的结构示意图。

具体实施方式

本申请如下实施例提供了一种三电平电路短路保护方法、装置及三电平电路，该方法在处理I型三电平电路出现短路故障时，对于任意一个内管出现的短路故障，都可以控制外管的关断时间接近于同步或早于内管的关断时间，有效地避免内管先行关断导致内管超压的逻辑风险。

为了使本技术领域的人员更好地理解本申请实施例中的技术方案，并使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请实施例中技术方案作进一步详细的说明。

一个实施例：

参见图3所示，为本申请实施例提供的一种三电平电路短路保护方法的流程示意图。该方法可以包括以下步骤：

S101：检测短路信号。

以图7所示的三电平电路为例，图中，在I型三电平电路中包含有四个IGBT，分别为：外管Q1、内管Q2、内管Q3和外管Q4。在本申请实施例中，外管Q1为第一外管，外管Q4为第二外管，内管Q2为第一内管，内管Q3为第二内管。

在检测短路信号时，可以在内管Q2和内管Q3上分别设置有短路检测电路，当然也可以在外管Q1、内管Q2、内管Q3和外管Q4中每一个上设置有短路检测电路，分别检测外管Q1、内管Q2、内管Q3和外管Q4的短路信号。

S102：判断是否检测到内管Q2或内管Q3的短路信号。

当检测到内管Q2和内管Q3中任意一个的短路信号时进行S103或S104，否则，结束。

S103：控制内管Q2和内管Q3进行软关断。

软关断是指在生成用于控制关断的信号后，延迟预设时间再执行关断。在本本申请实施例中，可以采用带有软关断功能的隔离驱动芯片来实现软关断，也可以采用其它短时间内使关断变慢的延时电路来实现软关断。

S104：控制外管Q1和外管Q4进行软关断或硬关断。

硬关断是指在生成用于控制关断的信号后，不进行延迟，直接进行关断。

在本申请实施例中，如图4所示，该步骤可以包括：

S1041：生成原边故障信号。

S1042：将所述原边故障信号分别向设置在外管Q1与MCU（Micro Control Unit,微控制单元)之间、外管Q4与MCU之间的控制开关发送。

原边故障信号的作用是控制控制开关断开。MCU用于向外管Q1、内管Q2、内管Q3和外管Q4发送原边驱动信号，驱动外管Q1、内管Q2、内管Q3和外管Q4进行工作。如图7所示为本申请实施例提供的一种三电平电路保护电路的结构示意图。图中，在外管Q1与MCU之间设置有第一控制开关，并在外管Q4与MCU之间都设置有第二控制开关，第一控制开关和第二控制开关的作用是用于控制原边驱动信号通断。

为了保证外管Q1和外管Q4先于内管Q2和内管Q3关断，所以要求内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延。在本申请实施例中，原边故障信号发送到设置在所述外管Q1与MCU之间的控制开关的时延和设置在所述外管Q4与MCU之间的控制开关的时延可以为零，也可以都小于等于所述内管Q2、内管Q3进行软关断的时延。

本申请实施例提供的该三电平电路短路保护方法，当检测到内管Q2或内管Q3的短路信号时，可以对内管和外管分别进行关断控制，并且对于内管Q2和内管Q3进行软关断，而对于外管Q1、外管Q4则直接硬关断或同样进行软关断，但无论哪种方式内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延，保证外管可以先于内管关断，所以当内管短路或者出现短路误触发，都能实现外管接近同步或领先内管先关的逻辑，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

另一个实施例：

参见图5所示，为本申请另一种三电平电路短路保护方法的流程示意图，在实施一的基础上，该方法可以包括以下步骤：

S201：检测短路信号。

S202：判断是否检测到外管Q1或外管Q4的短路信号。

当检测到外管Q1或外管Q4的短路信号时，进行S203，否则，结束。

S203：控制外管Q1、内管Q2、内管Q3和外管Q4硬关断。

参见图9所示，在本申请实施例中，可以通过设置在每个IGBT与MCU之间的控制开关，来分别对外管Q1、内管Q2、内管Q3和外管Q4进行硬关断。类似步骤可以参见图4中关于第一控制开关和第四控制开关的描述。

本申请实施例提供的该三电平电路短路保护方法，在实现内管短路时保证对外管可以先于内管关断的同时，还可以对外管出现的短路故障进行相应保护，提高三电平电路短路保护的可靠性。

又一个实施例：

参见图6所示，为本申请又一种三电平电路短路保护方法的流程示意图，该方法可以包括以下步骤：

S301：检测短路信号。

S302：判断是否检测到内管Q2或内管Q3的短路信号。

当检测内内管Q2或内管Q3中任意一个的短路信号时，进行S303，否则，结束。

S303：生成原边故障信号。

S304：分别向在外管Q1与MCU之间、内管Q2与MCU之间、内管Q3与MCU之间、外管Q4与MCU之间的控制开关发送所述原边故障信号。

本申请实施例中，原边故障信号用于控制所述控制开关断开。

本申请实施例提供的该三电平电路短路保护方法，在每个IGBT与MCU之间都设置有控制开关，并且当内管出现短路故障时，控制所有IGBT与MCU之间的控制开关断开，进而将外管Q1、内管Q2、内管Q3和外管Q4关断。这种采用硬件关断的方式与现有的采用MCU或其他控制器利用中断去关断外管相比，由于中断存在不必要的中转和逻辑判断延迟，并且控制器通常设置在每个IGBT连接的隔离驱动电路较远的距离，信号长距离传输，还会存在较大的延时，而本申请实施例提供的控制开关可以设置在距离每个IGBT连接的隔离驱动电路近的位置，所以该方法可以大大减少外管和内管关断时的延时，使得外管和内管的关断接近同时，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

通过以上的方法实施例的描述，所属领域的技术人员可以清楚地了解到本申请可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例方法的全部或部分步骤。而前述的存储介质包括：只读存储器（ROM）、随机存取存储器（RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

又一个实施例：

图7为本申请实施例还提供了一种三电平电路短路保护装置的结构示意图。

如图7所示，图中10为MCU，三电平电路中的四个IGBT分别为外管Q1、内管Q2、内管Q3和外管Q4，该三电平电路短路保护装置包括：第一控制开关21、第四控制开关24、第二短路检测电路42、第三短路检测电路43、第一隔离驱动电路31、第二隔离驱动电路32、第三隔离驱动电路33、第四隔离驱动电路34和逻辑或电路50。

MCU产生驱动各个IGBT的驱动信号，用于驱动各个IGBT工作。

在每个IGBT与MCU之间都设置有一个控制开关和一个隔离驱动电路，如图7所示，第一控制开关21、第四控制开关24分别与MCU10的不同管脚相连接，第二短路检测电路42与内管Q2相连接，检测内管Q2的短路信号；第三短路检测电路43与内管Q3相连接，检测内管Q3的短路信号。

第一隔离驱动电路31串联在第一控制开关21与外管Q1之间；第二隔离驱动电路32串联在MCU10与内管Q2之间，用于根据内管Q2的短路信号控制内管Q2进行软关断；第三隔离驱动电路33串联在MCU10与内管Q3之间，用于根据内管Q3的短路信号控制内管Q3进行软关断；第四隔离驱动电路34串联在第四控制开关24与外管Q4之间。

在本申请实施例中，第二隔离驱动电路32和第三隔离驱动电路33可以分别采用带有软关断功能的隔离驱动电路，例如ACPL332J等，还可以采用普通隔离驱动电路加上能够在短路时使得内管Q2或内管Q3关断变慢的延时电路一起作用，例如：

第二隔离驱动电路可以包括：第二隔离驱动芯片和第二延时电路，第二隔离驱动芯片用于根据内管Q2的短路信号生成关断信号，第二延时电路用于根据关断信号控制内管Q2进行软关断；第三隔离驱动电路可以包括：第三隔离驱动芯片和第三延时电路，第三隔离驱动芯片用于根据内管Q3的短路信号生成关断信号，第三延时电路用于根据关断信号控制内管Q3进行软关断。此外，在本申请其它实施例中，第二隔离驱动电路也可以直接采用具有软关断功能的芯片。

逻辑或电路50的输入端与第二隔离驱动电路32、第三隔离驱动电路33相连接，输出端与第一控制开关21、第四控制开关24相连接，逻辑或电路50用于根据第二隔离驱动电路或第三隔离驱动电路生成的原边故障信号控制第一控制开关21和第四控制开关24断开，即无论内管Q2和内管Q3哪一个出现短路故障，逻辑或电路50都会控制第一控制开关21和第四控制开关24断开。

本申请实施例提供的该保护装置，检测内管Q2或内管Q3的短路信号，第二隔离驱动电路32或第三隔离驱动电路33检测到短路信号后，第二隔离驱动电路32或第三隔离驱动电路33不仅可以采用软关断的方式控制对应的内管关断（第二隔离驱动电路32与第三隔离驱动电路33之间可以进行通信），还可以产生原边故障信号并发送给逻辑或电路50，逻辑或电路50根据原边故障信号触发生成故障信号输出，变成控制第一控制开关21和第四控制开关24断开的使能信号。另外，第二隔离驱动电路32或第三隔离驱动电路33检测到短路信号后，还可以分别产生次边故障信号，并将次边故障信号发送给相应IGBT，进行关断。

内管Q2、内管Q3的关断延时大于或等于原边故障信号发生到第一控制开关、第四控制开关的时延。如图8所示，图中为本申请实施例提供的该三电平电路短路保护装置使用时内外管IGBT的关断时序对比图。图中T1为检测到内管短路信号到产生原边故障信号的延迟，T2为原边故障信号产生后传递到控制开关，并且驱动控制开关断开的延迟，可见，本申请实施例提供的该三电平电路短路保护装置，在对内管进行软关断时，通过内管隔离驱动电路向原边反馈短路信号去控制外管隔离驱动信号进行关断，此时时延为T1，如果无软关断，内管在这段T1时间内已经达到接近关断或关断状态，外管此时仍然处于开通状态。而通过配置内管进行软关断,从而实现内管延后关断，如图相对无软关的时延T1，采用软关断后的时延T2有明显的滞后，从而有充足的时间实现外管受到内管反馈短路信号关断驱动时，内管仍然处于开通状态，如图所示，在延时T2后，外管驱动电压甚至比内管还低，下降更快，从而实现外管与内管同时或外管提前内管先达到关断状态。

本申请实施例提供的该三电平电路短路保护装置，当检测到内管Q2或内管Q3的短路信号时，可以对内管和外管分别进行关断控制，并且对于内管Q2和内管Q3进行软关断，而对于外管Q1、外管Q4则直接硬关断或同样进行软关断，但内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延，保证外管可以先于内管关断，从而无论是内管短路或者出现短路误触发，都能实现外管接近同步或领先内管先关的逻辑，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

又一个实施例：

图9为本申请实施例还提供了另一种三电平电路短路保护装置的结构示意图。

如图9所示，在图7所示实施例的基础上，该三电平电路短路保护装置还可以包括：第一短路检测电路41、第四检测短路电路44、第二控制开关22和第三控制开关23。

第一短路检测电路41与外管Q1相连接，检测外管Q1的短路信号，第四短路检测电路44与外管Q4相连接，检测外管Q4的短路信号。

第二控制开关22和第三控制开关23分别与MCU10的不同管脚相连接，第二控制开关22串联在第二隔离驱动电路32与MCU10之间，第三控制开关23串联在第三隔离驱动电路33与MCU10之间。

第一隔离驱动电路31根据外管Q1的短路信号生成原边故障信号，第四隔离驱动电路34根据外管Q4的短路信号生成原边故障信号，逻辑或电路50的输入端与第一隔离驱动电路31、第四隔离驱动电路34相连接，输出端与第二控制开关22、第三控制开关23相连接，逻辑或电路50根据第一隔离驱动电路31或第四隔离驱动电路34生成的原边故障信号控制第一控制开关21、第二控制开关22、第三控制开关23和第四控制开关24断开。

本申请实施例提供的该三电平电路短路保护方法，在实现内管短路时保证对外管可以先于内管关断的同时，还可以对外管出现的短路故障进行相应保护，提高三电平电路短路保护的可靠性。

又一个实施例：

本申请实施例还提供了一种三电平电路短路保护装置，参见图9所示，该三电平电路短路保护装置中可以包括：第一控制开关21、第二控制开关22、第三控制开关23、第四控制开关24、第一短路检测电路41、第二短路检测电路42、第三短路检测电路43、第四短路检测电路44、第一隔离驱动电路32、第二隔离驱动电路32、第三隔离驱动电路33、第四隔离驱动电路34和逻辑或电路50。

与上一实施例不同的是，在本申请实施例中，逻辑或电路50根据第一隔离驱动电路31、第二隔离驱动电路33、第三隔离驱动电路33或第四隔离驱动电路34生成的原边故障信号控制所述第一控制开关21、第二控制开关22、第三控制开关23和第四控制开关断开24。在本申请实施例中，主要考虑的是内管Q2和内管Q3短路时的情况，所以，在图9中，逻辑或电路50与第一隔离驱动电路与第四隔离驱动电路之间用虚线来表示。

本申请实施例提供的该三电平电路短路保护装置，在每个IGBT与MCU之间都设置有控制开关，并且当内管出现短路故障时，控制所有IGBT与MCU之间的控制开关断开，进而将外管Q1、内管Q2、内管Q3和外管Q4关断。这种采用硬件关断的方式与现有的采用MCU或其他控制器利用中断去关断外管相比，由于中断存在不必要的中转和逻辑判断延迟，并且控制器通常设置在每个IGBT连接的隔离驱动电路较远的距离，信号长距离传输，还会存在较大的延时，而本申请实施例提供的控制开关可以设置在每个IGBT连接的隔离驱动电路近距离的位置，所以该方法可以大大减少外管和内管关断时的延时，使得外管和内管的关断接近同时，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

又一个实施例：

在上一实施例的基础上，本申请实施例还提供了一种三电平电路，可以包括：微控制单元MCU10、三电平电路短路保护装置、外管Q1、外管Q4、内管Q2和内管Q3，关于三电平电路短路保护装置详细描述可参见上述实施例中的记载，在此不再赘述。

该三电平电路采用硬件关断的方式可以大大减少外管和内管关断时的延时，使得外管和内管的关断接近同时，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

又一个实施例：

在本申请图7所示实施例的基础上，本申请实施例还提供了一种三电平电路，可以包括：微控制单元MCU10、如图7所示的三电平电路短路保护装置、外管Q1、外管Q4、内管Q2和内管Q3，关于三电平电路短路保护装置详细描述可参见上述图7所示实施例中的记载，在此不再赘述。

该三电平电路由于内管Q2、内管Q3的关断时延都大于或等于外管Q1、外管Q4的关断时延，保证外管可以先于内管关断，从而无论是内管短路或者出现短路误触发，都能实现外管接近同步或领先内管先关的逻辑，有效地避免内管先行关断导致内管超压的逻辑风险，增强三电平电路短路保护的可靠性。

可以理解的是，本申请可用于众多通用或专用的计算系统环境或配置中。例如：个人计算机、服务器计算机、手持设备或便携式设备、平板型设备、多处理器系统、基于微处理器的系统、置顶盒、可编程的消费电子设备、网络PC、小型计算机、大型计算机、包括以上任何系统或设备的分布式计算环境等等。

本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定任务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行任务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种三电平电路短路保护方法，其特征在于，所述三电平电路中包含有第一外管、第一内管、第二内管和第二外管，所述方法包括：

检测短路信号；

判断是否检测到所述第一内管或所述第二内管的短路信号；

当检测所述第一内管或所述第二内管的短路信号时，控制所述第一内管和所述第二内管进行软关断；

控制所述第一外管和所述第二外管进行软关断或硬关断，所述第一内管、第二内管的关断时延都大于或等于所述第一外管、第二外管的关断时延。

2.根据权利要求1所述的方法，其特征在于，控制第一外管和第二外管进行软关断或硬关断，包括：

生成原边故障信号；

将所述原边故障信号分别向设置在所述第一外管与微控制单元MCU之间、所述第二外管与MCU之间的控制开关发送，所述原边故障信号用于控制所述控制开关断开；

所述原边故障信号发送到设置在所述第一外管与MCU之间的控制开关的时延和设置在所述第二外管与MCU之间的控制开关的时延为零，或者，都小于等于所述第一内管、第二内管进行软关断的时延。

3.根据权利要求1所述的方法，其特征在于，还包括：

判断是否检测到所述第一外管或所述第二外管的短路信号；

当检测内第一外管和/或第二外管的短路信号时，控制所述第一外管、第一内管、第二内管和第二外管进行硬关断。

4.根据权利要求3所述的方法，其特征在于，控制第一外管、第一内管、第二内管和第二外管进行硬关断，包括：

生成原边故障信号；

分别向设置在所述第一外管与MCU之间、所述第一内管与MCU之间、所述第二内管与MCU之间、所述第二外管与MCU之间的控制开关发送所述原边故障信号，所述原边故障信号用于控制所述控制开关断开。

5.一种三电平电路短路保护方法，所述三电平电路中包含有第一外管、第一内管、第二内管和第二外管，其特征在于，包括：

检测短路信号；

判断是否检测到所述第一内管或第二内管的短路信号；

当检测所述第一内管或第二内管的短路信号时，生成原边故障信号；

分别向设置在所述第一外管与MCU之间、所述第一内管与MCU之间、所述第二内管与MCU之间、所述第二外管与MCU之间的控制开关发送所述原边故障信号，所述原边故障信号用于控制所述控制开关断开。

6.一种三电平电路短路保护装置，其特征在于，用于对三电平电路中的第一外管、第一内管、第二内管和第二外管进行短路保护，所述三电平电路受微控制单元MCU的原边驱动信号工作，所述装置包括：

第一控制开关、第四控制开关、第二短路检测电路、第三短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，

所述第二短路检测电路与所述第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与所述第二内管相连接，检测所述第二内管的短路信号；

所述第一控制开关、第四控制开关分别与MCU的不同管脚相连接；

所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间；所述第二隔离驱动电路串联在所述MCU与第一内管之间，用于根据所述第一内管的短路信号控制所述第一内管进行软关断；所述第三隔离驱动电路串联在所述MCU与第二内管之间，用于根据所述第二内管的短路信号控制所述第二内管进行软关断；所述第四隔离驱动电路串联在所述第四控制开关与第二外管之间；

所述逻辑或电路的输入端与第二隔离驱动电路、第三隔离驱动电路相连接，输出端与所述第一控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第二隔离驱动电路或第三隔离驱动电路生成的原边故障信号控制所述第一控制开关和第四控制开关断开；

所述第一内管、第二内管的关断延时大于或等于所述原边故障信号发生到所述第一控制开关、第四控制开关的时延。

7.根据权利要求6所述的装置，其特征在于，所述第二隔离驱动电路包括：

第二隔离驱动芯片和第二延时电路，所述第二隔离驱动芯片用于根据所述第一内管的短路信号生成关断信号，所述第二延时电路用于根据所述关断信号控制所述第一内管进行软关断；

所述第三隔离驱动电路包括：

第三隔离驱动芯片和第三延时电路，所述第三隔离驱动芯片用于根据所述第二内管的短路信号生成关断信号，所述第三延时电路用于根据所述关断信号控制所述第二内管进行软关断。

8.根据权利要求6或7所述的装置，其特征在于，还包括：第一短路检测电路、第四检测短路电路、第二控制开关和第三控制开关，其中，

所述第一短路检测电路与第一外管相连接，检测所述第一外管的短路信号；

所述第四短路检测电路与第二外管相连接，检测所述第二外管的短路信号；

所述第一控制开关、第二控制开关、第三控制开关和第四控制开关分别与MCU的不同管脚相连接；

所述第二控制开关串联在所述第二隔离驱动电路与MCU之间；

所述第三控制开关串联在所述第三隔离驱动电路与MCU之间；

所述第一隔离驱动电路根据所述第一外管的短路信号生成原边故障信号，所述第四隔离驱动电路根据所述第二外管的短路信号生成原边故障信号，所述逻辑或电路的输入端与所述第一隔离驱动电路、第四隔离驱动电路相连接，输出端与所述第二控制开关、第三控制开关相连接，所述逻辑或电路根据所述第一隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

9.一种三电平电路短路保护装置，用于对三电平电路中的第一外管、第一内管、第二内管和第二外管进行短路保护，所述三电平电路受微控制单元MCU的原边驱动信号工作，其特征在于，

所述装置包括：第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一短路检测电路、第二短路检测电路、第三短路检测电路、第四短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，

所述第一控制开关、第二控制开关、第三控制开关、第四控制开关分别与MCU的不同管脚相连接；

所述第一短路检测电路与第一外管相连接，检测所述第一外管的短路信号；所述第二短路检测电路与所述第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与所述第二内管相连接，检测所述第二内管的短路信号；所述第四短路检测电路与第二外管相连接，检测第二外管的短路信号；

所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间，用于根据所述第一外管的短路信号生成原边故障信号；所述第二隔离驱动电路串联在所述第二控制开关与第一内管之间，用于根据所述第一内管的短路信号生成原边故障信号；所述第三隔离驱动电路串联在所述第三控制开关与第二内管之间，用于根据所述第二内管的短路信号生成原边故障信号；所述第四隔离驱动电路串联在所述第四控制开关与第一外管之间，用于根据所述第一外管的短路信号生成原边故障信号；

所述逻辑或电路的输入端与第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路和第四隔离驱动电路相连接，输出端与所述第一控制开关、第二控制开关、第三控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

10.一种三电平电路，其特征在于，包括：微控制单元MCU、三电平电路短路保护装置、第一外管、第二外管、第一内管和第二内管，其中，

所述三电平短路保护装置分别与MCU的不同管脚相连接，所述第一外管、第二外管、第一内管和第二内管分别与三电平短路保护装置相连接；所述MCU生成原边驱动信号，所述三电平短路保护装置根据所述原边驱动信号控制第一外管、第二外管、第一内管和第二内管工作；

所述三电平电路短路保护装置包括第一控制开关、第四控制开关、第二短路检测电路、第三短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，

所述第二短路检测电路与第一内管相连接，检测所述第一内管的短路信号；所述第三短路检测电路与第二内管相连接，检测所述第二内管的短路信号；

所述第一控制开关、第四控制开关分别与MCU的不同管脚相连接；

所述第一隔离驱动电路串联在所述第一控制开关与第一外管之间；所述第二隔离驱动电路串联在所述MCU与第一内管之间，用于根据所述第一内管的短路信号控制所述第一内管进行软关断；所述第三隔离驱动电路串联在MCU与第二内管之间，用于根据所述第二内管的短路信号控制所述第二内管进行软关断；所述第四隔离驱动电路串联在所述第四控制开关与第二外管之间；

所述逻辑或电路的输入端与第二隔离驱动电路、第三隔离驱动电路相连接，输出端与所述第一控制开关、第四控制开关相连接，所述逻辑或电路用于根据所述第二隔离驱动电路或第三隔离驱动电路生成的原边故障信号控制所述第一控制开关和第四控制开关断开；

所述第一内管、第二内管的关断延时大于或等于所述原边故障信号发生到第一控制开关、第四控制开关的时延。

11.根据权利要求10所述的电路，其特征在于，所述第二隔离驱动电路包括：第二隔离驱动电路和第二延时电路，所述第二隔离驱动电路用于根据所述第一内管的短路信号生成关断信号，所述第二延时电路用于根据所述关断信号控制所述第一内管进行软关断；

所述第三隔离驱动电路包括：第三隔离驱动电路和第三延时电路，第三隔离驱动电路和延时电路，所述第三隔离驱动电路用于根据所述第二内管的短路信号生成关断信号，所述第三延时电路用于根据所述关断信号控制所述第二内管进行软关断。

12.一种三电平电路，其特征在于，包括：微控制单元MCU、三电平电路短路保护装置、第一外管、第二外管、第一内管和第二内管，其中，

所述三电平短路保护装置分别与MCU的不同管脚相连接，所述第一外管、第二外管、第一内管和第二内管分别与三电平短路保护装置相连接；所述MCU生成原边驱动信号，所述三电平短路保护装置根据所述原边驱动信号控制第一外管、第二外管、第一内管和第二内管工作；

所述三电平电路短路保护装置包括第一控制开关、第二控制开关、第三控制开关、第四控制开关、第一短路检测电路、第二短路检测电路、第三短路检测电路、第四短路检测电路、第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路、第四隔离驱动电路和逻辑或电路，其中，

所述第一控制开关、第二控制开关、第三控制开关、第四控制开关分别与MCU的不同管脚相连接；

所述第一短路检测电路与第一外管相连接，检测第一外管的短路信号；所述第二短路检测电路与第一内管相连接，检测第一内管的短路信号；所述第三短路检测电路与第二内管相连接，检测第二内管的短路信号；所述第四短路检测电路与第二外管相连接，检测第二外管的短路信号；

所述第一隔离驱动电路串联在第一控制开关与第一外管之间，用于根据第一外管的短路信号生成原边故障信号；所述第二隔离驱动电路串联在第二控制开关与第一内管之间，用于根据第一内管的短路信号生成原边故障信号；所述第三隔离驱动电路串联在第三控制开关与第二内管之间，用于根据第二内管的短路信号生成原边故障信号；所述第四隔离驱动电路串联在第四控制开关与第一外管之间，用于根据第一外管的短路信号生成原边故障信号；

所述逻辑或电路的输入端与第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路和第四隔离驱动电路相连接，输出端与所述第一控制开关、第二控制开关、第三控制开关、第四控制开关相连接，所述逻辑或电路用于根据第一隔离驱动电路、第二隔离驱动电路、第三隔离驱动电路或第四隔离驱动电路生成的原边故障信号控制所述第一控制开关、第二控制开关、第三控制开关和第四控制开关断开。

Images