CN103577759B - 一种基于非安全通讯接口的数据安全处理装置 - Google Patents

一种基于非安全通讯接口的数据安全处理装置 Download PDF

Info

Publication number
CN103577759B
CN103577759B CN201210281078.6A CN201210281078A CN103577759B CN 103577759 B CN103577759 B CN 103577759B CN 201210281078 A CN201210281078 A CN 201210281078A CN 103577759 B CN103577759 B CN 103577759B
Authority
CN
China
Prior art keywords
data
processing module
logic processing
module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210281078.6A
Other languages
English (en)
Other versions
CN103577759A (zh
Inventor
张衍均
沈琦
黄学锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Baosight Software Co Ltd
Original Assignee
Shanghai Baosight Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Baosight Software Co Ltd filed Critical Shanghai Baosight Software Co Ltd
Priority to CN201210281078.6A priority Critical patent/CN103577759B/zh
Publication of CN103577759A publication Critical patent/CN103577759A/zh
Application granted granted Critical
Publication of CN103577759B publication Critical patent/CN103577759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/606—Protecting data by securing the transmission between two devices or processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Quality & Reliability (AREA)
  • Hardware Redundancy (AREA)

Abstract

本发明公开一种基于非安全通讯接口的数据安全处理装置，该装置包括三个同一架构配置的计算逻辑处理模块，各模块之间由基于Socket连接的数据传输接口，各计算逻辑处理模块具备与外部、下层系统通信的全双工输入、输出接口；本装置可实现三种数据处理功能：同步控制信号处理：计算逻辑处理模块分别接收到下层系统发送的同步控制信号，当三个模块都收到且经过比较一致时向下层系统发送同步释放信号；输入数据冗余处理：上层系统向下层系统发送数据，经三个计算逻辑处理模块冗余处理使得输入到下层系统的数据一致；输出数据冗余处理：下层系统向上层系统输出数据，经三个计算逻辑处理模块冗余处理使得输出到上层系统的数据正确。

Description

一种基于非安全通讯接口的数据安全处理装置
技术领域
本发明涉及一种数据安全处理装置，具体地说，涉及的是一种基于非安全通讯接口的数据安全处理装置。
背景技术
在轨道交通、航空航天、能源以及化工等领域，一些涉及人身和设备安全的计算机控制系统，不仅要求具有极高的可靠性，还要具备故障导向安全性能，即在正常工作时保证系统安全，在发生故障时确保系统由故障导向安全。
目前，国内外针对这样的要求，一般采用2乘2取2结构或者3取2结构的计算机系统。2乘2取2结构如图1所示，在2取2双机保证安全的基础上，通过两个2取2结构来提高可用性。通道内双机通信完成2取2功能所需数据交互，通道间通信完成通道之间信息交互，以保证在处于“主模式”工作的通道出现异常后，能进行无忧切换，从而提高可靠性。3取2结构的计算机系统在硬件上采用3台性能完全相同的计算机，并运行相同的程序。每个计算机通道由处理器模块、数据交换模块、同步模块、比较器模块以及通道切断等组成。当系统启动后，只要系统有两个或两个以上计算机通道处于正常工作状态，系统就能正常工作。
对于上述两种结构的计算机系统均对计算机硬件有较高要求，同时对计算机通道间的通讯接口的安全性等级要求较高。但是，本发明所设计的安全数据通讯装置是基于易于搭建的计算机硬件模块以及安全等级较低的通讯接口而实现的。
经检索发现，刊登在《计算机工程》2011年18期的论文，名称为:基于三取二冗余结构的安全计算机系统，该文设计一种基于三取二冗余结构的安全计算机系统。该系统由CPU模块、通信模块、安全输入输出模块组成,利用具有同步表决功能的三模同步表决总线、冗余控制器局域网总线和冗余以太网总线实现各模块间的数据通信,采用基于动态脉冲调制的三取二表决电路保证系统输出的安全性和可靠性。但是该论文的三取二冗余结构的安全计算机系统的构建较为复杂，硬件要求较高；而本发明提到的装置对硬件要求较低，处理功能算法较为便捷。
又如，刊登在《铁道通信信号》2010年03期的一篇文章，名称为:一种二乘二取二安全计算机的设计与实现，该文结合列控系统车载设备需求,提出一种二乘二取二安全计算机的设计方案,并对主备通道选择、通道内双机同步、通道切换等关键算法进行了研究。该论文的二乘二取二安全计算机的结构复杂，侧重于对整个计算机系统的建立；而本发明提到的装置侧重于安全处理装置即中间层的设计。
发明内容
本发明的目的在于解决现有技术中的上述不足，提供一种基于非安全通讯接口的数据安全处理装置，从而完成对三种数据（上层系统输入数据、向下层系统输出数据、同步控制信号）的安全处理，保证系统的高安全性及高可靠性。
为实现上述的目的，本发明所述的基于非安全通讯接口的数据安全处理装置，该装置包括三个同一架构配置的计算逻辑处理模块，各模块之间由基于Socket连接的数据传输接口，各计算逻辑处理模块具备与上层、下层系统通信的全双工输入、输出接口（RS232）。
每个计算逻辑处理模块由以下构件组成:
数据接收器：通过接口RS232接收上层系统或下层系统发送的数据，并将该数据存放在本地存储器，通知数据比较器接收到本地数据；
本地数据存储器：实现数据队列功能，接收数据接收器发送的数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
第一异地数据存储器：实现数据队列功能，接收模块间数据收发器发送的第一异地模块数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
第二异地数据存储器：实现数据队列功能，接收模块间数据收发器发送的第二异地模块数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
数据比较器：比较本地和异地数据存储器的数据，如果数据一致则将数据发送数据发送器和模块间数据收发器，发送数据；如果比较不一致则将数据暂时存放在数据存储器中；
数据发送器：将本地数据比较器中比较一致的数据发送给上层系统或下层系统。
本发明上述数据安全处理装置实现以下三种数据处理功能：
1)同步控制信号处理，计算逻辑处理模块分别接收到下层系统发送的同步控制信号，当三个模块都收到且经过比较一致时向下层系统发送同步释放信号；
三计算逻辑处理模块实现同步控制信号处理，采用了共同判决的方法，当三计算逻辑处理模块接收到同步控制信号时，各自分别向另两个计算逻辑处理模块发送同步请求，三个模块在发送完同步请求时开启定时器，定时时间设定为同步时限；如果三个计算逻辑处理模块在同步时限内收到另两个计算逻辑处理模块发送的同步请求，且经过比较同步请求完全一致时，三计算逻辑处理模块分别向另两个模块发送同步请求确认；如果三计算逻辑处理模块在同步时限内收到另两个模块发送的同步请求确认时关闭定时器，判定同步成功启动任务；如果未在同步时限内收到另两个模块的同步请求确认，则判定同步失败，采取安全措施进行处理。
同步失败的安全处理措施即:为产生一个信号发送给下层系统，当下层系统捕获到该信号进行相关的安全处理如对外输出安全信号，关闭正在运行的任务等。
2)输入数据冗余处理，上层系统向下层系统发送数据，经三个计算逻辑处理模块冗余处理使得输入到下层系统的数据一致；
第一和第二计算逻辑处理模块的输入数据不可能完全同步，容许模块收到输入数据延时，同时保证第一和第二计算逻辑处理模块接收报文的时序一致，每个模块定义存储数据队列local_in_q、remote_in_q，容量均为N；第一计算逻辑处理模块收到输入数据时，发送数据i1给第二计算逻辑处理模块;第二计算逻辑处理模块收到输入数据时，发送数据i2给第一计算逻辑处理模块；模块收到另一模块的数据，将该数据帧序列号与remote_in_q(local_in_q)中的该数据帧序列号比较，如果比较一致，将remote_in_q与local_in_q中之前的数据按照帧序列号的顺序依次输入下层系统，并删除remote_in_q(local_in_q)中的数据，如果当前模块为第一计算逻辑处理模块，发送数据i3给第三计算逻辑处理模块，第三计算逻辑处理模块收到数据后直接输入给下层系统处理；如果比较不一致，将该数据存储到local_in_q(remote_in_q)的末端；如果local_in_q(remote_in_q)中的数据数量为N，将local_in_q(remote_in_q)中第一个数据发送给第三计算逻辑处理模块，同时输入给下层系统处理，删除数据并将新数据保存到local_in_q(remote_in_q)的末端。以上描述中，i1—模块A接收到的来自上层系统的输入数据；i2—模块B接收到的来自上层系统的输入数据；i3—模块C接收到的来自上层系统的输入数据。
3)输出数据冗余处理，下层系统向上层系统输出数据，经三个计算逻辑处理模块冗余处理使得输出到上层系统的数据正确。
实现三计算逻辑处理模块的输出数据的同步输出采用了三取二处理方法，使三模块的输出数据取出两个一致数据输出，确保三模块输出一致数据。
考虑到三计算逻辑处理模块的输出数据不可能完全同步，每个计算逻辑处理模块定义存储数据remote_out_l_q以及remote_out_h_q，容量均为N，每个计算逻辑处理模块分别向另两个计算逻辑处理模块发送输出数据，三个计算逻辑处理模块在发送完输出数据时开启定时器，定时时间设定为输出数据同步时限；三个计算逻辑处理模块收到另两个通道发送的输出数据，根据模块号分别把数据存储到remote_out_l_q、remote_out_h_q的末端；三个计算逻辑处理模块输出数据时，将输出数据、remote_out_l_q、remote_out_h_q中的数据安位进行比较：如果比较出两个完全一致的数据，则将此数据作为该模块的同步输出数据，此时三计算逻辑处理模块分别向另两个模块发送同步输出数据；如果三个计算逻辑处理模块在时限内收到另两个模块发送的同步输出数据关闭定时器，向上层系统输出数据；如果未在时限内收到另两个计算逻辑处理模块的同步输出数据，则判定输出数据同步失败，丢弃掉该输出数据。
综上，数据安全处理装置是处于上层系统和下层系统之间的中间层，通过控制实现下层系统的同步信号从而控制下层系统的同步运行；通过冗余过滤上层系统输出的数据确保输入下层系统的数据一致；通过三模冗余处理下层系统的输出数据确保输入上层系统的数据一致，从而实现经过数据安全处理装置的数据可靠、安全。
附图说明
图1为现有2乘2取2结构框图；
图2为本发明的装置框图；
图3为本发明计算逻辑处理模块的构成图；
图4为本发明三计算逻辑处理模块实现同步控制信号处理原理图；
图5为本发明输入数据冗余处理原理图；
图6为本发明输入数据冗余处理比较过程图；
图7为本发明输出数据冗余处理原理图；
图8为本发明输出数据冗余处理比较过程图。
具体实施方式
以下结合附图和实施例对本发明的技术方案作进一步的解释，但是以下的内容不用于限定本发明的保护范围。
如图2所示，本实施例的物理结构：搭建三个完全一致的计算逻辑处理模块，即第一计算逻辑处理模块A，第二计算逻辑处理模块B，第三计算逻辑处理模块C，模块A、B具备与上层系统通讯的双工串行接口，三个模块具备与下层系统通讯的全双工串行接口，三个模块彼此之间具备socket通讯接口。构建好整个数据安全处理装置后，将该装置与上层系统和下层系统连接即可。
下层系统向数据安全处理装置发送同步控制信号，经处理后，将该信号发送给内部控制系统实现下层系统的同步运行。
上层系统向数据安全处理装置发送数据，经冗余处理后，将安全一致数据发送给下层系统。
下层系统向安全数据处理装置发送数据，经冗余处理后，将安全一致数据发送给上层系统。
如图3所示，每个计算逻辑处理模块由以下构件组成:
数据接收器：通过接口RS232接收上层系统或下层系统发送的数据，并将该数据存放在本地存储器，通知数据比较器接收到本地数据。
本地数据存储器：实现数据队列功能，接收数据接收器发送的数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移。
异地数据1存储器：实现数据队列功能，接收模块间数据收发器发送的异地模块1数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移。
异地数据2存储器：实现数据队列功能，接收模块间数据收发器发送的异地模块2数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移。
数据比较器：比较本地和异地数据存储器的数据，如果数据一致则将数据发送数据发送器和模块间数据收发器，发送数据；如果比较不一致则将数据暂时存放在数据存储器中。
数据发送器：将本地数据比较器中比较一致的数据发送给上层系统或下层系统。
上述的数据安全处理装置实现以下三种数据处理功能：
1)同步控制信号处理，计算逻辑处理模块分别接收到下层系统发送的同步控制信号，当三个模块都收到且经过比较一致时向下层系统发送同步释放信号；
2)输入数据冗余处理，上层系统向下层系统发送数据，经三个计算逻辑处理模块冗余处理使得输入到下层系统的数据一致；
3)输出数据冗余处理，下层系统向上层系统输出数据，经三个计算逻辑处理模块冗余处理使得输出到上层系统的数据正确。
以下对上述三种数据处理功能的实现进行详细介绍：
（1）同步控制信号处理
三计算逻辑处理模块实现同步控制信号处理采用了三模块共同判决的方法，其原理图见附图4。当三计算逻辑处理模块接收到同步控制信号时（t1,t2,t3）,模块A向模块B、C发送同步请求m1，模块B向模块A、C发送同步请求m2，模块C向模块A、B发送同步请求m3，三个模块在发送完同步请求时（t1,t2,t3）开启定时器，定时时间设定为同步时限。如果三个模块在同步时限内收到另两个模块发送的同步请求，且经过比较同步请求m1、m2与m3完全一致时（t4,t5,t6），三模块分别向另两个模块发送同步请求确认m4、m5与m6。如果三个模块在同步时限内收到另两个模块发送的同步请求确认时（t4,t5,t6）关闭定时器，判定同步成功启动任务；如果未在同步时限内收到另两个模块的同步请求确认，则判定同步失败，采取安全措施进行处理。
三模块同步过程需要满足的条件，
|t1-t2|<δ，|t2-t3|<δ，|t1-t3|<δ(1)
其中：t1—模块A收到同步控制信号时刻；t2—模块B收到同步控制信号时刻；t3—模块C收到同步控制信号时刻；t4—模块A经过同步比较后的时刻；t5—模块B经过同步比较后的时刻；t6—模块C经过同步比较后的时刻；δ—极小同步比较时间间隔。
模块之间的传输时间可以忽略，模块A、B、C均收到其他两个模块的同步请求的时间约为max(t1,t2,t3)，三个模块比较的任务简单，执行时间较快，故可以得出t4≈t5≈t6。三模块同步请求确认的过程同上，可以得出t7≈t8≈t9，由于δ远小于同步时限，故三模块可以完成控制信号同步。
同步失败的安全处理措施即为产生一个信号发送给下层系统，当下层系统捕获到该信号进行相关的安全处理如对外输出安全信号，关闭正在运行的任务等。
（2）输入数据冗余处理
实现三计算逻辑处理模块的输入数据冗余处理，使二模块的输入数据分成三份数据输入到下层系统，其原理图见附图5。
考虑到模块A、B的输入数据不可能完全同步，容许模块收到输入数据延时，同时保证模块A与模块B接收报文的时序一致。每个模块定义存储数据队列local_in_q、remote_in_q，容量均为N。模块A收到输入数据时(t1)，发送数据i1给模块B;模块B收到输入数据时(t2)，发送数据i2给模块A。模块收到外部的输入数据（另一模块的数据），将该数据帧序列号与remote_in_q(local_in_q)中的该数据帧序列号比较。如果比较一致，为了保证报文执行的时序性，将remote_in_q与local_in_q中之前的数据按照帧序列号的顺序依次输入下层系统，并删除remote_in_q(local_in_q)中的数据，如果当前模块为模块A，发送数据i3给模块C，模块C收到数据后直接输入给下层系统处理；如果比较不一致，将该数据存储到local_in_q(remote_in_q)的末端；如果local_in_q(remote_in_q)中的数据数量为N，将local_in_q(remote_in_q)中第一个数据发送给模块C，同时输入给下层系统处理，删除数据并将新数据保存到local_in_q(remote_in_q)的末端。比较过程见附图6。
三计算逻辑处理模块之间的传输时间可以忽略，模块A、B收到另个模块的输入数据的时间约为max(t1,t2)，两个模块比较的任务简单，执行时间较快，故可以得出t3≈t4，三模块输入数据可以同步。其中：t1—模块A收到输入数据时刻；t2—模块B收到输入数据时刻；t3—模块A经过输入数据比较后时刻；t4—模块B经过输入数据比较后的时刻。
（3）输出数据冗余处理
实现三计算逻辑处理模块的输出数据的同步输出采用了三取二处理方法，使三模块的输出数据取出两个一致数据输出，确保三模块输出一致数据。其原理图见附图7。
考虑到三模块的输出数据不可能完全同步，每个模块定义存储数据remote_out_l_q以及remote_out_h_q，容量均为N。模块A向模块B、C发送输出数据o1，模块B向模块A、C发送输出数据o2，模块C向模块A、B发送输出数据o3，三个模块在发送完输出数据时（t1,t2,t3）开启定时器，定时时间设定为输出数据同步时限。三个模块收到另两个通道发送的输出数据，根据模块号分别把数据存储到remote_out_l_q、remote_out_h_q的末端。三个模块输出数据时，将输出数据、remote_out_l_q、remote_out_h_q中的数据安位进行比较，原理见附图8。如果比较出两个完全一致的数据，则将此数据作为该模块的同步输出数据。此时（t4,t5,t6），三模块分别向另两个模块发送同步输出数据o4、o5与o6。如果三个模块在时限内收到另两个模块发送的同步输出数据（t7,t8,t9）关闭定时器，向上层系统输出数据；如果未在时限内收到另两个模块的同步输出数据，则判定输出数据同步失败，丢弃掉该输出数据。
三模块输出同步数据的过程需要满足的条件，
|t1-t2|<δs，|t2-t3|<δs，|t1-t3|<δs(1)
其中：t1—模块A收到输出数据时刻；t2—模块B收到输出数据时刻；t3—模块C收到输出数据时刻；t4—模块A经过输出数据比较后的时刻；t5—模块B经过输出数据比较后的时刻；t6—模块C经过输出数据比较后的时刻；t7—模块A经过输出数据比较确认后的时刻；t8模块B经过输出数据比较确认后的时刻；t9-模块C经过输出数据比较确认后的时刻；δs-极小输出数据比较确认时间间隔。
三模块之间的传输时间可以忽略，模块A、B、C均收到其他两个模块的同步请求的时间约为max(t1,t2,t3)，三个模块比较的任务简单，执行时间较快，故可以得出t4≈t5≈t6。三模块同步请求确认的过程同上，可以得出t7≈t8≈t9，由于δs小于输出数据同步时限，故三模块可以同步输出数据。
通过使用本发明提出的基于非安全通讯接口的数据安全处理装置可以提高输入、输出数据的可靠性和安全性，同时本发明所设计的安全数据通讯装置是基于易于搭建的计算机硬件模块以及安全等级较低的通讯接口而实现的。本发明能够广泛应用于轨道交通等安全性能要求严格的领域，具有很好的应用前景。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (9)

1.一种基于非安全通讯接口的数据安全处理装置，其特征在于该装置包括三个同一架构配置的计算逻辑处理模块，各模块之间由基于Socket连接的数据传输接口，各计算逻辑处理模块具备与上层、下层系统通信的全双工输入、输出接口；每个计算逻辑处理模块由以下构件组成：
数据接收器：通过接口RS232接收上层系统或下层系统发送的数据，并将该数据存放在本地存储器，通知数据比较器接收到本地数据；
本地数据存储器：实现数据队列功能，接收数据接收器发送的数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
第一异地数据存储器：实现数据队列功能，接收模块间数据收发器发送的第一异地模块数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
第二异地数据存储器：实现数据队列功能，接收模块间数据收发器发送的第二异地模块数据，并将其存放在尾部，如果数据存放满则将第一数据丢弃，其他数据依次前移；
数据比较器：比较本地和异地数据存储器的数据，如果数据一致则将数据发送数据发送器和模块间数据收发器，发送数据；如果比较不一致则将数据暂时存放在数据存储器中；
数据发送器：将本地数据比较器中比较一致的数据发送给上层系统或下层系统。
2.根据权利要求1所述的基于非安全通讯接口的数据安全处理装置，其特征在于:所述计算逻辑处理模块实现三种数据处理功能：
同步控制信号处理：计算逻辑处理模块分别接收到下层系统发送的同步控制信号，当三个模块都收到且经过比较一致时向下层系统发送同步释放信号；
输入数据冗余处理：上层系统向下层系统发送数据，经三个计算逻辑处理模块冗余处理使得输入到下层系统的数据一致；
输出数据冗余处理：下层系统向上层系统输出数据，经三个计算逻辑处理模块冗余处理使得输出到上层系统的数据正确。
3.根据权利要求1或2所述的基于非安全通讯接口的数据安全处理装置，其特征在于:所述三计算逻辑处理模块实现同步控制信号处理，采用了共同判决的方法，当三计算逻辑处理模块接收到同步控制信号时，各自分别向另两个计算逻辑处理模块发送同步请求，三个模块在发送完同步请求时开启定时器，定时时间设定为同步时限；如果三个计算逻辑处理模块在同步时限内收到另两个计算逻辑处理模块发送的同步请求，且经过比较同步请求完全一致时，三计算逻辑处理模块分别向另两个模块发送同步请求确认；如果三计算逻辑处理模块在同步时限内收到另两个模块发送的同步请求确认时关闭定时器，判定同步成功启动任务；如果未在同步时限内收到另两个模块的同步请求确认，则判定同步失败，采取安全措施进行处理。
4.根据权利要求3所述的基于非安全通讯接口的数据安全处理装置，其特征在于:同步失败的安全处理措施即:产生一个信号发送给下层系统，当下层系统捕获到该信号进行对外输出安全信号，关闭正在运行的任务处理。
5.根据权利要求3所述的基于非安全通讯接口的数据安全处理装置，其特征在于:所述三计算逻辑处理模块同步过程需要满足的条件：
|t1-t2|<δ，|t2-t3|<δ，|t1-t3|<δ
其中：t1—第一计算逻辑处理模块收到同步控制信号时刻；t2—第二计算逻辑处理模块收到同步控制信号时刻；t3—第三计算逻辑处理模块收到同步控制信号时刻；δ—极小同步比较时间间隔。
6.根据权利要求1或2所述的基于非安全通讯接口的数据安全处理装置，其特征在于:所述计算逻辑处理模块实现输入数据冗余处理，其中：第一和第二计算逻辑处理模块的输入数据不可能完全同步，容许模块收到输入数据延时，同时保证第一和第二计算逻辑处理模块接收报文的时序一致，每个模块定义存储数据队列local_in_q、remote_in_q，容量均为N；第一计算逻辑处理模块收到输入数据时，发送数据i1给第二计算逻辑处理模块；第二计算逻辑处理模块收到输入数据时，发送数据i2给第一计算逻辑处理模块；
其中一个计算逻辑处理模块收到另一计算逻辑处理模块的数据时，将该数据帧序列号与remote_in_q(local_in_q)中的该数据帧序列号比较，所述remote_in_q(local_in_q)，是指第二计算逻辑处理模块的存储数据队列或者第一计算逻辑处理模块的存储数据队列，如果比较一致，将remote_in_q与local_in_q中之前的数据按照帧序列号的顺序依次输入下层系统，并删除remote_in_q(local_in_q)中的数据，如果当前模块为第一计算逻辑处理模块，发送数据i3给第三计算逻辑处理模块，第三计算逻辑处理模块收到数据后直接输入给下层系统处理；如果比较不一致，将该数据存储到local_in_q(remote_in_q)的末端，所述local_in_q(remote_in_q)是指第一计算逻辑处理模块的存储数据队列或者第二计算逻辑处理模块的存储数据队列；如果local_in_q(remote_in_q)中的数据数量为N，将local_in_q(remote_in_q)中第一个数据发送给第三计算逻辑处理模块，同时输入给下层系统处理，删除数据并将新数据保存到local_in_q(remote_in_q)的末端。
7.根据权利要求1或2所述的基于非安全通讯接口的数据安全处理装置，其特征在于：所述三计算逻辑处理模块实现输出数据的同步输出采用了三取二处理方法，使三计算逻辑处理模块的输出数据取出两个一致数据输出，确保三计算逻辑处理模块输出一致数据。
8.根据权利要求7所述的基于非安全通讯接口的数据安全处理装置，其特征在于：所述三计算逻辑处理模块的输出数据不可能完全同步，每个计算逻辑处理模块定义存储数据remote_out_l_q以及remote_out_h_q，容量均为N，每个计算逻辑处理模块分别向另两个计算逻辑处理模块发送输出数据，三个计算逻辑处理模块在发送完输出数据时开启定时器，定时时间设定为输出数据同步时限；三个计算逻辑处理模块收到另两个通道发送的输出数据，根据模块号分别把数据存储到remote_out_l_q、remote_out_h_q的末端；
三个计算逻辑处理模块输出数据时，将输出数据、remote_out_l_q、remote_out_h_q中的数据按位进行比较：如果比较出两个完全一致的数据，则将此数据作为该模块的同步输出数据，此时三计算逻辑处理模块分别向另两个模块发送同步输出数据；如果三个计算逻辑处理模块在时限内收到另两个模块发送的同步输出数据关闭定时器，向上层系统输出数据；如果未在时限内收到另两个计算逻辑处理模块的同步输出数据，则判定输出数据同步失败，丢弃掉该输出数据。
9.根据权利要求8所述的基于非安全通讯接口的数据安全处理装置，其特征在于：三个计算逻辑处理模块输出同步数据的过程需要满足的条件：
|t1-t2|<δs，|t2-t3|<δs，|t1-t3|<δs
其中：t1—第一计算逻辑处理模块收到输出数据时刻；t2—第二计算逻辑处理模块收到输出数据时刻；t3—第三计算逻辑处理模块收到输出数据时刻；δs—极小输出数据比较确认时间间隔。
CN201210281078.6A 2012-08-09 2012-08-09 一种基于非安全通讯接口的数据安全处理装置 Active CN103577759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210281078.6A CN103577759B (zh) 2012-08-09 2012-08-09 一种基于非安全通讯接口的数据安全处理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210281078.6A CN103577759B (zh) 2012-08-09 2012-08-09 一种基于非安全通讯接口的数据安全处理装置

Publications (2)

Publication Number Publication Date
CN103577759A CN103577759A (zh) 2014-02-12
CN103577759B true CN103577759B (zh) 2016-07-06

Family

ID=50049521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210281078.6A Active CN103577759B (zh) 2012-08-09 2012-08-09 一种基于非安全通讯接口的数据安全处理装置

Country Status (1)

Country Link
CN (1) CN103577759B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104794086B (zh) * 2015-03-27 2017-10-27 北京交大思诺科技股份有限公司 一种串行通信的安全系统和安全的串行通信方法
CN107992752B (zh) * 2017-10-18 2020-05-22 北京全路通信信号研究设计院集团有限公司 一种数据处理方法、装置及计算机设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270351A (zh) * 2000-06-07 2000-10-18 北京和利时系统工程股份有限公司 一种实现计算机系统容错的方法
EP1286355A2 (en) * 2001-07-30 2003-02-26 Hewlett-Packard Company System and method for in-system programming
CN102103532A (zh) * 2011-01-26 2011-06-22 中国铁道科学研究院通信信号研究所 列控车载设备的安全冗余计算机系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270351A (zh) * 2000-06-07 2000-10-18 北京和利时系统工程股份有限公司 一种实现计算机系统容错的方法
EP1286355A2 (en) * 2001-07-30 2003-02-26 Hewlett-Packard Company System and method for in-system programming
CN102103532A (zh) * 2011-01-26 2011-06-22 中国铁道科学研究院通信信号研究所 列控车载设备的安全冗余计算机系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Kalman Predictive Redundancy System for Fault Tolerance of Safety-Critical Systems;Man Ho Kim等;《IEEE TRANSACTIONS ON INDUSTRIAL INFORMATION》;20100228;第6卷(第1期);第46-53页 *
一种二乘二取二安全计算机的设计与实现;徐效宁;《铁道通信信号》;20100331;第46卷(第3期);第15-17页 *
基于三取二冗余结构的安全计算机系统;黄涛等;《计算机工程》;20110930;第37卷(第18期);第254-257页 *

Also Published As

Publication number Publication date
CN103577759A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN100535814C (zh) 冗余配置的自控系统及配置方法
CN107483135A (zh) 一种高同步的时间触发以太网装置及方法
CN104268037A (zh) 热冗余联锁子系统及其主备切换方法
CN103677760B (zh) 一种基于Openflow的事件并行控制器及其事件并行处理方法
CN104980224A (zh) Fc-ae-1553数据交换模式设计、网络控制及节能方法
CN104516334B (zh) 一种正反向隔离装置闭环控制系统及其控制方法
JP5680048B2 (ja) 自動制御システム、接点情報収集分配装置および自動制御システムの子局
CN106444425A (zh) 面向航空发动机分布式控制的ttp/c总线控制器设计方法
CN104135413B (zh) 一种适用于多点互联应用场合的高速串行总线采样系统
CN103577759B (zh) 一种基于非安全通讯接口的数据安全处理装置
CN103885853A (zh) 基于双cpu的轨道交通同步数据表决系统及方法
CN102291334A (zh) 一种汽车车身can-lin网关的设计
CN108847961A (zh) 一种大规模、高并发的确定性网络系统
CN104360916A (zh) 基于数据同步的主备同步方法
CN105681131B (zh) 主备系统及其并行输出方法
CN103441914A (zh) As5643总线中包含等时数据包的传输方法
CN106789520A (zh) 一种高速故障安全多节点通信网络
CN104750050A (zh) 一种基于混合协议二级拓扑结构及其现场形成方法
CN104009893A (zh) 一种适用于压缩主控器内部监听的能够增强时钟同步容错的方法
CN101588266B (zh) 一种热备份冗余系统的通讯与同步数据交互方法
CN204390224U (zh) 一种基于fpga的容错主从同步串行通讯系统
CN103744813B (zh) 一种保障1553b总线通信时序正确性的时序确定方法
CN205792659U (zh) 一种基于SpaceWire总线的APS冗余系统
CN104572537A (zh) 一种基于fpga的容错主从同步串行通讯系统
CN102984088A (zh) 应用于afdx交换机确保帧转发顺序一致性的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant