CN103533287B - 一种视频处理方法及装置 - Google Patents

Abstract

本发明实施例公开了一种视频处理方法及装置，本发明实施例方法包括：分别获取多路视频码流；在合并处理环节，将多路视频码流合并在至少一路复合码流中；对复合码流进行去隔行处理；将去隔行处理之后的复合码流中的各路视频码流分离；将分离后的各路视频码流输出到显存。本发明实施例能够降低对逻辑资源的占用，节省成本。

Description

一种视频处理方法及装置

技术领域

本发明实施例涉及数据处理技术，尤其涉及一种视频处理方法及装置。

背景技术

由于以往通信技术的限制，当前传统视频源大部分都采用隔行扫描的方式。隔行扫描信号是将一帧数据分为奇偶两场，交替在屏幕上显示，利用人眼的迟滞效应，还原完整的图像。这样，其帧频为场频的一半，降低了对通信带宽的要求，但也带来了显示质量的下降，例如：画面明显闪烁、抖动、清晰度低等问题。随着人们对视频质量要求的不断提高，必须对传统的视频进行处理，而进行视频处理的前提是对视频源进行去隔行。去隔行技术是视频格式转换的关键技术，一个好的去隔行算法在提高视频质量上起着重要作用。

目前用得较为普遍的去隔行算法有以下几种：

单场插值（BOB）算法

这种算法是将每一场扩大为完整的一帧，场中扫描线间失去的行是用其上下行的数据插值来填充的。

场合并（WEAVE）算法

在这种算法下，两个连续的场被合并为一帧。这通常只在两场之间没有或极少移动的情况下才工作得比较好，比如两场是一个电影帧的情况。如果场与场之间有移动，图像就会有梳齿。

运动自适应（Motion-adaptive）算法

这实际上是一整类算法，它们会根据图像的某个区域看起来是静止还是移动的来转换不同的逐行算法。如果一个区域是静止的，就使用WEAVE算法，使用两场的图像数据并将其合并；对于移动的区域，使用BOB算法，只是对当前场进行插值。因此，采用运动自适应算法避免了单独使用BOB算法或WEAVE算法的带来的缺陷。

在现场可编程门阵列（Programmable Gate Array，FPGA）中，用这几种算法做去隔行，效果最好的是运动自适应算法。但是采用运动自适应算法时，必须占用大量的逻辑资源，而且时序方面要求比较高。当需要对多路图像做去隔行时，目前通用的做法是每一路图像调用一个去隔行模块，单独做去隔行。因此，当有多路视频信号输入时，如果要求去隔行效果好，就要求所选用的FPGA芯片有足够多的逻辑资源来调用多个模块实现运动自适应去隔行算法；而当FPGA芯片逻辑资源不足时，只能采用去隔行效果一般的算法，比如BOB算法或者WEAVE算法。

因此，有必要提供一种新的方法解决上述问题。

发明内容

本发明实施例提供了一种视频处理方法及装置，能够降低对逻辑资源的占用，节省成本。

本发明实施例提供的视频处理方法，包括：分别获取多路视频码流；在合并处理环节，将所述多路视频码流合并在至少一路复合码流中；对所述复合码流进行去隔行处理；将去隔行处理之后的复合码流中的各路视频码流分离；将分离后的所述各路视频码流输出到显存。

本发明实施例提供的视频处理装置，包括：获取单元，用于分别获取多路视频码流；码流合并单元，用于在合并处理环节，将所述多路视频码流合并在至少一路复合码流中；去隔行处理单元，用于对所述复合码流进行去隔行处理；码流分离单元，用于将去隔行处理之后的复合码流中的各路视频码流分离；输出单元，用于将分离后的所述各路视频码流输出到显存。

从以上技术方案可以看出，本发明实施例具有以下优点：

本发明实施例中，分别获取多路视频码流，在合并处理环节，将多路视频码流合并在至少一路复合码流中；对复合码流进行去隔行处理；将去隔行处理之后的复合码流中的各路视频码流分离；将分离后的各路视频码流输出到显存。本发明实施例中，因在对多路视频码流做去隔行处理之前，将多路视频码流合并在至少一路复合码流中，然后对复合码流做去隔行处理，复合码流的路数远小于原本的视频码流的路数，这样大大减少了在去隔行处理环节所需要的去隔行模块，节省了逻辑资源，降低了成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中视频处理方法一个实施例示意图；

图2为本发明实施例中视频处理方法另一实施例示意图；

图3为本发明实施例中视频处理装置一个实施例示意图；

图4为本发明实施例中视频处理装置另一实施例示意图；

图5为本发明实施例中多路视频码流的一个存储顺序示意图；

图6为将图5中的多路视频码流合并成一路复合码流示意图；

图7为将图6中的复合码流做去隔行处理后的码流示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种视频处理方法，能够节省逻辑资源，降低成本。请参阅图1，本发明实施例中视频处理方法一个实施例包括：

101、分别获取多路视频码流；

本实施例中，视频处理装置可以从摄像装置中获取多路视频码流，也可以从存储的数据块中调取多路视频码流，具体的获取方式不限。

102、在合并处理环节，将多路视频码流合并在至少一路复合码流中；

由于视频码流在输出到显存之前，根据需要设置多个处理环节，例如视频采集，解码、数据流格式转换，缓存，去隔行处理等，所以合并处理环节可以是其中的一个或几个环节。在合并处理环节，主要是将获取的多路视频码流合并在至少一路复合码流中。

103、对复合码流去隔行处理；

本实施例中，对复合码流去隔行处理的方法可以采用运动自适应算法。

104、将去隔行处理之后的复合码流中的各路视频码流分离；

因为各路视频码流最终还是需要独立输出，所以在对复合码流去隔行处理后，需要将去隔行处理之后的复合码流中的各路视频码流分离。

105、将分离后的各路视频码流输出到显存。

本实施例中，视频处理装置在获取多路视频码流后，将多路视频码流合并在至少一路复合码流中，对复合码流进行去隔行处理，将去隔行处理之后的复合码流中的各路视频码流分离，最后将分离后的各路视频码流输出到显存。本实施例中，因在对多路视频码流做去隔行处理之前，将多路视频码流合并在至少一路复合码流中，然后对复合码流做去隔行处理，复合码流的路数远小于原本的视频码流的路数，这样大大减少了在去隔行处理环节所需要的去隔行模块，节省了逻辑资源，降低了成本。

为了便于理解，下面以一具体实施例对本发明视频处理方法进行描述，请参阅图2，本发明实施例中视频处理方法另一实施例包括：

201、分别获取多路视频码流；

本实施例中，视频处理装置可以从摄像装置中获取多路视频码流，也可以从已存储的数据中调取多路视频码流，具体的获取方式不限。

202、将多路视频码流转换成统一制式；

因每路视频码流的格式可能不同，例如有的是P制的视频信号，有的是N制的视频信号，甚至有些视频通道无视频信号。为便于后续的码流合并，本实施例中，可以将不同格式的视频码流转换成统一格式，例如转换成P制。即当某路通道无视频信号输入时，将空通道的数据补为蓝屏数据，或者当视频为N制时，将N制视频信号（分辨率为720*480i）小于576i的部分补为蓝屏数据。

203、根据去隔行设置的分辨率门限值将多路视频码流分组；

例如，去隔行设置的分辨率门限值水平分辨率最大为X，垂直分辨率最大为Y，总共有n路视频码流，假设水平方向拼a路，每路的水平分辨率为x，垂直方向拼b路，每路的垂直分辨率为y，分组要满足如下条件：

a*b=n，拼接后水平分辨率a*x<X，垂直分辨率b*y<Y；

根据上述条件将获取的多路视频码流分组，最终多路视频码流将被分为至少一组。

204、将每组视频码流按照预定的顺序进行一级缓存；

每组视频码流包含多路视频码流，将每组中的多路视频码流按照一定的顺序进行一级缓存，一级缓存的存储介质可以为双倍速率同步动态随机存储器（Double Data Rate，DDR）。

205、按照预定的规则抽取每组视频码流中的数据并打包，使得每组视频码流形成一路复合码流；

例如，当将4路视频码流分为一组时，可以分别抽取第一路视频码流及第二路视频码流的第一行，作为复合码流的第一行并缓存，分别抽取第一路视频码流及第二路视频码流的第二行，作为复合码流的第二行并缓存，依次类推，当将第一路及第二路视频码流的数据抽取完后，按照同样的方法继续抽取第三路及第四路视频码流的数据，直至将每组视频码流中的每路视频码流的数据抽取完毕，将缓存中的数据打包，使得每组中的四路视频码流形成一路复合码流。

206、对复合码流进行去隔行处理；

本实施例中，因为复合码流的路数较少，相较于直接对原始的视频码流去隔行所需占用的逻辑资源，本实施大幅度减少了需要占用的逻辑资源，因此，在FPGA中，可以采用视频处理效果较好的运动自适应算法来对复合码流去隔行，且可以选用逻辑资源较少的FPGA芯片来降低处理成本。

207、将去隔行处理之后的复合码流中的各路视频码流分离；

对去隔行处理之后的复合码流中的各路视频码流进行分离的方法具体为：按照预先设定的区域将去隔行处理之后的复合码流进行二级缓存，以使得去隔行处理之后的复合码流中的各路视频码流存储在DDR的不同区域，二级缓存的存储介质同样为DDR。

具体地，可以预先对二级缓存的存储介质DDR进行分区，假设每路复合码流中有四路视频码流，则可以将存储介质DDR分为四个区域，即将坐标在（0，0）至（720，576）之间的存储区域作为第一区域，第一区域用来缓存去隔行处理之后的复合码流中第一路视频码流的数据；坐标在（720，0）至（1440，576）之间的区域作为第二区域，第二区域用来缓存去隔行处理之后的复合码流中第二路视频码流的数据；坐标在（0，576）至（720，1152）之间的区域作为第三区域，第三区域用来缓存去隔行处理之后的复合码流中第三路视频码流的数据；坐标在（720，576）至（1440，1152）之间的区域作为第四区域，第四区域用来缓存去隔行处理之后的复合码流中第四路视频码流的数据，另外，可以用每个区域的起始坐标标识每个区域。

208、将分离后的各路视频码流输出到显存；

本实施例中，对二级缓存中的数据采用基于链表的直接内存存取（DirectMemory Access，DMA）方式存取。当将去隔行处理之后的复合码流二级缓存进DDR之后，可以将CPU中的链表通过PCIE（PCI-Express）总线写入DDR，链表中包含源地址、目标地址、宽度等信息。其中，源地址指的是去隔行之后的每路视频码流二级缓存在DDR中的存储地址，目标地址指的是去隔行之后的每路视频码流需要输出到显存中的地址，根据链表中某路视频码流的源地址和目标地址即可将该路视频码流由DDR输出到显存的对应位置。

因此，本实施例中，可以根据每个区域的起始坐标依次读取每个区域内的每路视频数据，读取的时候可以按照每路视频码流的实际分辨率读取，然后根据链表中每路视频数据的源地址与目标地址将每路视频数据输出到显存的对应位置。

本实施例中，视频处理装置在获取多路视频码流后，将多路视频码流合并在至少一路复合码流中，然后采用运动自适应算法对复合码流进行去隔行处理，将去隔行处理之后的复合码流中的各路视频码流分离，最后将分离后的各路视频码流输出到显存。本实施例中，因在对多路视频码流做去隔行处理之前，将多路视频码流合并在至少一路复合码流中，然后采用运动自适应算法对复合码流做去隔行处理，复合码流的路数远小于原本的视频码流的路数，这样在保证视频的质量的前提下，大大减少了在去隔行处理环节所需要的去隔行模块，节省了逻辑资源，降低了成本。

下面对本发明实施例中的视频处理装置进行描述，请参阅图3，本发明实施例中的视频处理装置一个实施例包括：

获取单元301，用于分别获取多路视频码流；

码流合并单元302，用于在合并处理环节，将多路视频码流合并在至少一路复合码流中；

去隔行处理单元303，用于对复合码流进行去隔行处理；

码流分离单元304，用于将去隔行处理之后的复合码流中的各路视频码流分离；

输出单元305，用于将分离后的各路视频码流输出到显存。

本实施例中，码流合并单元在获取单元在获取多路视频码流后，将多路视频码流合并在至少一路复合码流中，去隔行处理单元对复合码流进行去隔行处理，输出单元在码流分离单元将去隔行处理之后的复合码流中的各路视频码流分离后，将各路视频码流输出到显存。本实施例中，因去隔行处理单元在对多路视频码流做去隔行处理之前，码流合并单元将多路视频码流合并在至少一路复合码流中，然后去隔行处理单元只需要对复合码流做去隔行处理，复合码流的路数远小于原本的视频码流的路数，这样大大减少了在去隔行处理环节所需要的去隔行模块，节省了逻辑资源，降低了成本。

为了便于理解，下面以一具体实施例对本发明视频处理装置进行描述，请参阅图4，本发明实施例中视频处理装置另一实施例包括：

获取单元401，用于分别获取多路视频码流；

转换单元402，用于将多路视频码流转换成统一制式；

码流合并单元403，用于根据去隔行设置的分辨率门限值将转换成统一制式后的多路视频码流合并在至少一路复合码流中；

去隔行处理单元404，用于对复合码流进行去隔行处理；

码流分离单元405，用于将去隔行处理之后的复合码流中的各路视频码流分离；

输出单元406，用于将分离后的各路视频码流输出到显存。

其中，码流合并单元403具体包括：

分组单元4031，用于根据去隔行设置的分辨率门限值将多路视频码流分组；

缓存单元4032，用于将每组视频码流按照预定的顺序进行一级缓存；

码流形成单元4033，用于按照预定的规则抽取每组视频码流中的数据并打包，使得每组视频码流形成一路复合码流。

为便于理解，下面以一个应用场景对本实施例中的视频处理装置的各单元之间的交互方式进行描述：

首先，获取单元401可以从摄像装置中获取多路视频码流，也可以从已存储的数据中调取多路视频码流，具体的获取方式不限。

转换单元402在获取单元401获取多路视频码流后，将多路视频码流转换成统一制式。

因每路视频码流的格式可能不同，例如有的是P制的视频信号，有的是N制的视频信号，甚至有些视频通道无视频信号。为便于后续的码流合并，本实施例中，转换单元402可以将不同格式的视频码流转换成统一格式，例如转换成P制。即当某路通道无视频信号输入时，将空通道的数据补为蓝屏数据，或者当视频为N制时，将N制视频信号（分辨率为720*480i）小于576i的部分补为蓝屏数据。

码流合并单元403将转换单元402转换成统一格式的多路视频码流合并在至少一路复合码流中。

具体地，可由分组单元4031先将转换单元402转换成统一格式的多路视频码流进行按照去隔行设置的分辨率门限值分组。

例如，去隔行设置的分辨率门限值水平分辨率最大为X，垂直分辨率最大为Y，总共有n路视频码流，假设水平方向拼a路，每路的水平分辨率为x，垂直方向拼b路，每路的垂直分辨率为y，要满足如下条件：

a*b=n，拼接后水平分辨率a*x<X，垂直分辨率b*y<Y；

分组单元4031根据上述条件将多路视频码流分组，最终多路视频码流将被分为至少一组。

缓存单元4032将分组单元4031分的每组视频码流按照预定的顺序进行一级缓存，一级缓存的存储介质可以为DDR。每组中的多路视频码流在DDR中存储的存储顺序可如图5所示，每路视频码流的分辨率为720*288。

码流形成单元4033按照预定的规则抽取每组视频码流中的数据并打包，使得每组视频码流形成一路复合码流。

具体地，下面以将按照图5的存储顺序存储的一组码流合并成一路复合码流为例进行说明。首先，需要设置两个计数器cntX（像素计数）和cntY（行计数），其中cntX是每读出一个有效数据计一次，cntY是每读出两路视频各一行有效数据计一次；将cntY和cntX初始化为1；当cntY小于等于288时码流形成单元4033读出第一和第二路视频，当cntX小于等于720时，码流形成单元4033从第一路视频的存储区域读出第一路视频的第cntY行数据，当cntX大于720并且小于等于1440时，码流形成单元4033从第二路视频的存储区域读出第二路视频的第cntY行数据，同时cntY加上1，cntX重置为1，当cntY大于288并且小于等于576时码流形成单元4033读出第三和第四路视频，当cntX小于等于720时，码流形成单元4033从第三路视频的存储区域读出第三路视频的第（cntY-288）行数据，当cntX大于720并且小于等于1440时，码流形成单元4033从第四路视频的存储区域读出第四路视频的第（cntY-288）行数据，同时cntY加1，cntX重置为1，以此类推，直到四路视频全部读取并缓存完成，将缓存中的数据打包形成一帧如图6所示的复合码流，将cntY和cntX重置为1。

在码流形成单元4033将每组视频码流打包形成一路复合码流后，去隔行处理单元404对复合码流进行去隔行处理，本实施例中，将图6所示的一路复合码流进行去隔行处理之后的图像可如图7所示。

因为复合码流的路数较少，相较于直接对原始的视频码流去隔行所需占用的逻辑资源，本实施大幅度减少了需要占用的逻辑资源，因此，去隔行处理单元404可以采用视频处理效果较好的运动自适应算法来对复合码流去隔行，且可以选用逻辑资源较少的FPGA芯片来降低处理成本。

码流分离单元405对去隔行处理之后的复合码流中的各路视频码流进行分离，方法为：按照预先设定的区域将去隔行处理之后的复合码流进行二级缓存，以使得去隔行处理之后的复合码流中的各路视频码流存储在DDR的不同区域，二级缓存的存储介质同样为DDR。

具体地，码流分离单元405可以预先对二级缓存的存储介质DDR进行分区，假设每路复合码流中有四路视频码流，则可以将存储介质DDR分为四个区域，即将坐标在（0，0）至（720，576）之间的存储区域作为第一区域，第一区域用来缓存去隔行处理之后的复合码流中第一路视频码流的数据；坐标在（720，0）至（1440，576）之间的区域作为第二区域，第二区域用来缓存去隔行处理之后的复合码流中第二路视频码流的数据；坐标在（0，576）至（720，1152）之间的区域作为第三区域，第三区域用来缓存去隔行处理之后的复合码流中第三路视频码流的数据；坐标在（720，576）至（1440，1152）之间的区域作为第四区域，第四区域用来缓存去隔行处理之后的复合码流中第四路视频码流的数据，另外，码流分离单元405可以用每个区域的起始坐标标识每个区域。

输出单元406在码流分离单元405将复合码流中的各路视频码流分离后，将各路视频码流输出到显存。

本实施例中，输出单元406对二级缓存中的数据采用基于链表的直接内存存取（Direct Memory Access，DMA）方式存取。当码流分离单元405将去隔行处理之后的复合码流二级缓存进DDR之后，输出单元406可以将CPU中的链表通过PCIE（PCI-Express）总线写入DDR，链表中包含源地址、目标地址、宽度等信息。其中，源地址指的是去隔行之后的每路视频码流二级缓存在DDR中的存储地址，目标地址指的是去隔行之后的每路视频码流需要输出到显存中的地址根据链表中某路视频码流的源地址和目标地址即可将该路视频码流由DDR输出到显存的对应位置。

因此，本实施例中，输出单元406可以根据每个区域的起始坐标依次读取每个区域内的每路视频数据，读取的时候可以按照每路视频码流的实际分辨率读取，然后根据链表中每路视频数据的源地址与目标地址将每路视频数据输出到显存的对应位置。

本实施例中，码流合并单元在获取单元获取多路视频码流后，将多路视频码流合并在至少一路复合码流中，然后去隔行处理单元采用运动自适应算法对复合码流进行去隔行处理，码流分离单元将去隔行处理之后的复合码流中的各路视频码流分离，最后由输出单元将分离后的各路视频码流输出到显存。本实施例中，因在对多路视频码流做去隔行处理之前，将多路视频码流合并在至少一路复合码流中，然后采用运动自适应算法对复合码流做去隔行处理，复合码流的路数远小于原本的视频码流的路数，这样在保证视频的质量的前提下，大大减少了在去隔行处理环节所需要的去隔行模块，节省了逻辑资源，降低了成本。

需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，单元之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本发明而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务端，或者网络设备等）执行本发明各个实施例所述的方法。

以上对本发明实施例所提供的一种视频处理方法及装置进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，因此，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种视频处理方法，其特征在于，包括：

分别获取多路视频码流；

在合并处理环节，将所述多路视频码流合并在至少一路复合码流中；

对所述复合码流进行去隔行处理；

将去隔行处理之后的复合码流中的各路视频码流分离；

将分离后的所述各路视频码流输出到显存；

其中，所述对所述复合码流进行去隔行处理采用的是运动自适应算法。

2.如权利要求1所述的方法，其特征在于，所述将所述多路视频码流合并在至少一路复合码流中之前还包括：

将所述多路视频码流转换成统一制式；

所述将所述多路视频码流合并在至少一路复合码流中的方法具体为：

根据去隔行设置的分辨率门限值将转换成统一制式后的多路视频码流合并在至少一路复合码流中。

3.如权利要求2所述的方法，其特征在于，所述根据去隔行设置的分辨率门限值将转换成统一制式后的多路视频码流合并在至少一路复合码流中的方法具体为：

根据所述去隔行设置的分辨率门限值将所述多路视频码流分组；

将每组视频码流按照预定的顺序进行一级缓存；

按照预定的规则抽取每组视频码流中的数据并打包，使得每组视频码流形成一路复合码流。

4.如权利要求3所述的方法，其特征在于，所述将去隔行处理之后的复合码流中的各路视频码流分离的方法具体为：

按照预先设定的区域将所述去隔行处理之后的复合码流进行二级缓存，使得所述去隔行处理之后的复合码流中的各路视频码流存储在不同的区域。

5.如权利要求4所述的方法，其特征在于，所述将分离后的所述各路视频码流输出到显存的方法具体为：

根据各路视频码流在二级缓存时存储的区域标识将各路视频码流输出到显存的对应位置。

6.如权利要求4或5所述的方法，其特征在于，所述一级缓存及所述二级缓存的存储介质均为双倍速率同步动态随机存储器DDR。

7.一种视频处理装置，其特征在于，包括：

获取单元，用于分别获取多路视频码流；

码流合并单元，用于在合并处理环节，将所述多路视频码流合并在至少一路复合码流中；

去隔行处理单元，用于对所述复合码流进行去隔行处理；所述对所述复合码流进行去隔行处理采用的是运动自适应算法；

码流分离单元，用于将去隔行处理之后的复合码流中的各路视频码流分离；

输出单元，用于将分离后的所述各路视频码流输出到显存。

8.如权利要求7所述的装置，其特征在于，还包括：

转换单元，用于将所述多路视频码流转换成统一制式；

所述码流合并单元将所述多路视频码流合并在至少一路复合码流中的方法具体为：

根据去隔行设置的分辨率门限值将转换成统一制式后的多路视频码流合并在至少一路复合码流中。

9.如权利要求8所述的装置，其特征在于，所述码流合并单元包括：

分组单元，用于根据所述去隔行设置的分辨率门限值将所述多路视频码流分组；

缓存单元，用于将每组视频码流按照预定的顺序进行一级缓存；

码流形成单元，用于按照预定的规则抽取每组视频码流中的数据并打包，使得每组视频码流形成一路复合码流。