CN103532590A

CN103532590A - 一种跳频通信的双通道同步方法

Info

Publication number: CN103532590A
Application number: CN201310525174.5A
Authority: CN
Inventors: 何奎龙; 陈志�; 蒲祥东
Original assignee: Sichuan Jiuzhou Electric Group Co Ltd
Current assignee: Sichuan Jiuzhou Electric Group Co Ltd
Priority date: 2013-10-31
Filing date: 2013-10-31
Publication date: 2014-01-22
Anticipated expiration: 2033-10-31
Also published as: CN103532590B

Abstract

本发明涉及通讯领域技术，尤其是一种跳频通信的双通道同步方法。本发明针对现有技术中存在的问题，提供一种跳频通信的双通道同步方法，本方法在同步字头法的基础上，通过对发射端同步字头传输的巧妙设计，选择短周期伪随机序列作为频率控制码，通过对同步码图案的设计，充分利用跳频同步头的特殊图案性质，快速实现跳频同步，解决现有技术中利用同步字头法中需要TOD信息，占用的同步频点多，通信的隐蔽性不高等问题。本发明通过对跳频同步头进行相关度计算确认跳频同步是否完成，从而在收发两端建立连接，完成本设计。本发明应用于跳频通讯领域。

Description

一种跳频通信的双通道同步方法

技术领域

本发明涉及通信领域技术，尤其是一种跳频通信的双通道同步方法。

背景技术

目前，无线通信是通信中的重要领域，而跳频技术是无线通信领域经常使用的技术。跳频通信的基本工作原理是，通信信号的载波频率按照预定规律进行变化，具体而言，通信中的载波频率受特定码的控制而按照预定规律变化。第三方在不知道控制码（跳频图案：在跳频序列控制下，载波频率随时间跳变的规律称为跳频图案）的情况下，不能侦听通信信息。

跳频的关键问题是跳频同步，即收、发两端的载波频率必须具有相同的变化规律、具体要求做到以下两点：

1、接收端的跳频图案与发送端的跳频图案一致；

2、接收端和发送端的载波频率变化时刻一致。

跳频同步依据同步信息传递及获取方式的不同，可以分为三种基本方法，分别是独立信道法、同步字头法和参考时钟法。其中同步字头法：是在跳频通信之前，选定一个或几个频率，先传送一组特殊的携带同步信息的码字，接收端收到此同步信息码字后，按同步信息的指令进行实践校准和跳频。因为是在通信之前先传递同步码字，故称为同步字头法。使用该方法，发送端含有同步信息的码字，接收端解码后，依据同步信息使接收端与发送端实践同步。同步信息包括跳频图案的实时状态信息和实时时间信息，即TOD信息的低位。

跳频技术以其良好的抗干扰、抗截获性能在军事通信领域得到广泛应用。无线电发送接收端依据预先确定的序列重复的改变频率，只在每个频率上停留很短时间。如果发送接收端是同步的，他们将始终在相同的时间上调谐到相同的频率，因此通信将是可能的，但是，跳频的应用也受到一些限制。主要表现在接收端硬件设计复杂，跳频同步延迟大，一般的跳频同步头容易受到对方干扰，一旦被干扰，系统将崩溃。

同步字头法：在跳频通信之前，选定一个或几个频率，先传送一组特殊的携带同步信息的码字，接收端收到此同步信息码字后，按同步信息的指令进行实践校准和跳频。因为是在通讯之前先传达同步码字，故称同步字头法。使用该种方法，发送机需要发送含有同步信息的码字，接收端解码后，依据同步信息使接收端与发送机时间同步。同步信息包括跳频图案的实时状态信息和实施时间信息，即TOD（Time of Day，实时时间信息）信息。实时实践信息包括年、月、日、时、分、秒、毫秒等，数据较长。数据太长，占用频率就多，容易暴漏同步字头的频率，所以实践中往往只传输TOD信息的低位，即毫秒和秒。

同步字头法缺点：虽然不需要专门的同步信息通道而是利用通道信道来传递同步信息，但同步信息传递使用同步频率，为了使同步信息隐蔽，应采用尽量短的同步字头，但是同步字头太短又影响传送的同步信息量的多少，需要这种考虑。采用同步字头法的跳频系统为了能保持系统的长时间同步，还需要在通信过程中，插入一定的同步信息码字。

利用同步字头法实现跳频同步时，同步信息必须包含TOD信息，为了实现时间的完全同步，需传递完整的TOD信息。TOD信息很长，包括年、月、日、时、分、秒、毫秒等信息，同时考虑到TOD信息的重要性，往往采用纠错编码、相关编码或大数判决方法，这也就更加增大了TPD信息的长度。

目前常用的传输TOD信息的方法有两种，一种是完全传输完整的TOD信息，另一种是只传输部分TOD信息，忽略掉TOD高位信息。第一种方法传输完整的TOD信息，数据很多，占用的同步频率多，同步频率暴露的可能性增大，降低了通信的隐蔽性。而为了保证同步频率的安全性和隐蔽性，可采用第二种方法，只传输部分TOD信息，但这样接收端就不能得到完全的TOD信息，只能使用有限的TOD信息，不能实现接发两端时间的完全同步，容易出现时钟偏移和TOD高位错开。

发明内容

本发明所要解决的技术问题是：针对现有技术中存在的问题，提供一种跳频通信的双通道同步方法，本方法在同步字头法的基础上，通过对发射端同步字头的巧妙设计，选择短周期伪随机序列作为频率控制码，通过对同步码图案的设计，充分利用跳频同步头的特殊图案性质，快速实现跳频同步，解决现有技术中利用同步字头法中TOD信息数据很多，占用的同步频率多，通信的隐蔽性不高等缺陷。

本发明采用的技术方案如下：

一种跳频通信的双通道同步方法包括：

步骤1：发射端、接收端设定并选用相同的频率表及帧结构，所述帧结构包括N个跳频同步头和M个有效信息码，所述跳频同步头包括X个跳频同步码和Y个确认码，所述跳频同步码是通过PN序列生成器生成；

步骤2：接收端快跳源接收通道、接收端慢跳源接收通道分别对应在快跳源守候频率、慢跳源守候频率上捕获帧结构信息；

步骤3：发射端对N个跳频同步头进行扩频，接收端通过解扩相关运算获得相关度值，当相关度值大于某一阈值G，则接收端输出相关峰脉冲；如此循环直到N个跳频同步头传输完毕；

步骤4：接收端利用相关峰脉冲的图案性质确定当前的PN序列状态，利用该PN序列状态控制接收端PN序列生成器产生相应的频率控制字控制DDS产生该频率；

步骤:5：接收端控制接收端快跳源通道处于步骤4所得的频率，接收端快跳源通道对收到的确认码进行相关解扩运算，当相关度大于某一阈值G时，接收端输出相关峰脉冲，接收端快跳源通道根据步骤4所得的PN状态控制PN序列生成器产生频率控制字控制DDS产生相应工作频率给快跳源通道，完成跳频同步；否则接收端重新接收发射端数据，进行发射信息的第二段跳频同步码捕获，其中可设置接收端进行n次跳频同步码捕获，n大于1。

所述步骤1中所述频率表的频率顺序、频率值间隔都不相同，所述频率表顺序值是根据PN序列生成器生成。

所述步骤3具体步骤包括：

步骤31：发射端选用随机码M0对N个调频同步头进行扩频，得到M0*X个码片，接收端用相同的随机码M0对接收到的M0*X个码片，进行解扩相关运算，得到相关度值，判断这个相关度值与某一阈值G的关系，当相关度值大于某一阈值G，接收端输出相关峰脉冲；接收端接收发射端扩频后的跳频同步码，并与接收端本地的跳频同步图案进行比较，跳频同步码本身不携带信息。

所述步骤4利用该PN序列状态控制接收端PN序列生成器产生相应的频率控制字控制快跳源频率具体步骤是：接收端根据步骤3中输出的相关峰脉冲时间间隔，判断发射端当前PN序列状态，控制本地PN、序列生成器生产确认脉冲的PN码，以该码值作为地址码在频率表中查到相应频率值，并通过接收端控制DDS产生相应的频率给接收端快跳源通道。

所述步骤5中接收端选用随机码M0，对发射端的确认码进行相关解扩运算，当相关度阈值大于G时，接收端输出相关峰脉冲，接收端调整本地PN、序列生成器，按照步骤4得到发射端当前PN序列状态，生成对应PN序列码，根据该PN序列码查表，得到响应频率值，控制DDS产生相应的频率，使得快跳源通道工作与该频率点。完成调频同步。

所述步骤4中接收端调整本地PN码具体过程是分前后两端，跳频同步头采用短周期PN序列，数据信息采用长周期PN序列，两者通过状态复用形成一个组合的PN序列。

所述帧结构包括两段跳频同步头和有效信息码，所述跳频同步头包括15个跳频同步码和1个确认码时，PN序列生成器包括6个移位寄存器、6或门、加法器、计数器、开关，所述第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器、第五移位寄存器、第六移位寄存器依次串联，所述第一移位寄存器输出端、第二移位寄存器输出端、第三移位寄存器输出端、第四移位寄存器输出端、第五移位寄存器输出端、第六移位寄存器输出端分别对应与6或门第一输入端、6或门第二输入端、6或门第三输入端、6或门第四输入端、6或门第五输入端、6或门第六输入端连接，第三移位寄存器输出端或者第五移位寄存器输出端分别与开关第一输入端。开关第二输入端连接，开关输出端与加法器第一输入端连接，计数器输出端与开关主控端连接，第一移位寄存器输出端与加法器第二输入端连接，加法器输出端与第一移位寄存器输入端连接，当控制字从第一移位寄存器输入端输入时，移位寄存器依据时钟节拍循环移位，每个时钟节拍6或门输出一个值，该值即是当前PN码。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

通过对跳频同步头巧妙设计，充分利用跳频同步头图案的特殊性质，快速实现跳频同步，由于同步头频率是伪随机的不易被侦听，抗干扰能力更强。接收机采用双通道结构较为简化。

附图说明

本发明将通过例子并参照附图的方式说明，其中：

图1本发明流程图。

图2是2个跳频同步码和1个确认码时的帧结构示意图。

图3跳频同步码信号示意图。

附图标记1-其他频率 2-慢跳源守候频率

3-快跳源守候频率 4-调频同步头确认码

图4PN序列生成器结构示意图。

具体实施方式

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

1、帧结构包括跳频同步头和有效信息码。其中跳频同步头由n段重复结构组成（每个结构都包括X个跳频同步码和Y个确认码，其中X>Y），设计多个跳频同步头是为了增加捕获概率，即一次跳频同步失败后还可以进行第二次跳频同步、第三次跳频同步…、第n次跳频同步。实际应用可以根据通信条件减少一次跳频同步。其中设置n越小，系统开销约小，但是同步概率会降低；n越大，系统开销也越大，但是同步概率增高。如图2所示 X=15，Y=1时形成跳频同步头。本方法设计原理：接收端通过接收发射端发射的跳频同步头与接收端本地的跳频同步头图案进行比较来获取跳频同步信息，通过判断确认信息正确，则接收端则与发射端同步成功，此时接收端接收发射端发射的有效信息码。

2、通常接收端与发射端预先设定多张频率表，每张频率表的频率顺序、频率值都应该不同。频率表前面的X个频率为跳频同步头频率值，其排列顺序由PN序列限制，具体间隔顺序见图3。

3、 PN序列周期大于有效信息码M。

4、发射端脉冲信号之间时间间隔的定义应该是一个区间，接收端根据该脉冲间隔区间微调本地产生频率的时间，当处于区间低端时产生频率时间提前否则延后从而实现同步跟踪。

5、慢跳源守候频率范围是工作频带内任意频率。快跳源守候频率范围是工作频带内任意频率，均可根据需要灵活设置。表1中慢跳源守候频率、快跳源守候频率是接收端在选定该表后快跳源接收通道、快跳源接收通道的初始守候频率，对于不同的频率表，这两个频率应不同。因此只有通信双方设定选择同一张频率表，通信才可能建立。接收端为双通道接收，分别叫快跳源通道和慢跳源通道。快跳源通道又称主通道，跳频同步完成后由快跳源通道同步跟随发射端一起快速跳频完成跳频通信；慢跳源通道为辅助接收通道，它一般都在固定频率上工作，只有在设定不同频率表时才会发生改变。

表1 频率表设计（部分）

地址码	频率值	地址码	频率值
				1	慢跳源守候频率	17	其它任意频率
2	慢跳源守候频率	18	其它任意频率
				3	快跳源守候频率	19	其它任意频率
4	快跳源守候频率	20	其它任意频率
				5	其它任意频率	21	其它任意频率
6	慢跳源守候频率	22	其它任意频率
				7	慢跳源守候频率	23	其它任意频率
8	其它任意频率	24	其它任意频率
				9	其它任意频率	25	其它任意频率
10	其它任意频率	26	其它任意频率
				11	其它任意频率	27	其它任意频率
12	快跳源守候频率	28	其它任意频率
				13	慢跳源守候频率	29	其它任意频率
14	慢跳源守候频率	30	其它任意频率
				15	快跳源守候频率	31	其它任意频率
16	其它任意频率	32	其它任意频率

如图1所示，实施例一：以2个跳频同步头（每个同步头包括15个跳频同步码和1个确认码）为例。

步骤1：收发两端设定所选用的频率表及帧结构，具体是：

通常收发两端应该预先设定多张频率表，每张频率表的频率顺序、频率值都应该不同。频率表前面的15个频率为跳频同步码频率，其排列顺序由跳频码序列限制，具体间隔顺序见图3。其他任意频率，这里其它任意频率不是一个固定频率，应该是满足跳频间隔要求的很多种频率，即一个黑色条块一个频率，它们可以相同，但大多时候是各个不同的。频率表后面的频率顺序没有特殊规定。频率表具体设计见表1。表1设定发射端PN序列（跳频码序列）生成器如图4所示，其初始值设定为5，则生成的PN序列前15个为：5、11、 6、12、9、2、4、8、1、3、7 、15、14、13、10。依据该PN序列作为地址码制作频率表1。表中慢跳源守候频率、快跳源守候频率是接收端在选定该表后两个接收通道的初始守候频率，对于不同的频率表，这两个频率应不同。因此只有通信双方设定选择同一张频率表，通信才可能建立。

帧结构设计见图2所示，设计两个跳频同步头是为了增加捕获概率，即一次跳频同步失败后还可以进行第二次跳频同步码校验。实际应用可以根据通信条件减少一次跳频同步。

跳频同步头设计选择短周期（Th=15）跳频码序列以便于同步快速捕获。在数据传输时选择周期为T的PN序列作为跳频码序列，要求PN序列周期T大于有效信息码数M，这样PN状态不重复，不易被侦测。

步骤2：接收端两个通道在两个固定频率点上守候，具体是：

接收端为双通道接收，分别叫快跳源通道和慢跳源通道。快跳源通道又称主通道，跳频同步完成后由快跳源通道同步跟随发射端一起快速跳频完成跳频通信；慢跳源通道为辅助接收通道，它一般都在固定频率上工作，只有在设定不同频率表时才会发生改变。

步骤3、接收端根据发射端的解扩信号，获得跳频同步头脉冲信号，具体是：

发射端选用随机码M0对32位调频同步头进行扩频（本发明中跳频同步头内不需要携带任何信息，因此所有32个跳频同步脉冲选用一个随机码M0），得到M0*32个码片，接收端用相同的随机码M0对收到的M0*32个码片，进行解扩相关运算，得到相关度值，判断这个相关度值与某一阈值G的关系，当相关度值大于某一阈值G（60%-80%），即接收端输出相关峰脉冲。

步骤4、根据两个通道获得的相关峰脉冲之间的时间间隔所确定的图案性质确定确认脉冲的跳频频率；（接收端根据发送端31个脉冲相关峰时间间隔，得到发射端发射确认脉冲的脉冲频率（得到发射端在某个频点上发送的确认脉冲）。具体是；

利用步骤3获得的相关峰脉冲，接收端根据相关峰脉冲间隔，判断发射端当前PN序列状态，控制本地PN序列生成器生成确认脉冲的PN码，以该码值作为地址码在频率表中查得相应频率值，并通过接收端控制DDS产生相应的频率给快跳源通道。如图3所示，慢跳源通道收到相关峰脉冲后一个脉冲间隔快跳源通道收到相关峰脉冲则进入S0状态。在S0状态下如果在间隔两个脉冲后慢跳源通道收到相关峰，相隔一个脉冲间隔后快跳源通道收到相关峰则进入状态S1，再间隔一个脉冲慢跳源通道收到相关峰，间隔两个脉冲快跳源通道收到相关峰进入状态S2, 再间隔一个脉冲后慢跳源连续收到两个相关峰，则下一个状态为S3（TOA）。这个状态表示下一频点的频率控制码。

步骤5、控制快跳源处于步骤4所得到的频率，相关解扩后判断是否出峰，具体是：

快跳源通道工作于步骤4所得到的发射端确认码对应的频率，同步骤三一样，接收端以相同的随机码M0对发射端的确认码进行相关解扩运算，一旦相关度大于某一阈值G即接收端输出相关峰脉冲。接收端调整本地PN序列生成器，按照步骤4得到发射端当前PN序列状态，生成对应PN序列码，根据该PN序列码查表，得到响应频率值，控制DDS产生相应的频率，使得快跳源通道工作与该频率点。完成调频同步。然后发送有效信息。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims

1.一种跳频通信的双通道同步方法，其特征在于包括：

2.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于所述步骤1中所述频率表的频率顺序、频率值间隔都不相同，所述频率表顺序值是根据PN序列生成器生成。

3.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于步骤3具体步骤包括：

步骤3：发射端选用随机码M0对N个跳频同步头进行扩频，得到M0*X个码片，接收端用相同的随机码M0对接收到的M0*X个码片，进行解扩相关运算，得到相关度值，判断这个相关度值与某一阈值G的关系，当相关度值大于某一阈值G，接收端输出相关峰脉冲；接收端接收发射端扩频后的跳频同步码，并与接收端本地的跳频同步码图案进行比较，跳频同步码本身不携带信息。

4.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于所述步骤4利用该PN序列状态控制接收端PN序列生成器产生相应的频率控制字控制快跳源频率具体步骤是：接收端根据步骤3中输出的相关峰脉冲时间间隔，判断发射端当前PN序列状态，控制本地PN序列生成器生产确认脉冲的PN码，以该码值作为地址码在频率表中查到相应频率值，并通过接收端控制DDS产生相应的频率给接收端快跳源通道。

5.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于所述步骤5中接收端选用随机码M0，对发射端的确认码进行相关解扩运算，当相关度阈值大于G时，接收端输出相关峰脉冲，接收端调整本地PN序列生成器，按照步骤4得到发射端当前PN序列状态，生成对应PN序列码，根据该PN序列码查表，得到响应频率值，控制DDS产生相应的频率，使得快跳源通道工作与该频率点，完成频跳同步。

6.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于所述步骤4中接收端调整本地PN码具体过程是分前后两端，跳频同步头采用短周期PN序列，数据信息采用长周期PN序列，两者通过状态复用形成一个组合的PN序列。

7.根据权利要求1所述的一种跳频通信的双通道同步方法，其特征在于所述帧结构包括两段跳频同步头和有效信息码，所述跳频同步头包括15个跳频同步码和1个确认码时，PN序列生成器包括6个移位寄存器、6或门、加法器、计数器、开关，所述第一移位寄存器、第二移位寄存器、第三移位寄存器、第四移位寄存器、第五移位寄存器、第六移位寄存器依次串联，所述第一移位寄存器输出端、第二移位寄存器输出端、第三移位寄存器输出端、第四移位寄存器输出端、第五移位寄存器输出端、第六移位寄存器输出端分别对应与6或门第一输入端、6或门第二输入端、6或门第三输入端、6或门第四输入端、6或门第五输入端、6或门第六输入端连接，第三移位寄存器输出端或者第五移位寄存器输出端分别与开关第一输入端，开关第二输入端连接，开关输出端与加法器第一输入端连接，计数器输出端与开关主控端连接，第一移位寄存器输出端与加法器第二输入端连接，加法器输出端与第一移位寄存器输入端连接，当控制字从第一移位寄存器输入端输入时，移位寄存器依据时钟节拍循环移位，每个时钟节拍6或门输出一个值，该值即是当前PN码。