CN103532382B - 一种开关电源电路 - Google Patents

Abstract

本发明实施例提供一种开关电源电路，所述开关电源电路包括BUCK降压斩波电路以及电荷泵电路，其中：所述BUCK电路包括第一功率开关、第二功率开关、电感器、第二输出电容和跨接在所述第二输出电容两极的第二负载，所述电荷泵电路包括所述第一功率开关、所述第二功率开关、第三功率开关、第四功率开关、泵电容、及第一输出电容和第一负载；采用了本发明实施例提供的开关电源电路，采用电路复用方案，将BUCK电路和电荷泵电路的部分MOS功率开关管复用，因此可以减少芯片封装尺寸。

Description

一种开关电源电路

技术领域

本发明涉及电子领域，具体涉及一种开关电源电路。

背景技术

在便携电子产品的应用中，高度集成电源管理芯片（power managementunit，PMU）逐渐成为主流，该种技术要求PMU的封装尺寸尽可能小。

例如，在PMU系统芯片中，当需要给蓝牙系统供电时，需要低于电池电压的电源供电，这就需要有降压斩波(BUCK DC-DC)变换器，而音频功率放大电路中需要负电压来供电，可以用四开关负电荷泵电路（Negative ChargePump）产生负电压。

现有技术的四开关负电荷泵结构如图1所示，图中的电路由四个集成在芯片内部的功率开关SW1～SW4，一个作为外接电容的泵电容Cf组成。C_o1为负载电容，R_o1为负载电阻。SW1和SW3一组，SW2和SW4一组，两组开关分别工作在不交叠的两相时钟，给泵电容Cf交替充放电。由于泵电容上电压不能突变，所以充电阶段的正电压，到放电阶段极性颠倒转换成负电压。假设Φ1阶段开关的导通时间为D*T，则Φ2阶段导通时间为(1-D)*T。其中D为占空比，T为时钟周期。特别的，当D=0.5时，上述电荷泵就成为-1倍电荷泵，即Vo1=-VDD（如果忽略开关导通阻抗和电容ESR）由电路结构看出，电路至少需要5个PIN，分别是VDD，CF1，CF2，GNDCP和Vo1。

而现有技术的降压斩波电路，即BUCK电路的结构如图2所示，该BUCK电路由两个功率开关SWP和SWN以及电感器L0，输出电容C_o2组成。输出电压经过负反馈，由控制电路调制产生两个不交叠脉冲，宽度分别为D*T和(1-D)*T，其中D为占空比，T为时钟周期。充电阶段(D*T)，SWP导通，SWN截止，电源通过开关SWP给电感充电；放电阶段((1-D)*T),SWP截止，SWN导通，由于电感电流不能突变，所以电感通过SWN到地放电。由电路结构看出，BUCK功率级电路至少需要3个PIN，分别是VDD，LX，GNDP。

因此，可以看到这种包含BUCK DCDC和负电荷泵的开关电源至少需要8个引脚。

发明内容

本发明的目的是提供一种开关电源电路，以减少电源管理芯片封装时所采用的引脚的数目。

为实现上述目的，本发明实施例提供一种开关电源电路，所述开关电源电路包括BUCK降压斩波电路以及电荷泵电路，其中：

所述BUCK电路包括第一功率开关、第二功率开关，所述第一功率开关的源极连接电源电压，所述第二功率开关的源极接地，所述第一功率开关的漏极和所述第二功率开关的漏极连接，所述第一功率开关的漏极和所述第二功率开关的漏极的公共连接点，用于连接外接的电感器一端，所述电感器连接一端连接第二输出电路；

所述电荷泵电路包括所述第一功率开关、所述第二功率开关、第三功率开关、第四功率开关和外接的泵电容、其中，所述第一功率开关和所述第二功率开关与所述BUCK电路复用，所述第三功率开关的漏极与所述第四功率开关的漏极相连，所述泵电容一端连接在所述第一功率开关的漏极与所述第二功率开关的漏极的连接点，另一端连接在所述第三功率开关的漏极与所述第四功率开关的漏极的连接点，所述第四功率开关的源极接地，所述第三功率开关的源极连接外部的第一输出电路。

较佳的，所述电感器连接一端连接第二输出电路，所述第二输出电路包括第二输出电容，所述第二输出电容与第二负载并联。

较佳的，所述第三功率开关的源极连接的外部的第一输出电路，包括第一输出电容，所述第一输出电容和所述第一负载并联后，连接在所述第三功率开关的源极。

较佳的，所述第一功率开关为PMOS晶体管，所述第二功率开关、所述第三功率开关和所述第四功率开关为NMOS晶体管。

较佳的，所述第一、第二、第三、第四功率开关为NMOS晶体管。

较佳的，当所述第一功率开关导通时，所述第二功率开关截止，所述第四功率开关导通，所述第三功率开关截止，所述电源经过所述第一功率开关、所述电感器和所述第二负载形成的第一通路给第一负载提供电流，所述电感器储存电能；所述电源经过所述第一功率开关所述泵电容以及所述第四功率开关形成的第三通路给所述泵电容充电，所述第一输出电容向所述第一负载提供所述第一负载所需的电流，第一负载需要的电流由第一输出电容提供。

较佳的，当所述第一功率开关和所述第四功率开关截止时，所述第二功率开关和所述第三功率开关导通，所述电感器通过所述第二功率开关向接地端放电；所述泵电容提供第一负载和第一输出电容所需的电流。

采用了本发明实施例提供的开关电源电路，采用电路复用方案，将BUCK电路和电荷泵电路的部分MOS管和引脚复用，因此可以减少芯片封装尺寸。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术电荷泵电路的原理图；

图2是现有技术BUCK电路的原理图；

图3是本发明实施例提供的开关电源电路的电路图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

如图3所示，本发明实施例提供了一种开关电源电路，所述开关电源电路包括BUCK降压斩波电路以及电荷泵电路，其中：所述BUCK电路包括第一功率开关SWP、第二功率开关SWN、电感器L0、第二输出电容C_o2和跨接在所述第二输出电容C_o2两极的第二负载（例如可以标识为R_o2），所述第一功率开关SWP的漏极和所述第二功率开关SWN的漏极连接，所述第二功率开关SWN的源极接地，所述第一功率开关SWP的源极连接电源电压VDD，所述电感器L0一端连接在所述第二输出电容C_o2、另一端连接在所述第一功率管开关SWP的漏极和所述第二功率管开关SWN的漏极的连接点；

所述电荷泵电路包括所述第一功率开关SWP、所述第二功率开关SWN、第三功率开关SW2、第四功率开关SW3、外界的泵电容Cf、及第一输出电容C_o1和第一负载R_o1；其中SWP和SWN与BUCK电路复用，所述第三功率开关SW2的漏极与所述第四功率开关SW3的漏极相连，所述第四功率开关SW3的源极接地，所述泵电容Cf一端连接在所述第一功率开关SWP的漏极与所述第二功率开关SWN的漏极的连接点，另一端连接在所述第三功率开关SW2的漏极与所述第四功率开关SW3的漏极的连接点，所述第一输出电容C_o1和所述第一负载R_o1并联后，连接在所述第三功率开关SW2的源极。

图3所示的实施例中，所述SWP为PMOS晶体管，SWN、SW2和SW3为NMOS晶体管，但是在其他的实施例中，也可以将四个功率开关均采用NMOS晶体管。

BUCK电路工作在PWM模式下，受BUCK控制电路控制，当电路参数和BUCK负载电流都确定时，占空比D和周期T都是定值，电荷泵工作在由BUCK控制环路决定的开关时钟下。

当SWP导通时，所述SWN截止，导通时间为D*T，SW3导通，所述SW2截止，所述电源VDD经过SWP、L0和第二负载R_o2形成的第一通路给所述电感器L0充电；所述电源VDD经过SWP、Cf以及SW3形成的第三通路给所述泵电容Cf充电，此时第一负载R_o1需要的电流由第一输出电容C_o1提供。

V_Cf＝VDD-I_充*(R_SWP+R₃) (1)

$I_{O1}=\frac{C_{O1}*V_{O1}}{D*T}---\left(2\right)$

其中V_Cf为电容Cf上的电压，I_充为Cf充电电流，I_O1为电荷泵负载电流，R_SWP和R₃分别为MOS开关SWP和SW3的导通电阻。

当SWP和所述SW3截止时，SWN和SW2导通，导通时间为(1-D)*T。电感电流不能突变，所述电感器L0通过SWN，也就是通路2向接地端放电；同时Cf上电压不能突变，Cf下极板变为负电压，泵电容Cf从第一输出电容C₀₁和第一负载R_o1抽电流。

V_O1＝-V_Cf+I_放*(R_SWN+R₂) (3)

此外，由充放电阶段电容电荷守恒可以得到：

I_充*D*T＝I_放*(1-D)*T (5)

由公式(1)～(5)，可以得到：

$V_{O1}=-\mathrm{VDD}+I_{O1}*[\frac{1}{D}*(R_{\mathrm{SWP}}+R_3)+\frac{1}{1-D}*(R_{\mathrm{SWP}}+R_2)]---\left(6\right)$

从公式(6)看出，随着电荷泵负载电流I_O1增大，MOS开关上的损耗也变得很大。

此电路与BUCK和负电荷泵电路比较可以看出，PIN由8个减少为5个，电路的复用使得封装尺寸缩小。

采用了本发明实施例提供的开关电源电路，采用电路复用方案，将BUCK电路和电荷泵电路的部分MOS管和引脚复用，因此可以减少芯片封装尺寸。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种开关电源电路，其特征在于，包括BUCK降压斩波电路以及电荷泵电路，其中：

所述BUCK降压斩波电路包括第一功率开关、第二功率开关，所述第一功率开关的源极连接电源，所述第二功率开关的源极接地，所述第一功率开关的漏极和所述第二功率开关的漏极连接，所述第一功率开关的漏极和所述第二功率开关的漏极的公共连接点，用于连接外接的电感器的一端，所述电感器的另一端连接第二输出电路；

所述电荷泵电路包括所述第一功率开关、所述第二功率开关、第三功率开关、第四功率开关和外接的泵电容、其中，所述第一功率开关和所述第二功率开关与所述BUCK降压斩波电路复用，所述第三功率开关的漏极与所述第四功率开关的漏极相连，所述泵电容一端连接在所述第一功率开关的漏极与所述第二功率开关的漏极的连接点，另一端连接在所述第三功率开关的漏极与所述第四功率开关的漏极的连接点，所述第四功率开关的源极接地，所述第三功率开关的源极连接外部的第一输出电路；

当所述第一功率开关导通时，所述第二功率开关截止，所述第四功率开关导通，所述第三功率开关截止，所述电源经过所述第一功率开关、所述电感器和第二负载形成的第一通路给所述电感器储存电能；所述电源经过所述第一功率开关所述泵电容以及所述第四功率开关形成的第三通路给所述泵电容充电。

2.如权利要求1所述的开关电源电路，其特征在于，所述电感器的另一端连接第二输出电路，所述第二输出电路包括第二输出电容，所述第二输出电容与第二负载并联。

3.如权利要求1或2所述的开关电源电路，其特征在于，所述第三功率开关的源极连接的外部的第一输出电路，包括第一输出电容，所述第一输出电容和第一负载并联后，连接在所述第三功率开关的源极。

4.如权利要求1所述的开关电源电路，其特征在于，所述第一功率开关为PMOS晶体管，所述第二功率开关、所述第三功率开关和所述第四功率开关为NMOS晶体管。

5.如权利要求1所述的开关电源电路，其特征在于，所述第一、第二、第三、第四功率开关为NMOS晶体管。

6.如权利要求3所述的开关电源电路，其特征在于，当所述第一功率开关和所述第四功率开关截止时，所述第二功率开关和所述第三功率开关导通，所述电感器通过所述第二功率开关向接地端放电；所述泵电容提供第一负载和第一输出电容所需的电流。