CN103530446A - 一种通信协议的报文路径信息在混合语言验证系统中的提取方法 - Google Patents
一种通信协议的报文路径信息在混合语言验证系统中的提取方法 Download PDFInfo
- Publication number
- CN103530446A CN103530446A CN201310440282.2A CN201310440282A CN103530446A CN 103530446 A CN103530446 A CN 103530446A CN 201310440282 A CN201310440282 A CN 201310440282A CN 103530446 A CN103530446 A CN 103530446A
- Authority
- CN
- China
- Prior art keywords
- message
- emulation
- time
- protocol
- verification system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
本发明提供了一种通信协议的报文路径信息在混合语言验证系统中的提取方法，该发明将报文路径信息在单独C++（SystemC）或是Verilog语言验证系统中提取，扩展到在C++（SystemC）和Verilog两种混合语言验证系统中提取并其输出在同一模块中，同时将带时序的Verilog语言验证环境中RTL（RegisterTransferLevel，寄存器传输级)仿真时间和不带时序的C++（SystemC）语言验证环境仿真时间进行相应调整，从而减少报文路径在图形显示时带来的混合语言验证系统中时间间隔过大的问题，保证了报文路径可视化的连续性，为通信协议在C++（SystemC）和Verilog两种混合语言验证环境间的仿真提供了重要的验证、测试辅助手段。
Description
技术领域
本发明涉及计算机体系结构中的多节点多处理器计算机系统CC-NUMA（Cache Coherent Non-Uniform Memory Access——Cache一致性非一致内存访问）架构，Cache Coherence协议的多级一致性域，ASIC芯片，系统协议仿真测试方法，C++（SystemC）和Verilog混合仿真验证系统。
背景技术
当前多处理器之间的连接方式由总线连接转变为点对点连接，内存也从挂接处理器外部桥接芯片转变为直接挂接处理器。由于内存挂接方式的变化，从而多处理器系统中出现了NUMA（Non-Uniform Memory Access——非一致内存访问）和CC-NUMA（Cache Coherence Non-Uniform Memory Access——Cache一致性-非一致性内存访问）等架构。
基于扩展型Cache Coherence协议的多级一致性域CC-NUMA系统协议十分复杂，而基于此扩展协议定制化的ASIC NC节点控制器芯片在设计前期协议仿真尤为重要。如单独在C++和SystemC 平台（未加入ASIC逻辑设计代码）的协议仿真，或是单独在ASIC逻辑设计ncverilog 环境下的协议仿真。C++和SystemC 平台主要侧重于协议功能性验证，它未加入时序逻辑，因而仿真速度快。ncverilog 环境下主要是ASIC逻辑设计的RTL级仿真，它有时序约束，在协议验证时可以查看时序波形，但是在加入协议来验证逻辑代码时，如何快速定位协议仿真在RTL级代码中的传输却相对复杂。
在协议仿真时C++（SystemC ）结合ncverilog将构成协议仿真混合语言验证系统。协议报文仿真在混合语言验证系统传输时需要在两种语言验证系统中互相通信，在协议仿真验证过程中，如何快速的定位协议仿真错误是在哪种语言仿真验证系统中产生的，将对协议仿真验证和测试效率提升起到关键性作用，同时大大缩短了ASIC 逻辑设计RTL级全系统协议仿真验证的时间。
发明内容
本发明的目的是提供一种通信协议的报文路径信息在混合语言验证系统中的提取方法。
本发明的目的是按以下方式实现的，具体步骤如下：
(1) 在混合语言验证系统中进行全系统协议仿真，首先在C++（SystemC ）语言验证部分加入协议仿真报文路径信息提取模块，提取模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，采用SC_METHOD进程监控报文传输，不同Clump节点使用不同的sc_fifo容器记录报文传输信息；
(2) 在混合语言验证系统中进行全系统协议仿真时，NCVerilog语言验证部分加入协议仿真报文路径信息提取模块。模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，提取全系统协议仿真报文在RTL级 NC（Node Controller，节点控制器）NC0-NC1背靠背之间传输的路径信息，也能扩展到多个NC间的传输；
(3) 将以上信息提取模块中的仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3；
(4) 混合语言验证系统将全系统协议仿真时产生的协议仿真报文路径信息统,C++（SystemC）验证系统和Verilog验证系统的报文路径信息提取后统一输出到同一文档中，文档类型为.out，通过协议报文仿真路径可视化图形子系统生成的.exe可执行文件调用a.out文档，显示报文路径图形，通过生成的报文路径信息图形进行查看报文传输路径。
（SystemC）语言验证部分包括以下内容：
(1) 在C++（SystemC）语言验证环境中加入协议仿真报文路径信息提取模块，信息中Clump号设置为0、1； 0表示报文在Clump0内的BFM0、BFM1和 RTL NC0间传输，1表示报文在Clump1内的BFM2、BFM3和 RTL NC0间传输；
(2) 仿真起始时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
(3) 采用两个SC_METHOD进程监控报文传输，一个监控Clump0，另一个监控Clump1，Clump0与Clump1分别使用不同的sc_fifo容器记录报文传输信息，记录信息中有Clump号、报文仿真起始时间、报文传输类型、发送与接收节点、报文传输ID号和延时信息，报文仿真结束时间不记录在内，报文仿真结束时间去每条报文结束时写向.out文档时刻的时间；
(4) 报文路径信息在仿真过程中输出到a.out文档里；
(5) NCVerilog语言验证部分加入协议仿真报文路径信息提取模块，主要信息中Clump号设置为4；4是表示报文在Clump之间的传输，即是NC0 与NC1间通过NI 的传输；
(6) 仿真起始和结束时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
(7) 根据报文种类，设置不同的报文传输通道监控，每一种传输通道在NC0 与NC1背靠背传输过程中只允许通过与通道类型相同的特定报文，利用每种报文类型在对应的传输通道NI处是采用先进先出的原则：即是说NC0发向NC1的报文pack1，通道类型为channel1，只要经过了NI通道，那么在某一时刻NC1的通道channel1接收的一个由NI发送过来的报文，那么此报文肯定为报文pack1，在整个NC节点控制上报文传输不满足（3）所述情况，但在NI中满足；
(8) 报文路径信息在仿真过程中输出到a.out文档里；
(9) 在混合语言验证仿真系统中进行全系统RTL级协议仿真后，生成a.out文档，通过协议报文仿真路径可视化图形子系统生成的.exe文件调用a.out文档，生成的协议报文路径示意图，此图比较实际的反应了协议报文仿真时间和报文路径信息；
(10)在协议报文路径示意图的基础的上，修改混合语言验证仿真系统的仿真时间，将仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3。生成的协议报文路径示意图，此图更利于可视化，适合协议规则检查和验证。
本发明的有益效果是：
(1) 解决了C++（SystemC）和NCVerilog混合验证系统中协议仿真报文路径信息在两种语言环境下的提取，为功能仿真模块与RTL级时序仿真模块间的全系统协议仿真报文路径传输查找、错误定位提供了保障，提高了协议验证效率；
(2) 解决了混合语言验证系统中协议仿真报文路径信息在图形显示过程中出现的由于协议功能仿真和RTL级时序仿真之间时间间隔过大而导致不利于可视化查询、分析的问题。
附图说明
图1为混合语言验证仿真系统的结构示意图；
图2是2NC-4PN拓扑结构下协议仿真混合语言验证系统报文路径示意图；
图3是2NC-4PN拓扑结构下协议仿真混合语言验证系统报文路径第二种实施方式示意图。
图1为混合语言验证仿真系统，由4个BFM（Bus function module，总线功能模块）和2个 RTL NC 组成。C++（SystemC）语言验证环境包含4个BFM模块：BFM0、BFM1、BFM2和BFM3，NCVerilog语言验证环境包含RTL NC0和 RTL NC1。在NCVerilog环境下 NC间报文传输由NI（NI 为NC模块内部一传输模块）进行传输。协议仿真报文路径信息提取即是在图1系统上进行的。
图2为2NC-4PN拓扑结构下协议仿真混合语言验证系统报文路径示意图一，图3 2NC-4PN拓扑结构下协议仿真混合语言验证系统报文路径示意图二。图2与图3均为报文示意图，区别为：示意图一未考虑协议功能仿真和RTL级时序仿真之间时间间隔因素，示意图二考虑了。示意图一和示意图二均能显示协议报文路径信息，示意图二更有利于可视化显示。
图2中：标号1、2、3、4、5、6、7、8为报文传输路径；9和11为C++（SystemC）语言验证环境，包含cpu0和cpu1（此处cpu0、cpu1 只是一个节点标识而已）；10为NCVerilog语言验证环境，包含NC0 和 NC1；12为混合语言验证系统；13为时间坐标轴，以ns为单位（实际取得的仿真时间精确度为ps，以ps为竖直时间坐标轴不利于报文路径可视化）；14 此处虚线表示由于路线太长而省略。
图3中：标号21、22、23、24、25、26、27、28为报文传输路径；29和31为C++（SystemC）语言验证环境，包含cpu0和cpu1（此处cpu0、cpu1 只是一个节点标识而已）；30为NCVerilog语言验证环境，包含NC0 和 NC1；32为混合语言验证系统；33为时间坐标轴，以ns为单位（实际取得的仿真时间精确度为ps，以ps为竖直时间坐标轴不利于报文路径可视化）。
具体实施方式
参照说明书附图对本发明的方法作以下详细地说明。
步骤如下：
1)在混合语言验证系统中进行全系统协议仿真，首先在C++（SystemC ）语言验证部分加入协议仿真报文路径信息提取模块，提取模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，采用SC_METHOD进程监控报文传输，不同Clump节点使用不同的sc_fifo容器记录报文传输信息；
2)在混合语言验证系统中进行全系统协议仿真时，NCVerilog语言验证部分加入协议仿真报文路径信息提取模块。模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，提取全系统协议仿真报文在RTL级 NC（Node Controller，节点控制器）NC0-NC1背靠背之间传输的路径信息，也可以扩展到多个NC间的传输；
3)将以上信息提取模块中的仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3；
4)混合语言验证系统将全系统协议仿真时产生的协议仿真报文路径信息统,C++（SystemC）验证系统和Verilog验证系统的报文路径信息提取后统一输出到同一文档中，文档类型为.out，通过协议报文仿真路径可视化图形子系统生成的.exe可执行文件调用a.out文档，显示报文路径图形，通过生成的报文路径信息图形进行查看报文传输路径。
实施例
（SystemC）语言验证部分：
（1）在C++（SystemC）语言验证环境中加入协议仿真报文路径信息提取模块。主要信息中Clump号设置为0、1；如图1所示，0表示报文在Clump0内的BFM0、BFM1和 RTL NC0间传输，1表示报文在Clump1内的BFM2、BFM3和 RTL NC0间传输；
（2）仿真起始时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
（3）采用两个SC_METHOD进程监控报文传输，一个监控Clump0，另一个监控Clump1，Clump0与Clump1分别使用不同的sc_fifo容器记录报文传输信息。记录信息中有Clump号、报文仿真起始时间、报文传输类型、发送与接收节点、报文传输ID号和延时信息等。报文仿真结束时间不记录在内，报文仿真结束时间去每条报文结束时写向.out文档时刻的时间；
（4）报文路径信息在仿真过程中输出到a.out文档里。
语言验证部分：
（1）NCVerilog语言验证部分加入协议仿真报文路径信息提取模块，主要信息中Clump号设置为4；4是表示报文在Clump之间的传输，即是NC0 与 NC1间通过NI 的传输，如图1 所示；
（2）仿真起始和结束时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
（3）根据报文种类，设置不同的报文传输通道监控，每一种传输通道在NC0 与NC1背靠背传输过程中只允许通过与通道类型相同的特定报文。利用每种报文类型在对应的传输通道NI处是采用先进先出的原则：即是说NC0发向NC1的报文pack1(通道类型为channel1)只要经过了NI通道，那么在某一时刻NC1的通道channel1接收的一个由NI发送过来的报文，那么此报文肯定为报文pack1。（在整个NC节点控制上报文传输不满足（7）所述情况，但在NI中满足）；
（4）报文路径信息在仿真过程中输出到a.out文档里。
显示报文路径图形：
在混合语言验证仿真系统中进行全系统RTL级协议仿真后，生成a.out文档，通过协议报文仿真路径可视化图形子系统生成的.exe文件调用a.out文档，生成的协议报文路径示意图如图2所示，此图比较实际的反应了协议报文仿真时间和报文路径信息。
在图2的基础的上，修改混合语言验证仿真系统的仿真时间，将仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3。生成的协议报文路径示意图如3所示，此图更利于可视化，适合协议规则检查和验证。
除说明书所述的技术特征外，均为本专业技术人员的已知技术。
Claims (2)
1.一种通信协议的报文路径信息在混合语言验证系统中的提取方法，其特征在于具体步骤如下：
（1）在混合语言验证系统中进行全系统协议仿真，首先在C++（SystemC ）语言验证部分加入协议仿真报文路径信息提取模块，提取模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，采用SC_METHOD进程监控报文传输，不同Clump节点使用不同的sc_fifo容器记录报文传输信息；
（2）在混合语言验证系统中进行全系统协议仿真时，NCVerilog语言验证部分加入协议仿真报文路径信息提取模块，模块的主要信息有Clump号，仿真起止时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等，提取全系统协议仿真报文在RTL级 NC（Node Controller，节点控制器）NC0-NC1背靠背之间传输的路径信息，也能扩展到多个NC间的传输；
（3）将以上信息提取模块中的仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3；
（4）混合语言验证系统将全系统协议仿真时产生的协议仿真报文路径信息统，C++（SystemC）验证系统和Verilog验证系统的报文路径信息提取后统一输出到同一文档中，文档类型为.out，通过协议报文仿真路径可视化图形子系统生成的.exe可执行文件调用a.out文档，显示报文路径图形，通过生成的报文路径信息图形进行查看报文传输路径。
2.根据权利要求1所属的方法，其特征在于，C++（SystemC）语言验证部分包括以下内容：
（1）在C++（SystemC）语言验证环境中加入协议仿真报文路径信息提取模块，信息中Clump号设置为0、1； 0表示报文在Clump0内的BFM0、BFM1和 RTL NC0间传输，1表示报文在Clump1内的BFM2、BFM3和 RTL NC0间传输；
（2）仿真起始时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息等取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
（3）采用两个SC_METHOD进程监控报文传输，一个监控Clump0，另一个监控Clump1，Clump0与Clump1分别使用不同的sc_fifo容器记录报文传输信息，记录信息中有Clump号、报文仿真起始时间、报文传输类型、发送与接收节点、报文传输ID号和延时信息，报文仿真结束时间不记录在内，报文仿真结束时间去每条报文结束时写向.out文档时刻的时间；
（4）报文路径信息在仿真过程中输出到a.out文档里；
（5）NCVerilog语言验证部分加入协议仿真报文路径信息提取模块，主要信息中Clump号设置为4；4是表示报文在Clump之间的传输，即是NC0 与NC1间通过NI 的传输；
（6）仿真起始和结束时间，报文传输类型，发送与接收节点，报文传输ID号，延时信息取混合语言验证系统中的实际值，仿真时间输出实际仿真时间；
（7）根据报文种类，设置不同的报文传输通道监控，每一种传输通道在NC0 与NC1背靠背传输过程中只允许通过与通道类型相同的特定报文，利用每种报文类型在对应的传输通道NI处是采用先进先出的原则：即是说NC0发向NC1的报文pack1，通道类型为channel1，只要经过了NI通道，那么在某一时刻NC1的通道channel1接收的一个由NI发送过来的报文，那么此报文肯定为报文pack1，在整个NC节点控制上报文传输不满足（3）所述情况，但在NI中满足；
（8）报文路径信息在仿真过程中输出到a.out文档里；
（9）在混合语言验证仿真系统中进行全系统RTL级协议仿真后，生成a.out文档，通过协议报文仿真路径可视化图形子系统生成的.exe文件调用a.out文档，生成的协议报文路径示意图，此图比较实际的反应了协议报文仿真时间和报文路径信息；
（10）在协议报文路径示意图的基础的上，修改混合语言验证仿真系统的仿真时间，将仿真时间同比例缩小调整，然后再将报文在C++（SystemC）验证系统中传输的终止时间加固定值value1，将报文在NCVerilog验证系统中传输的起始时间减value2,终止时间加value3，生成的协议报文路径示意图，此图更利于可视化，适合协议规则检查和验证。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310440282.2A CN103530446A (zh) | 2013-09-25 | 2013-09-25 | 一种通信协议的报文路径信息在混合语言验证系统中的提取方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310440282.2A CN103530446A (zh) | 2013-09-25 | 2013-09-25 | 一种通信协议的报文路径信息在混合语言验证系统中的提取方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103530446A true CN103530446A (zh) | 2014-01-22 |
Family
ID=49932453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310440282.2A Pending CN103530446A (zh) | 2013-09-25 | 2013-09-25 | 一种通信协议的报文路径信息在混合语言验证系统中的提取方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103530446A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103970634A (zh) * | 2014-04-24 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法 |
| CN105930299A (zh) * | 2016-04-25 | 2016-09-07 | 浪潮电子信息产业股份有限公司 | 一种基于BFM的SystemVerilog搭建协议验证平台的方法 |
| CN106980619A (zh) * | 2016-01-18 | 2017-07-25 | 北京国双科技有限公司 | 数据查询方法及装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050010598A1 (en) * | 2001-12-04 | 2005-01-13 | Ravi Shankar | Method of concurrent visualization of module outputs of a flow process |
-
2013
- 2013-09-25 CN CN201310440282.2A patent/CN103530446A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050010598A1 (en) * | 2001-12-04 | 2005-01-13 | Ravi Shankar | Method of concurrent visualization of module outputs of a flow process |
Non-Patent Citations (3)
| Title |
|---|
| 甘小伟等: "两级Cache一致性域扩展协议在混合验证系统中的可视化方法", 《第十七届计算机工程与工艺会暨第三届微处理器技术论坛论文集（下册）》 * |
| 陈茂: "AES算法IP化的仿真综合验证研究", 《中国优秀博硕士学位论文全文数据库 (硕士) 信息科技辑》 * |
| 韩俊刚: "系统芯片的混合验证方法", 《西安邮电学院学报》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103970634A (zh) * | 2014-04-24 | 2014-08-06 | 浪潮电子信息产业股份有限公司 | 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法 |
| CN103970634B (zh) * | 2014-04-24 | 2017-06-09 | 浪潮电子信息产业股份有限公司 | 一种大型互连芯片用基于添加检测逻辑的背靠背环回验证方法 |
| CN106980619A (zh) * | 2016-01-18 | 2017-07-25 | 北京国双科技有限公司 | 数据查询方法及装置 |
| CN106980619B (zh) * | 2016-01-18 | 2021-03-26 | 北京国双科技有限公司 | 数据查询方法及装置 |
| CN105930299A (zh) * | 2016-04-25 | 2016-09-07 | 浪潮电子信息产业股份有限公司 | 一种基于BFM的SystemVerilog搭建协议验证平台的方法 |
| CN105930299B (zh) * | 2016-04-25 | 2018-11-27 | 浪潮电子信息产业股份有限公司 | 一种基于BFM的SystemVerilog搭建协议验证平台的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11093674B2 (en) | Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator | |
| US11047907B2 (en) | Cycle accurate and cycle reproducible memory for an FPGA based hardware accelerator | |
| CN103150228B (zh) | 面向高速缓冲存储器的可综合伪随机验证方法及装置 | |
| US11836641B2 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
| CN116457788A (zh) | 仿真系统的机器学习延迟估计 | |
| CN103530446A (zh) | 一种通信协议的报文路径信息在混合语言验证系统中的提取方法 | |
| CN105447215B (zh) | 数字电路设计方法及相关的系统 | |
| Mahesh et al. | Verification of memory transactions in AXI protocol using system verilog approach | |
| US10816600B1 (en) | Protocol analysis and visualization during simulation | |
| US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
| CN105183954A (zh) | 一种基于pxi的串行总线健康监测平台 | |
| US11295052B1 (en) | Time correlation in hybrid emulation system | |
| CN103926842A (zh) | 基于hla的光电装备半实物仿真计算机控制系统 | |
| CN112613257A (zh) | 验证方法、装置、电子设备和计算机可读存储介质 | |
| CN116451625B (zh) | 用于rtl和带sdf网表的联合仿真的装置和方法 | |
| US11734080B1 (en) | Memory efficient and scalable approach to stimulus (waveform) reading | |
| US20230409788A1 (en) | Synchronizing distributed simulations of a circuit design | |
| CN103136063A (zh) | 除错方法及相关电脑系统 | |
| CN115983172B (zh) | 用于后仿真的方法和仿真平台 | |
| CN102426335B (zh) | Dsp器件测试图形向量的自动生成方法 | |
| KR20080039182A (ko) | 하드웨어기반 검증플랫폼에서의 클럭발생 방법 및 이를이용하는 동적검증 방법 | |
| US10176001B2 (en) | Simulation device, simulation method, and computer readable medium | |
| CN115826429A (zh) | 跟踪缓冲器数据管理 | |
| KR101561507B1 (ko) | 매니코어 시뮬레이션 시스템 및 방법 | |
| CN115345096A (zh) | 生成方法及装置、验证方法及装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140122 |