CN103530164A - 一种fpga配置文件远程更新的方法及装置 - Google Patents

Abstract

本发明实施例公开了一种FPGA配置文件远程更新的方法及装置。本发明实施例方法包括：CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开；CPU更新存储器中存储的配置文件；在更新完成后，CPU控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接；CPU触发FPGA从存储器中导入更新后的配置文件，控制FPGA配置更新后的配置文件。本发明实施例能够在不增加成本的情况下实现FPGA配置文件的远程更新，且能够使FPGA上电即用。

Description

一种FPGA配置文件远程更新的方法及装置

技术领域

本发明实施例涉及现场可编程门阵列（Field－Programmable Gate Array，FPGA），尤其涉及一种FPGA配置文件远程更新的方法及装置。

背景技术

半导体技术的发展使得FPGA应用前景越来越广泛。由于FPGA是掉电易失性器件，所以需要专门的存储器来存储FPGA的配置文件，该配置文件在上电时加载到FPGA中。对FPGA的配置文件进行更新主要是更新该存储器中保存的配置信息。现有技术对FPGA的配置文件更新的方法主要有以下两种：

第一种：增加一块复杂可编程逻辑器件（Complex Programmable LogicDevice，CPLD），专门用作FPGA配置文件的更新。存储器中存放FPGA的配置文件，上电时中央处理器（Central Processing Unit，CPU）控制CPLD读取存储器中的配置文件，再写入FPGA完成配置。需要更新FPGA的配置文件时，CPU将新的配置文件通过CPLD写入存储器并覆盖原来的配置文件，重启FPGA的配置流程或系统断电重启后，CPLD从存储器中读取就是更新后的配置文件，将更新后的配置文件写入FPGA，即完成FPGA配置文件的更新。这种方式需要增加额外的逻辑器件，成本较高。

第二种：使用CPU加载，将FPGA的配置文件与软件程序放在存储器里，系统启动后，CPU先执行带有加载功能的应用程序，然后将配置文件加载到FPGA中。这种方式要在应用程序加载完成后才能为FPGA加载配置文件，而应用程序的加载耗时较长，导致FPGA不能上电即用。

因此，有必要提供一种新的方法解决上述问题。

发明内容

本发明实施例提供了一种FPGA配置文件远程更新的方法及装置，能够在不增加成本的情况下实现FPGA的配置文件更新，且能够使FPGA上电即用。

本发明实施例提供的FPGA配置文件远程更新的方法包括：中央处理器CPU控制多路模拟开关将所述CPU与存储器建立连接，将所述存储器与所述FPGA断开；

所述CPU更新所述存储器中存储的配置文件；

在更新完成后，所述CPU控制所述多路模拟开关断开所述CPU与所述存储器之间的连接，将所述存储器与所述FPGA建立连接；

所述CPU触发所述FPGA从所述存储器中导入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件。

本发明实施例提供的FPGA配置文件远程更新的装置包括：

存储器，用于存储所述FPGA的配置文件；

中央处理器CPU，用于在对所述FPGA的配置文件更新时，控制多路模拟开关将所述CPU与所述存储器建立连接，将所述存储器与所述FPGA断开，更新所述存储器中存储的配置文件，在更新完成后，控制所述多路模拟开关断开所述CPU与所述存储器之间的连接，将所述存储器与所述FPGA建立连接，触发所述FPGA从所述存储器中导入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件；

多路模拟开关，用于根据所述CPU的控制断开或建立所述CPU与所述存储器的连接，以及断开或建立所述存储器与所述FPGA的连接；

FPGA，用于根据所述CPU的控制导入并配置所述更新后的配置文件。

从以上技术方案可以看出，本发明实施例具有以下优点：

本发明实施例中，在需要对FPGA的配置文件更新时，CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，触发FPGA从存储器中导入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本实施例提供的方法，不需要增加额外的逻辑器件，就能实现FPGA配置文件的更新，节省了成本；另外，上电后，FPGA勿需等待CPU加载应用程序，即可从存储器获取配置文件完成加载，实现了上电即用的目的。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中FPGA配置文件远程更新的方法一个实施例示意图；

图2为本发明实施例中FPGA配置文件远程更新的方法另一实施例示意图；

图3为本发明实施例中FPGA配置文件远程更新的装置一个实施例示意图；

图4为本发明实施例中FPGA配置文件远程更新的装置另一实施例示意图；

图5为图4中FPGA配置文件远程更新的装置内部电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种FPGA配置文件远程更新的方法及装置，能够在不增加成本的情况下实现FPGA的配置文件更新，且能够使FPGA上电即用。

请参阅图1，本发明实施例中FPGA配置文件远程更新的一个实施例包括：

101、CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开；

在需要对现场可编程门阵列FPGA的配置文件更新时，CPU控制多路模拟开关，例如使用二选一多路模拟开关，将CPU与存储器建立连接，同时将存储器与FPGA断开。

本实施例中的存储器可以是高速同步串行口闪存（SPI-flash），非易失性闪存（Nor-flash）等，此处不做具体限定。

102、CPU更新存储器中存储的配置文件；

在CPU与存储器建立连接后，CPU将存储器中原本存储的FPGA配置文件擦除，并将新的FPGA配置文件写入存储器，从而对存储器中的配置文件进行更新。

103、CPU控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接；

在CPU对存储器中的配置文件更新完成后，CPU控制多路模拟开关断开CPU与存储器之间的连接，同时将存储器与FPGA建立连接。

104、CPU触发FPGA从存储器中导入更新后的配置文件，控制FPGA配置更新后的配置文件。

本实施例中，在需要对FPGA的配置文件更新时，CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，触发FPGA从存储器中导入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本实施例提供的方法，不需要增加额外的逻辑器件，就能实现FPGA配置文件的更新，节省了成本；另外，上电后，FPGA勿需等待CPU加载应用程序，即可从存储器获取配置文件完成加载，实现了上电即用的目的。

为便于理解，下面以一具体实施例对本发明实施例中FPGA配置文件远程更新的方法进行描述，请参阅图2，本实施例方法包括：

201、CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开；

在需要对现场可编程门阵列FPGA的配置文件更新时，CPU控制多路模拟开关，例如使用二选一多路模拟开关，将CPU与存储器建立连接，同时将存储器与FPGA断开。

具体地，CPU可利用第一锁存器来控制多路模拟开关来实现通路与断路，例如：控制第一锁存器在CPU与存储器之间的数据通道上输出高电平信号，则使得CPU与存储器建立连接，同时控制第一锁存器在存储器与FPGA之间的数据通道上输出低电平信号，则使得存储器与FPGA断开。

本实施例中的存储器可以是高速同步串行口闪存（SPI-flash），非易失性闪存（Nor-flash）等，此处不做具体限定。

202、CPU更新存储器中存储的配置文件；

在CPU与存储器建立连接后，CPU将存储器中原本存储的FPGA配置文件擦除，并将新的FPGA配置文件写入存储器，从而对存储器中的配置文件进行更新。

203、CPU对存储器中更新后的配置文件进行校验；

为了保证更新后的配置文件的准确与完整，CPU在对存储器中的配置文件更新后，对更新的配置文件进行校验。

204、CPU控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接；

在确认存储器中存储的更新后的配置文件准确无误后，CPU控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接。

同理，CPU控制第一锁存器在CPU与存储器之间的数据通道上输出低电平信号，则断开CPU与存储器之间的连接，同时控制第一锁存器在存储器与FPGA之间的数据通道上输出高电平信号，则使得存储器与FPGA建立连接。

205、CPU触发FPGA从存储器中导入更新后的配置文件，控制FPGA配置更新后的配置文件；

具体地，CPU可利用第二锁存器输出的nCONFIG信号拉低FPGA的nCONFIG管脚并持续预定时间（预定时间至少为500ns），以触发FPGA从所述存储器中导入更新后的配置文件，然后控制FPGA配置更新后的配置文件。

206、CPU判断FPGA是否配置成功，若成功，则执行步骤208，若不成功，则执行步骤207；

CPU会监测FPGA的配置过程，并判断FPGA是否配置成功。

207、CPU控制FPGA重新配置更新后的配置文件；

若FPGA配置失败，则CPU控制FPGA重新配置更新后的配置文件。

208、更新结束。

若FPGA配置成功，则FPGA配置文件远程更新的过程结束。

本实施例中，在需要对FPGA的配置文件更新时，CPU通过第一锁存器控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，利用第二锁存器触发FPGA从存储器中导入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本实施例提供的方法，不需要增加额外的逻辑器件，就能实现FPGA配置文件的更新，节省了成本；另外，上电后，FPGA勿需等待CPU加载应用程序，即可从存储器获取配置文件完成加载，实现了上电即用的目的。

下面对本发明实施例中的FPGA配置文件远程更新的装置进行描述，请参阅图3，本发明实施例中的FPGA配置文件远程更新的装置一个实施例包括：

中央处理器CPU301，用于在需要对FPGA的配置文件更新时，控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，触发FPGA从存储器中导入更新后的配置文件，控制FPGA配置更新后的配置文件；

多路模拟开关302，用于根据CPU的控制断开或建立CPU与存储器的连接，以及断开或建立存储器与FPGA的连接；

存储器303，用于存储FPGA的配置文件；

FPGA304，用于根据CPU的控制导入并配置更新后的配置文件。

为便于理解，下面以一个实际应用场景对本实施例中的FPGA配置文件远程更新的装置的各个组成部分之间的交互方式进行描述：

在需要对FPGA的配置文件更新时，CPU301控制多路模拟开关302将CPU301与存储器303建立连接，同时将存储器303与FPGA304断开，然后CPU301将存储器303中原本存储的FPGA配置文件擦除，并将新的FPGA配置文件写入存储器303，从而对存储器303中的配置文件进行更新。

在CPU301对存储器303中的配置文件更新完成后，CPU301控制多路模拟开关302断开CPU301与存储器303之间的连接，同时将存储器303与FPGA304建立连接，然后CPU301触发FPGA304从存储器303中导入更新后的配置文件，控制FPGA304配置更新后的配置文件。

本实施例中，在需要对FPGA的配置文件更新时，CPU控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，触发FPGA从存储器中导入更新后的配置文件，最后控制FPGA配置更新后的配置文件。本实施例提供的FPGA的配置文件更新装置，不需要增加额外的逻辑器件，就能实现FPGA配置文件的更新，节省了成本；另外，上电后，FPGA勿需等待CPU加载应用程序，即可从存储器获取配置文件完成加载，实现了上电即用的目的。

为便于理解，下面以一具体实施例对本发明实施例中FPGA配置文件的远程更新装置进行描述，请参阅图4，本实施例的装置包括：

CPU401，用于在对FPGA的配置文件更新时，利用第一锁存器控制多路模拟开关将CPU与存储器建立连接，将存储器与FPGA断开，更新存储器中存储的配置文件，在更新完成后，利用第一锁存器控制多路模拟开关断开CPU与存储器之间的连接，将存储器与FPGA建立连接，利用第二锁存器触发FPGA从存储器中导入更新后的配置文件，控制FPGA配置更新后的配置文件；

第一锁存器402，用于输出不同的信号控制多路模拟开关断开或建立CPU与存储器的连接，以及断开或建立存储器与FPGA的连接；

多路模拟开关403，用于根据第一锁存器输出的信号控制多路模拟开关断开或建立CPU与存储器的连接，以及断开或建立存储器与FPGA的连接；

存储器404，用于存储FPGA的配置文件；

第二锁存器405，用于根据CPU的控制向FPGA发送触发信号；

FPGA406，用于根据第二锁存器发送的触发信号导入并配置所述更新后的配置文件。

为便于理解，下面以一个实际应用场景对本实施例中的FPGA配置文件远程更新的装置的各个组成部分之间的交互方式进行描述：

在需要对现场可编程门阵列FPGA406的配置文件更新时，CPU401控制多路模拟开关403将CPU401与存储器404建立连接，同时将存储器404与FPGA406断开。

具体地，CPU401可利用第一锁存器402来控制多路模拟开关403来实现通路与断路，例如：控制第一锁存器402在CPU401与存储器404之间的数据通道上输出高电平信号，则使得CPU401与存储器404建立连接，同时控制第一锁存器402在存储器404与FPGA406之间的数据通道上输出低电平信号，则使得存储器404与FPGA406断开。

本实施例中的存储器404可以是高速同步串行口闪存（SPI-flash），非易失性闪存（Nor-flash）等，此处不做具体限定。

在CPU401与存储器404建立连接后，CPU401将存储器404中原本存储的FPGA配置文件擦除，并将新的FPGA配置文件写入存储器404，从而对存储器404中的配置文件进行更新。

为了保证更新后的配置文件的准确与完整，CPU401在对存储器404中的配置文件更新后，对更新的配置文件进行校验。

在确认存储器404中存储的更新后的配置文件准确无误后，CPU401控制多路模拟开关403断开CPU401与存储器404之间的连接，将存储器404与FPGA406建立连接。

同理，CPU401控制第一锁存器402在CPU401与存储器404之间的数据通道上输出低电平信号，则断开CPU401与存储器404之间的连接，同时控制第一锁存器402在存储器404与FPGA406之间的数据通道上输出高电平信号，则使得存储器404与FPGA406建立连接。

然后CPU401触发FPGA406从存储器404中导入更新后的配置文件，控制FPGA406配置更新后的配置文件。

具体地，CPU401可利用第二锁存器405输出的nCONFIG信号拉低FPGA406的nCONFIG管脚并持续预定时间（预定时间至少为500ns），以触发FPGA406从所述存储器404中导入更新后的配置文件，然后控制FPGA406配置更新后的配置文件。

在FPGA406配置更新后的配置文件的过程中，CPU401会监测FPGA406的配置过程，并判断FPGA406是否配置成功，若成功，则配置文件更新过程结束，若失败，则CPU401控制FPGA406重新配置更新后的配置文件。

当FPGA配置文件更新完成后，若系统上电或重启，则FPGA可直接从存储器读取配置文件。

图4中FPGA配置文件的远程更新装置内部的电路结构可如图5所示。在需要对FPGA配置文件进行更新的时候，CPU通过D1和CP1控制第一锁存器在CPU与存储器之间的数据通道上输出高电平信号，即SELECT=1，使得CPU与存储器之间建立连接，同时通过D1和CP1控制第一锁存器在存储器与FPGA之间的数据通道上输出低电平信号，即SELECT=0，得存储器与FPGA断开，然后CPU更新存储器中的配置文件。

在对存储器中的配置文件更新完成且校验结果准确无误后，CPU通过D1和CP1控制第一锁存器在存储器与FPGA之间的数据通道上输出高电平信号，即SELECT=1，得存储器与FPGA建立连接，同时通过D1和CP1控制第一锁存器在CPU与存储器之间的数据通道上输出低电平信号，即SELECT=0，使得CPU与存储器之间断开连接，然后CPU通过D2和CP2控制第二锁存器输出nCONFIG信号，利用第二锁存器输出的nCONFIG信号拉低FPGA的nCONFIG管脚并持续预定时间（预定时间至少为500ns），以触发FPGA从存储器中导入更新后的配置文件，CPU控制FPGA配置更新后的配置文件，直至FPGA的nCONFIG管脚恢复到高电平时，FPGA配置完成。

另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。另外，本发明提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。一般情况下，凡由计算机程序完成的功能都可以很容易地用相应的硬件来实现，而且，用来实现同一功能的具体硬件结构也可以是多种多样的，例如模拟电路、数字电路或专用电路等。但是，对本发明而言更多情况下软件程序实现是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述的方法。

以上对本发明实施例所提供的一种FPGA配置文件远程更新的方法及装置进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，因此，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种现场可编程门阵列FPGA配置文件远程更新的方法，其特征在于，包括：

中央处理器CPU控制多路模拟开关将所述CPU与存储器建立连接，将所述存储器与所述FPGA断开；

所述CPU更新所述存储器中存储的配置文件；

在更新完成后，所述CPU控制所述多路模拟开关断开所述CPU与所述存储器之间的连接，将所述存储器与所述FPGA建立连接；

所述CPU触发所述FPGA从所述存储器中导入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件。

2.如权利要求1所述的方法，其特征在于，所述CPU控制多路模拟开关将所述CPU与存储器建立连接，将所述存储器与所述FPGA断开的方法具体为：

所述CPU利用第一锁存器控制多路模拟开关将所述CPU与所述存储器建立连接，将所述存储器与所述FPGA断开；

所述CPU触发所述FPGA从所述存储器中导入更新后的配置文件的方法具体为：

所述CPU利用第二锁存器触发所述FPGA从所述存储器中导入更新后的配置文件。

3.如权利要求2所述的方法，其特征在于，所述CPU利用第一锁存器控制多路模拟开关将所述CPU与存储器建立连接，将所述存储器与所述FPGA断开的方法具体为：

所述CPU控制所述第一锁存器在所述CPU与所述存储器之间的数据通道上输出高电平信号，使所述CPU与所述存储器建立连接，同时控制所述第一锁存器在所述存储器与所述FPGA之间的数据通道上输出低电平信号，使所述存储器与所述FPGA断开。

4.如权利要求2所述的方法，其特征在于，所述CPU利用第二锁存器触发所述FPGA从所述存储器中导入更新后的配置文件的方法具体为：

所述CPU利用所述第二锁存器输出的nCONFIG信号拉低FPGA的nCONFIG管脚并持续预定时间，以触发所述FPGA从所述存储器中导入更新后的配置文件。

5.如权利要求1所述的方法，其特征在于，所述CPU更新所述存储器中存储的配置文件之后，还包括：

对更新后的配置文件进行校验。

6.如权利要求1至4任一项所述的方法，其特征在于，所述CPU控制所述FPGA配置所述更新后的配置文件之后，还包括：

判断所述FPGA是否配置成功；

若不成功，则控制所述FPGA重新配置所述更新后的配置文件。

7.一种现场可编程门阵列FPGA配置文件远程更新的装置，其特征在于，所述装置包括：

存储器，用于存储所述FPGA的配置文件；

中央处理器CPU，用于在对所述FPGA的配置文件更新时，控制多路模拟开关将所述CPU与所述存储器建立连接，将所述存储器与所述FPGA断开，更新所述存储器中存储的配置文件，在更新完成后，控制所述多路模拟开关断开所述CPU与所述存储器之间的连接，将所述存储器与所述FPGA建立连接，触发所述FPGA从所述存储器中导入更新后的配置文件，控制所述FPGA配置所述更新后的配置文件；

多路模拟开关，用于根据所述CPU的控制断开或建立所述CPU与所述存储器的连接，以及断开或建立所述存储器与所述FPGA的连接；

FPGA，用于根据所述CPU的控制导入并配置所述更新后的配置文件。

8.如权利要求7所述的装置，其特征在于，所述装置还包括第一锁存器及第二锁存器；

所述CPU利用所述第一锁存器控制多路模拟开关将所述CPU与所述存储器建立连接，将所述存储器与所述FPGA断开；

所述CPU利用所述第二锁存器触发所述FPGA从所述存储器中导入更新后的配置文件。

9.如权利要求8所述的装置，其特征在于，所述CPU利用所述第一锁存器控制多路模拟开关将所述CPU与所述存储器建立连接，将所述存储器与所述FPGA断开的方法具体为：

所述CPU控制所述第一锁存器在所述CPU与所述存储器之间的数据通道上输出高电平信号，使所述CPU与所述存储器建立连接，同时控制所述第一锁存器在所述存储器与所述FPGA之间的数据通道上输出低电平信号，使所述存储器与所述FPGA断开。

10.如权利要求8所述的装置，其特征在于，所述CPU利用所述第二锁存器触发所述FPGA从所述存储器中导入更新后的配置文件的方法具体为：

所述CPU利用所述第二锁存器输出的nCONFIG信号拉低FPGA的nCONFIG管脚并持续预定时间，以触发所述FPGA从所述存储器中导入更新后的配置文件。

Images