CN103514835A - 扫描驱动单元及具有该扫描驱动单元的有机发光显示设备 - Google Patents

Abstract

公开一种扫描驱动单元及具有该扫描驱动单元的有机发光显示设备。一方面，该单元包括第一预解码器块，第一预解码器块接收用于选择布置在显示面板的上显示区中的上扫描线中的一条的上扫描线选择信号，并基于上扫描线选择信号输出第一逻辑信号。该单元还包括第二预解码器块，第二预解码器块接收用于选择布置在显示面板的下显示区中的下扫描线中的一条的下扫描线选择信号，并基于下扫描线选择信号输出第二逻辑信号。该单元还包括：第一终级解码器块，联接在上显示区与第一预解码器块之间，基于第一逻辑信号选择上扫描线中的一条；以及第二终级解码器块，联接在下显示区与第二预解码器块之间，基于第二逻辑信号选择下扫描线中的一条。

Description

扫描驱动单元及具有该扫描驱动单元的有机发光显示设备

相关申请的交叉引用

本申请要求2012年6月28日递交至韩国知识产权局（KIPO）的韩国专利申请No.10-2012-0069633的优先权，该韩国专利申请的内容通过引用整体合并于此。

技术领域

本发明技术总体涉及采用有机发光二极管（OLED）的显示设备。更具体地，本发明构思涉及扫描驱动单元以及具有该扫描驱动单元的OLED显示设备。

背景技术

近来，OLED技术已被广泛用在平板显示设备中。一般而言，OLED显示设备使用每个像素电路的存储电容器中存储的电压来实现（即，显示）特定的灰度级（即，模拟驱动技术）。然而，由于模拟驱动技术使用每个像素电路的存储电容器中存储的电压（即，模拟值），因此该技术可能不能精确地实现期望的灰度级。

为克服这些问题，已针对这样的设备提出了数字驱动技术。具体而言，每个帧通过显示多个子帧来产生。亦即，将一个帧分成多个子帧，其中每个子帧的发射时间各不相同（例如，以2的因子），以及基于子帧的发射时间之和来实现特定的灰度级。

由于该技术通过显示多个子帧来显示一个帧（即，扫描时间相对较短），因此这样的设备的扫描驱动单元需要高速运行。此外，这些设备可以采用随机扫描数字驱动技术。在此情形下，扫描驱动单元常常由解码器类型内部电路来实现，以随机执行扫描操作，其中解码器类型内部电路包括预解码器块和终级解码器块。

这里，由于从位于显示面板外部的预解码器块输出的逻辑信号被输入到位于显示面板内部的终级解码器块，因此，在显示面板的外侧区域中布置多条信号线，用于将逻辑信号从预解码器块传递到终级解码器块。因此，随着显示面板的分辨率的增大，在显示面板的外侧区域中布置的信号线的数目增大。这会导致显示面板的大的“死区（dead space）”，而大的“死区”增大了显示面板的总体尺寸。

发明内容

本发明的某些方面涉及一种能够减少将位于显示面板的外部的预解码器块联接至位于显示面板的内部的终级解码器块的信号线（下文中称之为显示面板的外侧信号线）的数目的扫描驱动单元。

本技术的应用包括具有该扫描驱动单元的有机发光显示设备。

根据一方面，扫描驱动单元可以包括：第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号，所述上扫描线选择信号用于选择布置在有机发光显示设备的显示面板的上显示区中的上扫描线中的一条；第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号，所述下扫描线选择信号用于选择布置在所述显示面板的下显示区中的下扫描线中的一条；第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号选择所述上扫描线中的一条；以及第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号选择所述下扫描线中的一条。

在示例性实施例中，所述第一预解码器块和所述第二预解码器块可以位于所述显示面板的外部，并且所述第一终级解码器块和所述第二终级解码器块可以位于所述显示面板的内部。

在示例性实施例中，所述第一预解码器块和所述第二预解码器块可以包括在所述有机发光显示设备的时序控制单元中，并且所述第一终级解码器块和所述第二终级解码器块可以包括在所述显示面板中。

在示例性实施例中，所述第一预解码器块可以包括：多个第一解码器，被配置为基于所述上扫描线选择信号生成所述第一逻辑信号。

在示例性实施例中，所述第二预解码器块可以包括：多个第二解码器，被配置为基于所述下扫描线选择信号生成所述第二逻辑信号。

在示例性实施例中，布置在所述上显示区的外侧区域中的信号线的数目可以与所述多个第一解码器的输出线的数目之和对应。

在示例性实施例中，布置在所述下显示区的外侧区域中的信号线的数目可以与所述多个第二解码器的输出线的数目之和对应。

在示例性实施例中，所述多个第一解码器的输出线的数目的乘积可以与所述显示面板的所述上扫描线的数目对应。

在示例性实施例中，所述多个第二解码器的输出线的数目的乘积可以与所述显示面板的所述下扫描线的数目对应。

在示例性实施例中，所述多个第一解码器的输出线的数目之和可以与所述多个第二解码器的输出线的数目之和相同。

在示例性实施例中，所述多个第一解码器的输出线的数目之和可以不同于所述多个第二解码器的输出线的数目之和。

根据另一方面，一种扫描驱动单元可以包括：第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号和第一反逻辑信号，所述上扫描线选择信号用于选择布置在有机发光显示设备的显示面板的上显示区中的上扫描线中的一条，所述第一反逻辑信号通过对所述第一逻辑信号取反而生成；第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号和第二反逻辑信号，所述下扫描线选择信号用于选择布置在所述显示面板的下显示区中的下扫描线中的一条，所述第二反逻辑信号通过对所述第二逻辑信号取反而生成；第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号和所述第一反逻辑信号选择所述上扫描线中的一条；以及第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号和所述第二反逻辑信号选择所述下扫描线中的一条。

在示例性实施例中，所述第一预解码器块和所述第二预解码器块可以位于所述显示面板的外部，并且所述第一终级解码器块和所述第二终级解码器块可以位于所述显示面板的内部。

在示例性实施例中，所述第一预解码器块和所述第二预解码器块可以包括在所述有机发光显示设备的时序控制单元中，并且所述第一终级解码器块和所述第二终级解码器块可以包括在所述显示面板中。

在示例性实施例中，所述第一预解码器块可以包括：多个第一解码器，被配置为基于所述上扫描线选择信号生成所述第一逻辑信号；以及多个第一反相器，被配置为基于所述第一逻辑信号生成所述第一反逻辑信号。

在示例性实施例中，所述第二预解码器块可以包括：多个第二解码器，被配置为基于所述下扫描线选择信号生成所述第二逻辑信号；以及多个第二反相器，被配置为基于所述第二逻辑信号生成所述第二反逻辑信号。

在示例性实施例中，布置在所述上显示区的外侧区域中的信号线的数目可以与所述多个第一解码器的输出线的数目之和对应。

在示例性实施例中，布置在所述下显示区的外侧区域中的信号线的数目可以与所述多个第二解码器的输出线的数目之和对应。

在示例性实施例中，所述多个第一解码器的输出线的数目的乘积可以与所述显示面板的所述上扫描线的数目对应。

在示例性实施例中，所述多个第二解码器的输出线的数目的乘积可以与所述显示面板的所述下扫描线的数目对应。

在示例性实施例中，所述多个第一解码器的输出线的数目之和可以与所述多个第二解码器的输出线的数目之和相同。

在示例性实施例中，所述多个第一解码器的输出线的数目之和可以不同于所述多个第二解码器的输出线的数目之和。

根据另一方面，一种有机发光显示设备可以包括：显示面板，具有多个像素电路；扫描驱动单元，被配置为向所述像素电路提供扫描信号；数据驱动单元，被配置为向所述像素电路提供数据信号；电力单元，被配置为向所述像素电路提供高电力电压和低电力电压；以及时序控制单元，被配置为控制所述扫描驱动单元、所述数据驱动单元和所述电力单元。这里，所述扫描驱动单元可以包括分别联接至所述显示面板的上显示区和所述显示面板的下显示区的两级上解码结构和两级下解码结构。

在示例性实施例中，所述有机发光显示设备可以采用数字驱动技术，所述数字驱动技术将一帧分成多个子帧，不同地设置所述多个子帧的各发射时间，并基于所述多个子帧的发射时间之和实现特定的灰度级。

在示例性实施例中，所述两级上解码结构可以包括：第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号，所述上扫描线选择信号用于选择布置在所述上显示区中的上扫描线中的一条；以及第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号选择所述上扫描线中的一条。

在示例性实施例中，所述两级下解码结构可以包括：第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号，所述下扫描线选择信号用于选择布置在所述下显示区中的下扫描线中的一条；以及第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号选择所述下扫描线中的一条。

在示例性实施例中，所述两级上解码结构可以包括：第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号和第一反逻辑信号，所述上扫描线选择信号用于选择布置在所述上显示区中的上扫描线中的一条，所述第一反逻辑信号通过对所述第一逻辑信号取反而生成；以及第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号和所述第一反逻辑信号选择所述上扫描线中的一条。

在示例性实施例中，所述两级下解码结构可以包括：第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号和第二反逻辑信号，所述下扫描线选择信号用于选择布置在所述下显示区中的下扫描线中的一条，所述第二反逻辑信号通过对所述第二逻辑信号取反而生成；以及第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号和所述第二反逻辑信号选择所述下扫描线中的一条。

因此，根据一些示例性实施例的扫描驱动单元可以通过包括分别联接至显示面板的上显示区和显示面板的下显示区的两级上解码结构和两级下解码结构，来减少显示面板的外侧信号线的数目。详细地，该扫描驱动单元可以具有这样的结构，其中显示面板的上显示区和显示面板的下显示区分别联接至第一终级解码器块和第二终级解码器块，且第一终级解码器块和第二终级解码器块分别联接至第一预解码器块和第二预解码器块。

另外，根据一些示例性实施例的具有所述扫描驱动单元的有机发光显示设备可以通过减少显示面板的外侧信号线的数目来最小化（即，减小）显示面板的死区。

附图说明

通过以下结合附图的详细描述，将更清楚地理解用作说明的非限制示例性实施例。

图1是示出根据示例性实施例的有机发光显示设备的框图。

图2是示出图1的有机发光显示设备基于数字驱动技术运行的示例的图。

图3是示出图1的有机发光显示设备中包括的扫描驱动单元的示例的框图。

图4A和图4B是示出通过图3的扫描驱动单元在显示面板中布置外侧信号线的示例的图。

图5是示出图3的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

图6是示出图1的有机发光显示设备中包括的扫描驱动单元的另一示例的框图。

图7是示出图6的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

图8是示出图1的有机发光显示设备中包括的扫描驱动单元的又一示例的框图。

图9A和图9B是示出通过图8的扫描驱动单元在显示面板中布置外侧信号线的示例的图。

图10是示出图8的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

图11是示出用于控制图1的有机发光显示设备中包括的扫描驱动单元的方法的流程图。

图12是示出具有图1的有机发光显示设备的电子设备的框图。

具体实施方式

下文将参照其中示出一些示例性实施例的附图更充分地描述各示例性实施例。然而，本发明构思可以以很多不同的形式体现，而不应当解释为限于这里给出的示例性实施例。相反，提供这些示例性实施例是为了使本公开更彻底和完整，并将更充分地向本领域技术人员传达本发明构思的范围。附图中，为清楚起见，层和区域的尺寸和相对尺寸可能被放大。相同的附图标记始终表示相同的元素。

应当理解，尽管本文可能使用第一、第二、第三等术语来描述各个元素，但这些元素不应当受这些术语的限制。这些术语用于将一元素与另一元素区分开。因此，下文讨论的第一元素也可被称为第二元素，而不背离本发明构思的教导。在本文使用时，术语“和/或”包括相关联所列项的一个或多个的任意组合或全部组合。

应当理解，当一元素被称为“连接”或“联接”至另一元素时，其可以直接连接或联接至另一元素，也可以存在中间元素。相反，当一元素被称为“直接连接”或“直接联接”至另一元素时，不存在中间元素。其它用于描述元素之间的关系的词也应当以类似的方式解释（例如“在…之间”对“直接在…之间”，“与…相邻”对“与…直接相邻”等）。

本文使用的术语仅用于描述具体示例性实施例的目的，而不意图限制本发明构思。在本文使用时，单数形式意在也包括复数形式，除非上下文明确作出相反的指示。还应当理解，术语“包括”及其变形在本说明书中使用时规定存在所述的特征、整体、步骤、操作、元件和/或部件，但不排除存在或附加有一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组。

除非做了其它限定，否则本文使用的所有术语（包括科技术语）具有与本发明构思所属领域的普通技术人员所通常理解的含义相同的含义。还应当理解，诸如在通常使用的字典中定义的那些术语应当解释为与其在相关技术的背景中相一致的含义，而不应当以理想化或纯粹形式的意义来解释，除非本文明确做出了这样的定义。

图1是示出根据示例性实施例的有机发光显示设备的框图。图2是示出图1的有机发光显示设备基于数字驱动技术运行的示例的图。

参照图1和图2，OLED显示设备100包括显示面板110、扫描驱动单元120、数据驱动单元130、电力单元140和时序控制单元150。在说明书全文中，OLED显示设备有时会被称为有机发光显示设备。

显示面板110包括多个像素电路。扫描驱动单元120通过多条扫描线SL1至SLn向像素电路提供扫描信号。数据驱动单元130通过多条数据线DL1至DLm向像素电路提供数据信号。电力单元140产生高电力电压ELVDD和低电力电压ELVSS，并通过多条电力线将高电力电压ELVDD和低电力电压ELVSS提供给像素电路。时序控制单元150产生多个控制信号CTL1至CTL3，并将控制信号CTL1至CTL3提供给数据驱动单元130、扫描驱动单元120和电力单元140，以分别控制数据驱动单元130、扫描驱动单元120和电力单元140。尽管在图1中示出扫描驱动单元120、数据驱动单元130、电力单元140和时序控制单元150分离实现，但扫描驱动单元120、数据驱动单元130、电力单元140和时序控制单元150可以合并。因此，扫描驱动单元120、数据驱动单元130、电力单元140和时序控制单元150可以解释为联接到显示面板110的至少一个外围电路的功能。例如，时序控制单元150可以执行扫描驱动单元120、数据驱动单元130、电力单元140的操作，或者可以包括用于执行扫描驱动单元120、数据驱动单元130、电力单元140的操作的至少一个部件。

在各个公开的实施例中，有机发光显示设备100采用数字驱动技术，该技术将一个帧分成多个子帧，并不同地设计子帧的各发射时间（例如，以2的因子），并且基于子帧的发射时间之和实现特定的灰度级。具体地，子帧的各发射时间对应于数据信号的各个位。亦即，假定一个帧被分成第一至第四子帧，则第一至第四子帧的各发射时间可能以2的因子而不同（即，可能增大）。例如，第二子帧的发射时间可以是第一子帧的发射时间的两倍，第三子帧的发射时间可以是第二子帧的发射时间的2倍，并且第四子帧的发射时间可以是第三子帧的发射时间的2倍。这里，具有最长发射时间的子帧（例如，第四子帧）可以与数据信号的最高有效位（MSB）对应，并且具有最短发射时间的子帧（例如，第一子帧）可以与数据信号的最低有效位（LSB）对应。结果，基于第一至第四子帧的发射时间之和实现了特定的灰度级。然而，由于数字驱动技术通过显示多个子帧来显示一个帧（即，扫描时间相对较短），因此有机发光显示设备100的扫描驱动单元120需要高速运行。

此外，有机发光显示设备100可以采用随机扫描数字驱动技术。在此情形下，扫描驱动单元120可以通过解码器类型内部电路来实现，以随机地执行扫描操作，其中解码器类型内部电路包括预解码器块和终级解码器块。亦即，与行进式扫描数字驱动技术不同，如图2所示，随机扫描数字驱动技术通过将所有扫描线的子帧扫描时间移动特定的时间，来对所有的扫描线随机地执行子帧1、2、3、4和5的扫描操作。因此，随机扫描数字驱动技术可以对所有的扫描线随机地（即，分离地）执行子帧1、2、3、4和5的发射操作。扫描驱动单元120可以基于分别联接至显示面板110的上显示区和显示面板110的下显示区的两级上解码结构和两级下解码结构来随机地执行扫描操作。尽管以上描述了数字驱动技术和随机扫描数字驱动技术与有机发光显示设备100有关，但本发明构思不限于数字驱动技术和随机扫描数字驱动技术。

扫描驱动单元120可以具有这样的结构，其中显示面板110的上显示区和显示面板110的下显示区分别联接至两级上解码结构和两级下解码结构。在一个示例性实施例中，扫描驱动单元120的两级上解码结构包括第一预解码器块和第一终级解码器块。第一预解码器块接收用于选择布置在显示面板110的上显示区中的上扫描线中的一条的上扫描线选择信号，并基于上扫描线选择信号输出第一逻辑信号和第一反逻辑信号，其中第一反逻辑信号通过对第一逻辑信号取反而生成。第一终级解码器块联接在显示面板110的上显示区与第一预解码器块之间，并基于第一逻辑信号和第一反逻辑信号来选择上扫描线中的一条。另外，扫描驱动单元120的两级下解码结构可以包括第二预解码器块和第二终级解码器块。第二预解码器块可以接收用于选择布置在显示面板110的下显示区中的下扫描线中的一条的下扫描线选择信号，并可以基于下扫描线选择信号输出第二逻辑信号和第二反逻辑信号，其中第二反逻辑信号通过对第二逻辑信号取反而生成。第二终级解码器块可以联接在显示面板110的下显示区与第二预解码器块之间，并可以基于第二逻辑信号和第二反逻辑信号来选择下扫描线中的一条。将参照图3至图5详细描述该两级上解码结构和该两级下解码结构。

在另一示例性实施例中，扫描驱动单元120的两级上解码结构可以包括第一预解码器块和第一终级解码器块。第一预解码器块可以接收用于选择布置在显示面板110的上显示区中的上扫描线中的一条的上扫描线选择信号，并可以基于上扫描线选择信号输出第一逻辑信号。第一终级解码器块可以联接在显示面板110的上显示区与第一预解码器块之间，并可以基于第一逻辑信号选择上扫描线中的一条。另外，扫描驱动单元120的两级下解码结构可以包括第二预解码器块和第二终级解码器块。第二预解码器块可以接收用于选择布置在显示面板110的下显示区中的下扫描线中的一条的下扫描线选择信号，并可以基于下扫描线选择信号输出第二逻辑信号。第二终级解码器块可以联接在显示面板110的下显示区与第二预解码器块之间，并可以基于第二逻辑信号选择下扫描线中的一条。将参照图6至图8详细描述该两级上解码结构和该两级下解码结构。下文中，将详细描述有机发光显示设备100中包括的扫描驱动单元120。

图3是示出图1的有机发光显示设备中包括的扫描驱动单元的示例的框图。

参照图3，扫描驱动单元120包括第一预解码器块122-1、第二预解码器块122-2、第一终级解码器块124和第二终级解码器块126。显示面板110包括布置在与扫描线SL1至SLn和数据线DL1至DLm的交点对应的位置处的多个像素电路111。如上所述，第一预解码器块122-1和第一终级解码器块124与扫描驱动单元120的两级上解码结构对应，并且第二预解码器块122-2和第二终级解码器块126与扫描驱动单元120的两级下解码结构对应。

第一预解码器块122-1接收用于选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条的上扫描线选择信号U1至U11，并可以基于上扫描线选择信号U1至U11输出第一逻辑信号A、B和C。第二预解码器块122-2可以接收用于选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条的下扫描线选择信号L1至L11，并可以基于下扫描线选择信号L1至L11输出第二逻辑信号D、E和F。尽管在图3中示出第一预解码器块122-1和第二预解码器块122-2以及第一终级解码器块124和第二终级解码器块126位于显示面板110的外部，但应当理解，第一预解码器块122-1和第二预解码器块122-2位于显示面板110的外部，第一终级解码器块124和第二终级解码器块126位于显示面板110的内部。根据一些示例性实施例，第一预解码器块122-1和第二预解码器块122-2可以包括在有机发光显示设备100的时序控制单元150中。另外，第一终级解码器块124和第二终级解码器块126可以包括在有机发光显示设备100的显示面板110中。

第一终级解码器块124可以联接在显示面板110的上显示区与第一预解码器块122-1之间，并可以基于第一逻辑信号A、B和C选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条。第二终级解码器块126可以联接在显示面板110的下显示区与第二预解码器块122-2之间，并可以基于第二逻辑信号D、E和F选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条。如图3中所示，第一预解码器块122-1可以联接至第一终级解码器块124，以选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条，第二预解码器块122-2可以联接至第二终级解码器块126，以选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条，并且在显示面板110中，第一终级解码器块124可以与第二终级解码器块126分离。尽管第一终级解码器块124与第二终级解码器块126分离，但应当理解，显示面板110的上显示区和下显示区并不是彼此独立驱动。因此，当对扫描线SL1至SLn进行计数的线计数器的值指示显示面板110的上显示区时，可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，当线计数器的值指示显示面板110的下显示区时，可以将通过从线计数器的值中减去上扫描线SL1至SLk的数目而生成的值与下扫描线选择信号L1至L11匹配。

例如，当实现FHD分辨率时，显示面板110的总的扫描线SL1至SLn的数目可以是1080。为了便于描述，假定上扫描线SL1至SLk的数目是540，并且下扫描线SLk+1至SLn的数目也是540。在此情形下，如果线计数器的值在0与539之间，则可以选择显示面板110的上显示区，并且可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，如果线计数器的值在540与1079之间，则可以选择显示面板110的下显示区，并且可以将通过从线计数器的值中减去540（即，上扫描线SL1至SLk的数目）而生成的值与下扫描线选择信号L1至L11匹配。尽管在图3中示出第一预解码器块122-1接收11个上扫描线选择信号U1至U11，第二预解码器块122-2接收11个下扫描线选择信号L1至L11，第一终级解码器块124接收三个第一逻辑信号A、B和C，并且第二终级解码器块126接收三个第二逻辑信号D、E和F，但信号的数目不限于此。亦即，信号的数目可以根据期望的状况而进行各种改变。如上所述，扫描驱动单元120可以具有两级上解码结构和两级下解码结构（即，显示面板110的上显示区和显示面板110的下显示区分别联接至第一终级解码器块124和第二终级解码器块126，并且第一终级解码器块124和第二终级解码器块126分别联接至第一预解码器块122-1和第二预解码器块122-2）。因此，扫描驱动单元120可以通过减少显示面板110的外侧信号线的数目，来缩小显示面板110的死区。

图4A和图4B是示出通过图3的扫描驱动单元在显示面板中布置外侧信号线的示例的图。

参照图4A和图4B，图4A示出第一预解码器块122-1的内部结构，图4B示出第二预解码器块122-2的内部结构。

第一预解码器块122-1可以包括用于基于上扫描线选择信号U1至U11生成第一逻辑信号A、B和C的多个第一解码器123-1、123-2和123-3。在示例性实施例中，第一解码器123-1、123-2和123-3中的每一个可以包括多个逻辑元件。在一个示例性实施例中，第一预解码器块122-1可以包括4对10解码器123-1、4对9解码器123-2和3对6解码器123-3。例如，4对10解码器123-1可以与低位相关，4对9解码器123-2可以与中间位相关，并且3对6解码器123-3可以与高位相关。详细地，4对10解码器123-1可以接收与低位相关的上扫描线选择信号U1、U2、U3和U4，以输出十个低位输出信号A1至A10。针对此操作，4对10解码器123-1可以包括十个4输入逻辑或元件。然而，4对10解码器123-1的结构不限于此。4对9解码器123-2可以接收与中间位相关的上扫描线选择信号U5、U6、U7和U8，以输出九个中间位输出信号B1至B9。针对此操作，4对9解码器123-2可以包括九个4输入逻辑或元件。然而，4对9解码器123-2的结构不限于此。3对6解码器123-3可以接收与高位相关的上扫描线选择信号U9、U10和U11，以输出六个高位输出信号C1至C6。针对此操作，3对6解码器123-3可以包括六个3输入逻辑或元件。然而，3对6解码器123-3的结构不限于此。

第一预解码器块122-1可以基于从4对10解码器123-1、4对9解码器123-2和3对6解码器123-3分别输出的十个低位输出信号A1至A10、九个中间位输出信号B1至B9和六个高位输出信号C1至C6，来生成第一逻辑信号A、B和C。如图4A中所示，可以选择十个低位输出信号A1至A10中的一个，可以选择九个中间位输出信号B1至B9中的一个，并且可以选择六个高位输出信号C1至C6中的一个，以生成第一逻辑信号A、B和C。结果，第一逻辑信号A、B和C可以具有二进制形式，例如（A1，B1，C1）、（A2，B1，C1）、（A3，B1，C1）等。然后，第一逻辑信号A、B和C可以输出到第一终级解码器块124。这里，布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中的信号线的数目可以与第一解码器123-1、123-2和123-3的输出线的数目之和对应。亦即，由于第一预解码器块122-1联接至第一终级解码器块124，因此可以将用于输出十个低位输出信号A1至A10的输出线、用于输出九个中间位输出信号B1至B9的输出线以及用于输出六个高位输出信号C1至C6的输出线布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中。在图4A中，用于输出十个低位输出信号A1至A10的输出线的数目为10，用于输出九个中间位输出信号B1至B9的输出线的数目为9，并且用于输出六个高位输出信号C1至C6的输出线的数目为6。因此，布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中的信号线的数目是25（即，10+9+6=25）。另外，第一解码器123-1、123-2和123-3的输出线的数目的乘积可以与显示面板110的上显示区的所有扫描线SL1至SLk的数目对应。因此，在图4A中，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以是540（即，10×9×6=540）。结果，当第二预解码器块122-2与第一预解码器块122-1具有相同的结构时，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目也是540。因此，由于显示面板110的所有扫描线SL1至SLn的数目是1080（即540+540=1080），因此可以实现FHD分辨率。

第二预解码器块122-2可以包括用于基于下扫描线选择信号L1至L11生成第二逻辑信号D、E和F的多个第二解码器127-1、127-2和127-3。在示例性实施例中，第二解码器127-1、127-2和127-3中的每一个可以包括多个逻辑元件。在一个示例性实施例中，第二预解码器块122-2可以包括4对10解码器127-1、4对9解码器127-2和3对6解码器127-3。例如，4对10解码器127-1可以与低位相关，4对9解码器127-2可以与中间位相关，并且3对6解码器127-3可以与高位相关。详细地，4对10解码器127-1可以接收与低位相关的下扫描线选择信号L1、L2、L3和L4，以输出十个低位输出信号D1至D10。针对此操作，4对10解码器127-1可以包括十个4输入逻辑或元件。然而，4对10解码器127-1的结构不限于此。4对9解码器127-2可以接收与中间位相关的下扫描线选择信号L5、L6、L7和L8，以输出九个中间位输出信号E1至E9。针对此操作，4对9解码器127-2可以包括九个4输入逻辑或元件。然而，4对9解码器127-2的结构不限于此。3对6解码器127-3可以接收与高位相关的下扫描线选择信号L9、L10和L11，以输出六个高位输出信号F1至F6。针对此操作，3对6解码器127-3可以包括六个3输入逻辑或元件。然而，3对6解码器127-3的结构不限于此。

第二预解码器块122-2可以基于从4对10解码器127-1、4对9解码器127-2和3对6解码器127-3分别输出的十个低位输出信号D1至D10、九个中间位输出信号E1至E9和六个高位输出信号F1至F6，来生成第二逻辑信号D、E和F。如图4B中所示，可以选择十个低位输出信号D1至D10中的一个，可以选择九个中间位输出信号E1至E9中的一个，并且可以选择六个高位输出信号F1至F6中的一个，以生成第二逻辑信号D、E和F。结果，第二逻辑信号D、E和F可以具有二进制形式，例如（D1，E1，F1）、（D2，E1，F1）、（D3，E1，F1）等。然后，第二逻辑信号D、E和F可以输出到第二终级解码器块126。这里，布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中的信号线的数目可以与第二解码器127-1、127-2和127-3的输出线的数目之和对应。亦即，由于第二预解码器块122-2联接至第二终级解码器块126，因此可以将用于输出十个低位输出信号D1至D10的输出线、用于输出九个中间位输出信号E1至E9的输出线以及用于输出六个高位输出信号F1至F6的输出线布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中。在图4B中，用于输出十个低位输出信号D1至D10的输出线的数目为10，用于输出九个中间位输出信号E1至E9的输出线的数目为9，并且用于输出六个高位输出信号F1至F6的输出线的数目为6。因此，布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中的信号线的数目是25（即，10+9+6=25）。另外，第二解码器127-1、127-2和127-3的输出线的数目的乘积可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目对应。因此，在图4B中，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目可以是540（即，10×9×6=540）。结果，当第一预解码器块122-1与第二预解码器块122-2具有相同的结构时，显示面板110的上显示区的所有扫描线SL1至SLk的数目也是540。因此，由于显示面板110的所有扫描线SL1至SLn的数目是1080（即540+540=1080），因此可以实现FHD分辨率。

在一个示例性实施例中，第一解码器123-1、123-2和123-3的输出线的数目之和可以与第二解码器127-1、127-2和127-3的输出线的数目之和相同。在此情形下，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目相同。在另一示例性实施例中，第一解码器123-1、123-2和123-3的输出线的数目之和可以不同于第二解码器127-1、127-2和127-3的输出线的数目之和。在此情形下，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以不同于显示面板110的下显示区的所有扫描线SLk+1至SLn的数目。如上所述，布置在显示面板110的上显示区的外侧区域中的信号线的数目可以与第一解码器123-1、123-2和123-3的输出线的数目之和对应，并且布置在显示面板110的下显示区的外侧区域中的信号线的数目可以与第二解码器127-1、127-2和127-3的输出线的数目之和对应。另外，第一解码器123-1、123-2和123-3的输出线的数目的乘积可以与显示面板110的上显示区的所有扫描线SL1至SLk的数目对应，并且第二解码器127-1、127-2和127-3的输出线的数目的乘积可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目对应。亦即，由于实现FHD分辨率的显示面板110的所有扫描线SL1至SLn的数目为1080，因此布置在显示面板110的外侧区域中的信号线的数目可以为25（即，10+9+6=25）。另一方面，在上显示区不与下显示区分离的传统显示面板中，布置在传统显示面板的外侧区域中用于驱动1080（即，12×10×9=1080）条扫描线SL1至SLn的信号线的数目可以是31（即12+10+9=31）。因此，扫描驱动单元120可以通过包括分别联接至显示面板110的上显示区和显示面板110的下显示区的两级上解码结构和两级下解码结构，来减少布置在显示面板110的外侧区域中的信号线的数目。

图5是示出图3的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

参照图5，在图5中示出扫描驱动单元120的第一终级解码器块124和第二终级解码器块126位于显示面板110的内部。如图5中所示，第一终级解码器块124、第二终级解码器块126和与第一终级解码器块124、第二终级解码器块126联接的信号线可以位于显示面板110的一个外侧区域中（即，一侧）。从第一预解码器块122-1的输出端子块PDO-1延伸的信号线可以布置在显示面板110的一个外侧区域中，其中第一预解码器块122-1位于显示面板110的外部（例如，上方）。类似地，从第二预解码器块122-2的输出端子块PDO-2延伸的信号线可以布置在显示面板110的一个外侧区域中，其中第二预解码器块122-2位于显示面板110的外部（例如，下方）。显示面板110可以从数据驱动单元130（例如，数据驱动IC）接收数据信号，并且可以从电力单元140（例如，电源FPC）接收电力电压。图5示出具有FHD分辨率的显示面板110。这里，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以是540，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目可以是540，并且显示面板110的所有扫描线SL1至SLn的数目可以是1080（即，540+540=1080）。在示例性实施例中，布置在显示面板110的外侧区域中的信号线的数目可以是25（即，10+9+6=25）。另一方面，布置在上显示区不与下显示区分离的传统显示面板的外侧区域中的信号线的数目可以是31（即，12+10+9=31）。例如，假定一条信号线的宽度为90μm，并且两条信号线之间的宽度为30μm，则显示面板110的死区可能是3000μm（即（90μm+30μm）×25=3000μm）。另一方面，传统显示面板的死区可能是3720μm（即（90μm+30μm）×31=3720μm）。结果，与传统显示面板相比，显示面板110在显示面板110的一个外侧区域中将死区缩短了720μm（即，（90μm+30μm）×6=720μm）。

图6是示出图1的有机发光显示设备中包括的扫描驱动单元的另一示例的框图。

参照图6，扫描驱动单元120包括第一预解码器块122-1、第二预解码器块122-2、第一终级解码器块124和第二终级解码器块126。显示面板110包括布置在与扫描线SL1至SLn和数据线DL1至DLm的交点对应的位置处的多个像素电路111。如上所述，第一预解码器块122-1和第一终级解码器块124与扫描驱动单元120的两级上解码结构对应，并且第二预解码器块122-2和第二终级解码器块126与扫描驱动单元120的两级下解码结构对应。

第一预解码器块122-1接收用于选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条的上扫描线选择信号U1至U11，并可以基于上扫描线选择信号U1至U11输出第一逻辑信号A、B和C。第二预解码器块122-2可以接收用于选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条的下扫描线选择信号L1至L11，并可以基于下扫描线选择信号L1至L11输出第二逻辑信号D、E和F。尽管在图6中示出第一预解码器块122-1和第二预解码器块122-2以及第一终级解码器块124和第二终级解码器块126位于显示面板110的外部，但应当理解，第一预解码器块122-1和第二预解码器块122-2位于显示面板110的外部，并且第一终级解码器块124和第二终级解码器块126位于显示面板110的内部。根据一些示例性实施例，第一预解码器块122-1和第二预解码器块122-2可以包括在有机发光显示设备100的时序控制单元150中。另外，第一终级解码器块124和第二终级解码器块126可以包括在有机发光显示设备100的显示面板110中。

第一终级解码器块124可以联接在显示面板110的上显示区与第一预解码器块122-1之间，并可以基于第一逻辑信号A、B和C选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条。这里，第一终级解码器块124可以包括第一左终级解码器块124-11和第一右终级解码器块124-21。第一左终级解码器块124-11和第一右终级解码器块124-21可以共享上扫描线SL1至SLk。因此，第一左终级解码器块124-11和第一右终级解码器块124-21可以接收第一逻辑信号A、B和C，并可以高速控制用于选择上扫描线SL1至SLk中的一条的扫描信号的电压脉冲。结果，可以减少RC延迟。第二终级解码器块126可以联接在显示面板110的下显示区与第二预解码器块122-2之间，并可以基于第二逻辑信号D、E和F选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条。这里，第二终级解码器块126可以包括第二左终级解码器块126-11和第二右终级解码器块126-21。第二左终级解码器块126-11和第二右终级解码器块126-21可以共享下扫描线SLk+1至SLn。因此，第二左终级解码器块126-11和第二右终级解码器块126-21可以接收第二逻辑信号D、E和F，并可以高速控制用于选择下扫描线SLk+1至SLn中的一条的扫描信号的电压脉冲。结果，可以减少RC延迟。

如上所述，第一预解码器块122-1可以联接至第一终级解码器块124，以选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条，第二预解码器块122-2可以联接至第二终级解码器块126，以选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条，并且在显示面板110中，第一终级解码器块124可以与第二终级解码器块126分离。尽管第一终级解码器块124与第二终级解码器块126分离，但应当理解，显示面板110的上显示区和下显示区并不是彼此独立驱动。因此，当对扫描线SL1至SLn进行计数的线计数器的值指示显示面板110的上显示区时，可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，当线计数器的值指示显示面板110的下显示区时，可以将通过从线计数器的值中减去上扫描线SL1至SLk的数目而生成的值与下扫描线选择信号L1至L11匹配。

例如，当实现FHD分辨率时，显示面板110的总的扫描线SL1至SLn的数目可以是1080。为了便于描述，假定上扫描线SL1至SLk的数目是540，并且下扫描线SLk+1至SLn的数目也是540。在此情形下，如果线计数器的值在0与539之间，则可以选择显示面板110的上显示区，并且可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，如果线计数器的值在540与1079之间，则可以选择显示面板110的下显示区，并且可以将通过从线计数器的值中减去540（即，上扫描线SL1至SLk的数目）而生成的值与下扫描线选择信号L1至L11匹配。尽管在图6中示出第一预解码器块122-1接收11个上扫描线选择信号U1至U11，第二预解码器块122-2接收11个下扫描线选择信号L1至L11，第一终级解码器块124接收三个第一逻辑信号A、B和C，并且第二终级解码器块126接收三个第二逻辑信号D、E和F，但信号的数目不限于此。亦即，信号的数目可以根据期望的状况而进行各种改变。如上所述，扫描驱动单元120可以具有两级上解码结构和两级下解码结构（即，显示面板110的上显示区和显示面板110的下显示区分别联接至第一终级解码器块124和第二终级解码器块126，并且第一终级解码器块124和第二终级解码器块126分别联接至第一预解码器块122-1和第二预解码器块122-2）。因此，扫描驱动单元120通过减少显示面板110的外侧信号线的数目，来缩短显示面板110的死区。

图7是示出图6的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

参照图7，在图7中示出扫描驱动单元120的第一终级解码器块124-11和124-21以及第二终级解码器块126-11和126-21位于显示面板110的内部。如图7中所示，从第一预解码器块122-1的输出端子块PDO-11和PDO-12延伸的信号线可以布置在显示面板110的两外侧区域中（即，两侧），其中第一预解码器块122-1位于显示面板110的外部（例如，上方）。类似地，从第二预解码器块122-2的输出端子块PDO-21和PDO-22延伸的信号线可以布置在显示面板110的两外侧区域中（即，两侧），其中第二预解码器块122-2位于显示面板110的外部（例如，下方）。显示面板110可以从数据驱动单元130（例如，数据驱动IC）接收数据信号，并且可以从电力单元140（例如，电源FPC）接收电力电压。图7示出具有FHD分辨率的显示面板110。这里，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以是540，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目可以是540，并且显示面板110的所有扫描线SL1至SLn的数目可以是1080（即，540+540=1080）。在示例性实施例中，布置在显示面板110的外侧区域中的信号线的数目可以是25（即，10+9+6=25）。另一方面，布置在上显示区不与下显示区分离的传统显示面板的外侧区域中的信号线的数目可以是31（即，12+10+9=31）。例如，假定一条信号线的宽度为90μm，并且两条信号线之间的宽度为30μm，则显示面板110的死区可能是3000μm（即（90μm+30μm）×25=3000μm）。另一方面，传统显示面板的死区可能是3720μm（即（90μm+30μm）×31=3720μm）。结果，与传统显示面板相比，显示面板110在显示面板110的一个外侧区域中将死区缩短了720μm（即，（90μm+30μm）×6=720μm），（即，在显示面板110的两外侧区域中将死区缩短了1440μm）。

图8是示出图1的有机发光显示设备中包括的扫描驱动单元的又一示例的框图。

参照图8，扫描驱动单元120包括第一预解码器块122-1、第二预解码器块122-2、第一终级解码器块124和第二终级解码器块126。显示面板110包括布置在与扫描线SL1至SLn和数据线DL1至DLm的交点对应的位置处的多个像素电路111。如上所述，第一预解码器块122-1和第一终级解码器块124与扫描驱动单元120的两级上解码结构对应，并且第二预解码器块122-2和第二终级解码器块126与扫描驱动单元120的两级下解码结构对应。

第一预解码器块122-1接收用于选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条的上扫描线选择信号U1至U11，并可以基于上扫描线选择信号U1至U11输出第一逻辑信号A、B和C以及第一反逻辑信号/A、/B和/C。这里，第一反逻辑信号/A、/B和/C通过对第一逻辑信号A、B和C取反生成。第二预解码器块122-2接收用于选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条的下扫描线选择信号L1至L11，并可以基于下扫描线选择信号L1至L11输出第二逻辑信号D、E和F以及第二反逻辑信号/D、/E和/F。这里，第二反逻辑信号/D、/E和/F通过对第二逻辑信号D、E和F取反生成。尽管在图8中示出第一预解码器块122-1和第二预解码器块122-2以及第一终级解码器块124和第二终级解码器块126位于显示面板110的外部，但应当理解，第一预解码器块122-1和第二预解码器块122-2位于显示面板110的外部，并且第一终级解码器块124和第二终级解码器块126位于显示面板110的内部。根据一些示例性实施例，第一预解码器块122-1和第二预解码器块122-2可以包括在有机发光显示设备100的时序控制单元150中。另外，第一终级解码器块124和第二终级解码器块126可以包括在有机发光显示设备100的显示面板110中。

第一终级解码器块124可以联接在显示面板110的上显示区与第一预解码器块122-1之间，并可以基于第一逻辑信号A、B和C以及第一反逻辑信号/A、/B和/C选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条。这里，第一终级解码器块124可以包括第一左终级解码器块124-12和第一右终级解码器块124-22。第一左终级解码器块124-12和第一右终级解码器块124-22可以共享上扫描线SL1至SLk。因此，第一左终级解码器块124-12和第一右终级解码器块124-22可以分别接收第一逻辑信号A、B和C以及第一反逻辑信号/A、/B和/C，并可以通过在第一左终级解码器块124-12和第一右终级解码器块124-22之间执行用于消耗电流或供应电流的推拉（push-and-pull）操作，来高速控制用于选择上扫描线SL1至SLk中的一条的扫描信号的电压脉冲。

第二终级解码器块126可以联接在显示面板110的下显示区与第二预解码器122-2之间，并可以基于第二逻辑信号D、E和F以及第二反逻辑信号/D、/E和/F选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条。这里，第二终级解码器块126可以包括第二左终级解码器块126-12和第二右终级解码器块126-22。第二左终级解码器块126-12和第二右终级解码器块126-22可以共享下扫描线SLk+1至SLn。因此，第二左终级解码器块126-12和第二右终级解码器块126-22可以分别接收第二逻辑信号D、E和F以及第二反逻辑信号/D、/E和/F，并可以通过在第二左终级解码器块126-12和第二右终级解码器块126-22之间执行用于消耗电流或供应电流的推拉操作，来高速控制用于选择下扫描线SLk+1至SLn中的一条的扫描信号的电压脉冲。

如上所述，第一预解码器块122-1可以联接至第一终级解码器块124，以选择布置在显示面板110的上显示区中的上扫描线SL1至SLk中的一条，第二预解码器块122-2可以联接至第二终级解码器块126，以选择布置在显示面板110的下显示区中的下扫描线SLk+1至SLn中的一条，并且在显示面板110中，第一终级解码器块124可以与第二终级解码器块126分离。尽管第一终级解码器块124与第二终级解码器块126分离，但应当理解，显示面板110的上显示区和下显示区并不是彼此独立驱动。因此，当对扫描线SL1至SLn进行计数的线计数器的值指示显示面板110的上显示区时，可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，当线计数器的值指示显示面板110的下显示区时，可以将通过从线计数器的值中减去上扫描线SL1至SLk的数目而生成的值与下扫描线选择信号L1至L11匹配。

例如，当实现FHD分辨率时，显示面板110的总的扫描线SL1至SLn的数目可以是1080。为了便于描述，假定上扫描线SL1至SLk的数目是540，并且下扫描线SLk+1至SLn的数目也是540。在此情形下，如果线计数器的值在0与539之间，则可以选择显示面板110的上显示区，并且可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，如果线计数器的值在540与1079之间，则可以选择显示面板110的下显示区，并且将通过从线计数器的值中减去540（即，上扫描线SL1至SLk的数目）而生成的值与下扫描线选择信号L1至L11匹配。尽管在图8中示出第一预解码器块122-1接收11个上扫描线选择信号U1至U11，第二预解码器块122-2接收11个下扫描线选择信号L1至L11，第一终级解码器块124接收三个第一逻辑信号A、B和C以及三个第一反逻辑信号/A、/B和/C，并且第二终级解码器块126接收三个第二逻辑信号D、E和F以及三个第二反逻辑信号/D、/E和/F，但信号的数目不限于此。亦即，信号的数目可以根据期望的状况而进行各种改变。如上所述，扫描驱动单元120可以具有两级上解码结构和两级下解码结构（即，显示面板110的上显示区和显示面板110的下显示区分别联接至第一终级解码器块124和第二终级解码器块126，并且第一终级解码器块124和第二终级解码器块126分别联接至第一预解码器块122-1和第二预解码器块122-2）。因此，扫描驱动单元120可以通过减少显示面板110的外侧信号线的数目，来缩小显示面板110的死区。

图9A和图9B是示出通过图8的扫描驱动单元在显示面板中布置外侧信号线的示例的图。

参照图9A和图9B，图9A示出第一预解码器块122-1的内部结构，并且图9B示出第二预解码器块122-2的内部结构。

第一预解码器块122-1可以包括用于基于上扫描线选择信号U1至U11生成第一逻辑信号A、B和C的多个第一解码器123-1、123-2和123-3，以及用于基于第一逻辑信号A、B和C生成第一反逻辑信号/A、/B和/C的多个第一反相器FINV。在示例性实施例中，第一解码器123-1、123-2和123-3中的每一个可以包括多个逻辑元件。在一个示例性实施例中，第一预解码器块122-1可以包括4对10解码器123-1、4对9解码器123-2和3对6解码器123-3。例如，4对10解码器123-1可以与低位相关，4对9解码器123-2可以与中间位相关，并且3对6解码器123-3可以与高位相关。详细地，4对10解码器123-1可以接收与低位相关的上扫描线选择信号U1、U2、U3和U4，以输出十个低位输出信号A1至A10。针对此操作，4对10解码器123-1可以包括十个4输入逻辑或元件。然而，4对10解码器123-1的结构不限于此。4对9解码器123-2可以接收与中间位相关的上扫描线选择信号U5、U6、U7和U8，以输出九个中间位输出信号B1至B9。针对此操作，4对9解码器123-2可以包括九个4输入逻辑或元件。然而，4对9解码器123-2的结构不限于此。3对6解码器123-3可以接收与高位相关的上扫描线选择信号U9、U10和U11，以输出六个高位输出信号C1至C6。针对此操作，3对6解码器123-3可以包括六个3输入逻辑或元件。然而，3对6解码器123-3的结构不限于此。

第一预解码器块122-1可以基于从4对10解码器123-1、4对9解码器123-2和3对6解码器123-3分别输出的十个低位输出信号A1至A10、九个中间位输出信号B1至B9和六个高位输出信号C1至C6，来生成第一逻辑信号A、B和C。如图9A中所示，可以选择十个低位输出信号A1至A10中的一个，可以选择九个中间位输出信号B1至B9中的一个，并且可以选择六个高位输出信号C1至C6中的一个，以生成第一逻辑信号A、B和C。结果，第一逻辑信号A、B和C可以具有二进制形式，例如（A1，B1，C1）、（A2，B1，C1）、（A3，B1，C1）等。然后，第一逻辑信号A、B和C可以输出到第一终级解码器块124。同时，第一预解码器块122-1可以通过使用第一反相器FINV对十个低位输出信号A1至A10、九个中间位输出信号B1至B9和六个高位输出信号C1至C6取反，来生成第一反逻辑信号/A、/B和/C。因此，如图9A中所示，第一反逻辑信号/A、/B和/C可以具有二进制形式，例如（/A1，/B1，/C1）、（/A2，/B1，/C1）、（/A3，/B1，/C1）等。然后，第一反逻辑信号/A、/B和/C也可以输出到第一终级解码器块124。

这里，布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中的信号线的数目可以与第一解码器123-1、123-2和123-3的输出线的数目之和对应。亦即，由于第一预解码器块122-1联接至第一终级解码器块124，因此可以将用于输出十个低位输出信号A1至A10的输出线、用于输出九个中间位输出信号B1至B9的输出线以及用于输出六个高位输出信号C1至C6的输出线布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中。在图9A中，用于输出十个低位输出信号A1至A10的输出线的数目为10，用于输出九个中间位输出信号B1至B9的输出线的数目为9，并且用于输出六个高位输出信号C1至C6的输出线的数目为6。因此，布置在有机发光显示设备100的显示面板110的上显示区的外侧区域中的信号线的数目是25（即，10+9+6=25）。另外，第一解码器123-1、123-2和123-3的输出线的数目的乘积可以与显示面板110的上显示区的所有扫描线SL1至SLk的数目对应。因此，在图9A中，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以是540（即，10×9×6=540）。结果，当第二预解码器块122-2与第一预解码器块122-1具有相同的结构时，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目也是540。因此，由于显示面板110的所有扫描线SL1至SLn的数目是1080（即540+540=1080），因此可以实现FHD分辨率。

第二预解码器块122-2可以包括用于基于下扫描线选择信号L1至L11生成第二逻辑信号D、E和F的多个第二解码器127-1、127-2和127-3，以及用于基于第二逻辑信号D、E和F生成第二反逻辑信号/D、/E和/F的多个第二反相器SINV。在示例性实施例中，第二解码器127-1、127-2和127-3中的每一个可以包括多个逻辑元件。在一个示例性实施例中，第二预解码器块122-2可以包括4对10解码器127-1、4对9解码器127-2和3对6解码器127-3。例如，4对10解码器127-1可以与低位相关，4对9解码器127-2可以与中间位相关，并且3对6解码器127-3可以与高位相关。详细地，4对10解码器127-1可以接收与低位相关的下扫描线选择信号L1、L2、L3和L4，以输出十个低位输出信号D1至D10。针对此操作，4对10解码器127-1可以包括十个4输入逻辑或元件。然而，4对10解码器127-1的结构不限于此。4对9解码器127-2可以接收与中间位相关的下扫描线选择信号L5、L6、L7和L8，以输出九个中间位输出信号E1至E9。针对此操作，4对9解码器127-2可以包括九个4输入逻辑或元件。然而，4对9解码器127-2的结构不限于此。3对6解码器127-3可以接收与高位相关的下扫描线选择信号L9、L10和L11，以输出六个高位输出信号F1至F6。针对此操作，3对6解码器127-3可以包括六个3输入逻辑或元件。然而，3对6解码器127-3的结构不限于此。

第二预解码器块122-2可以基于从4对10解码器127-1、4对9解码器127-2和3对6解码器127-3分别输出的十个低位输出信号D1至D10、九个中间位输出信号E1至E9和六个高位输出信号F1至F6，来生成第二逻辑信号D、E和F。如图9B中所示，可以选择十个低位输出信号D1至D10中的一个，可以选择九个中间位输出信号E1至E9中的一个，并且可以选择六个高位输出信号F1至F6中的一个，以生成第二逻辑信号D、E和F。结果，第二逻辑信号D、E和F可以具有二进制形式，例如（D1，E1，F1）、（D2，E1，F1）、（D3，E1，F1）等。然后，第二逻辑信号D、E和F可以输出到第二终级解码器块126。同时，第二预解码器块122-2可以通过使用第二反相器SINV对十个低位输出信号D1至D10、九个中间位输出信号E1至E9和六个高位输出信号F1至F6取反，来生成第二反逻辑信号/D、/E和/F。因此，第二反逻辑信号/D、/E和/F可以具有二进制形式，例如（/D1，/E1，/F1）、（/D2，/E1，/F1）、（/D3，/E1，/F1）等。然后，第二反逻辑信号/D、/E和/F可以输出到第二终级解码器块126。

这里，布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中的信号线的数目可以与第二解码器127-1、127-2和127-3的输出线的数目之和对应。亦即，由于第二预解码器块122-2联接至第二终级解码器块126，因此可以将用于输出十个低位输出信号D1至D10的输出线、用于输出九个中间位输出信号E1至E9的输出线以及用于输出六个高位输出信号F1至F6的输出线布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中。在图9B中，用于输出十个低位输出信号D1至D10的输出线的数目为10，用于输出九个中间位输出信号E1至E9的输出线的数目为9，并且用于输出六个高位输出信号F1至F6的输出线的数目为6。因此，布置在有机发光显示设备100的显示面板110的下显示区的外侧区域中的信号线的数目是25（即，10+9+6=25）。另外，第二解码器127-1、127-2和127-3的输出线的数目的乘积可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目对应。因此，在图9B中，显示面板110的下显示区中的所有扫描线SLk+1至SLn的数目可以是540（即，10×9×6=540）。结果，当第一预解码器块122-1与第二预解码器块122-2具有相同的结构时，显示面板110的上显示区的所有扫描线SL1至SLk的数目也可以是540。因此，由于显示面板110的所有扫描线SL1至SLn的数目是1080（即540+540=1080），因此可以实现FHD分辨率。

在一个示例性实施例中，第一解码器123-1、123-2和123-3的输出线的数目之和可以与第二解码器127-1、127-2和127-3的输出线的数目之和相同。在此情形下，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目相同。在另一示例性实施例中，第一解码器123-1、123-2和123-3的输出线的数目之和可以不同于第二解码器127-1、127-2和127-3的输出线的数目之和。在此情形下，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以不同于显示面板110的下显示区的所有扫描线SLk+1至SLn的数目。如上所述，布置在显示面板110的上显示区的外侧区域中的信号线的数目可以与第一解码器123-1、123-2和123-3的输出线的数目之和对应，并且布置在显示面板110的下显示区的外侧区域中的信号线的数目可以与第二解码器127-1、127-2和127-3的输出线的数目之和对应。另外，第一解码器123-1、123-2和123-3的输出线的数目的乘积可以与显示面板110的上显示区的所有扫描线SL1至SLk的数目对应，并且第二解码器127-1、127-2和127-3的输出线的数目的乘积可以与显示面板110的下显示区的所有扫描线SLk+1至SLn的数目对应。亦即，由于实现FHD分辨率的显示面板110的所有扫描线SL1至SLn的数目为1080，因此布置在显示面板110的外侧区域中的信号线的数目可以为25（即，10+9+6=25）。另一方面，在上显示区不与下显示区分离的传统显示面板中，布置在传统显示面板的外侧区域中用于驱动1080（即，12×10×9=1080）条扫描线SL1至SLn的信号线的数目可以是31（即12+10+9=31）。因此，扫描驱动单元120可以通过包括分别联接至显示面板110的上显示区和显示面板110的下显示区的两级上解码结构和两级下解码结构，来减少布置在显示面板110的外侧区域中的信号线的数目。

图10是示出图8的扫描驱动单元的第一终级解码器块和第二终级解码器块位于显示面板中的示例的图。

参照图10，在图10中示出扫描驱动单元120的第一终级解码器块124-12和124-22以及第二终级解码器块126-12和126-22位于显示面板110的内部。如图10中所示，从第一预解码器块122-1的输出端子块PDO-11和PDO-12延伸的信号线可以布置在显示面板110的两外侧区域中（即，两侧），其中第一预解码器块122-1位于显示面板110的外部（例如，上方）。类似地，从第二预解码器块122-2的输出端子块PDO-21和PDO-22延伸的信号线可以布置在显示面板110的两外侧区域中（即，两侧），其中第二预解码器块122-2位于显示面板110的外部（例如，下方）。显示面板110可以从数据驱动单元130（例如，数据驱动IC）接收数据信号，并且可以从电力单元140（例如，电源FPC）接收电力电压。图10示出具有FHD分辨率的显示面板110。这里，显示面板110的上显示区的所有扫描线SL1至SLk的数目可以是540，显示面板110的下显示区的所有扫描线SLk+1至SLn的数目可以是540，并且显示面板110的所有扫描线SL1至SLn的数目可以是1080（即，540+540=1080）。在示例性实施例中，布置在显示面板110的外侧区域中的信号线的数目可以是25（即，10+9+6=25）。另一方面，布置在上显示区不与下显示区分离的传统显示面板的外侧区域中的信号线的数目可以是31（即，12+10+9=31）。例如，假定一条信号线的宽度为90μm，并且两条信号线之间的宽度为30μm，则显示面板110的死区可能是3000μm（即（90μm+30μm）×25=3000μm）。另一方面，传统显示面板的死区可能是3720μm（即（90μm+30μm）×31=3720μm）。结果，与传统显示面板相比，显示面板110在显示面板110的一个外侧区域中将死区缩小了720μm（即，（90μm+30μm）×6=720μm），（即，在显示面板110的两外侧区域中将死区缩小了1440μm）。

图11是示出用于控制图1的有机发光显示设备中包括的扫描驱动单元的方法的流程图。

参照图11，在图11中示出控制扫描驱动单元120。在实现FHD分辨率时，显示面板110的所有扫描线SL1至SLn的数目是1080（即，0～1079）。为了便于描述，假定显示面板110的上显示区的所有扫描线SL1至SLk的数目为540（即，0～539），并且显示面板110的下显示区的所有扫描线SLk+1至SLn的数目为540（即，540～1079）。在此情形下，图11的方法可以接收线计数器的值（步骤S120），并且可以检查线计数器的值是否在0与539之间（步骤S140）。然后，当线计数器的值在0与539之间时，图11的方法可以选择显示面板110的上显示区（步骤S160）。另一方面，当线计数器的值在540与1079之间时，图11的方法可以选择显示面板110的下显示区（步骤S180）。如上所述，扫描驱动单元120可以通过包括分别联接至显示面板110的上显示区和显示面板110的下显示区的两级上解码结构和两级下解码结构，来减少显示面板110的外侧信号线的数目。然而，尽管在显示面板110中，上显示区与下显示区分离，但显示面板110的上显示区和下显示区并不是彼此独立驱动。因此，当线计数器的值指示显示面板110的上显示区时，可以将线计数器的值与上扫描线选择信号U1至U11匹配。另一方面，当线计数器的值指示显示面板110的下显示区时，可以将通过从线计数器的值中减去上扫描线SL1至SLk的数目而生成的值与下扫描线选择信号L1至L11匹配。

图12是示出具有图1的有机发光显示设备的电子设备的框图。

参照图12，电子设备200可以包括处理器210、存储（memory）设备220、储存（storage）设备230、输入/输出（I/O）设备240、电源250和有机发光显示设备260。这里，有机发光显示设备260可以对应于图1的有机发光显示设备100。另外，电子设备200可以进一步包括用于与视频卡、声卡、存储卡、通用串行总线（USB）设备、其它电子设备等进行通信的多个端口。

处理器210可以执行各种计算功能。处理器210可以是微处理器，中央处理单元（CPU）等。处理器210可以通过寻址总线、控制总线、数据总线等联接至其它部件。进一步，处理器210可以联接至诸如外围部件互连（PCI）总线之类的外延总线。存储设备220可以存储用于电子设备200的运算的数据。例如，存储设备220可以包括至少一个非易失性存储设备和/或至少一个易失性存储设备，非易失性存储设备例如为可擦除可编程只读存储（EPROM）设备、电可擦可编程只读存储（EEPROM）设备、闪存设备、相变随机存取存储（PRAM）设备、阻抗随机存取存储（RRAM）设备、纳米浮栅存储（NFGM）设备、聚合物随机存取存储（PoRAM）设备、磁随机存取存储（MRAM）设备、铁电随机存取存储（FRAM）设备等，易失性存储设备例如为动态随机存取存储（DRAM）设备、静态随机存取存储（SRAM）设备、移动DRAM设备等。储存设备230可以是固态驱动（SSD）设备、硬盘驱动（HDD）设备、CD-ROM设备等。

I/O设备240可以是诸如键盘、键区、鼠标等的输入设备，以及诸如打印机、扬声器等的输出设备。根据一些示例性实施例，有机发光显示设备260可以包括在I/O设备240中。电源250可以提供用于电子设备200的运行的电力。有机发光显示设备260可以通过总线或其它通信链路与其它部件通信。如上所述，有机发光显示设备260可以包括显示面板、扫描驱动单元、数据驱动单元、电力单元和时序控制单元。另外，有机发光显示设备260可以采用数字驱动技术。然而，有机发光显示设备的驱动技术不限于此。在有机发光显示设备260中，扫描驱动单元可以通过包括分别联接至显示面板的上显示区和显示面板的下显示区的两级上解码结构和两级下解码结构，来减少显示面板的外侧信号线的数目。详细地，扫描驱动单元可以具有这样的结构，其中显示面板的上显示区和显示面板的下显示区分别联接至第一终级解码器块和第二终级解码器块，并且第一终级解码器块和第二终级解码器块分别联接至第一预解码器块和第二预解码器块。结果，可以缩小显示面板的死区。

本发明构思可以应用于具有有机发光显示设备的系统。例如，本发明构思可以应用于计算机监视器、笔记本、数码相机、移动电话、智能电话、智能板、电视、个人数字助理（PDA）、便携多媒体播放器（PMP）、MP3播放器、导航系统、游戏机、视频电话等。

以上仅是示例性实施例的图示说明，而不应解释为用于限制示例性实施例。尽管已经描述了几个示例性实施例，但本领域技术人员会很容易理解，可以在实质不超出本发明构思的新颖教导和优点的的情况下在示例性实施例中进行多种改变。相应地，所有的这些改变意在包括在权利要求所限定的本发明构思的范围内。因此，应当理解，以上内容是各示例性实施例的图示说明，而不应解释为限于所公开的特定示例性实施例，还应当理解，所公开的示例性实施例的改变以及其它示例性实施例，意在包括在所附权利要求的范围内。

Claims (24)

1.一种扫描驱动单元，包括：

第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号，所述上扫描线选择信号用于选择布置在有机发光显示设备的显示面板的上显示区中的上扫描线中的一条；

第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号，所述下扫描线选择信号用于选择布置在所述显示面板的下显示区中的下扫描线中的一条；

第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号选择所述上扫描线中的一条；以及

第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号选择所述下扫描线中的一条。

2.如权利要求1所述的扫描驱动单元，其中所述第一预解码器块和所述第二预解码器块位于所述显示面板的外部，并且所述第一终级解码器块和所述第二终级解码器块位于所述显示面板的内部。

3.如权利要求2所述的扫描驱动单元，其中所述第一预解码器块和所述第二预解码器块包括在所述有机发光显示设备的时序控制单元中，并且所述第一终级解码器块和所述第二终级解码器块包括在所述显示面板中。

4.如权利要求1所述的扫描驱动单元，其中所述第一预解码器块包括：

多个第一解码器，被配置为基于所述上扫描线选择信号生成所述第一逻辑信号。

5.如权利要求4所述的扫描驱动单元，其中所述第二预解码器块包括：

多个第二解码器，被配置为基于所述下扫描线选择信号生成所述第二逻辑信号。

6.如权利要求5所述的扫描驱动单元，

其中布置在所述上显示区的外侧区域中的信号线的数目与所述多个第一解码器的输出线的数目之和对应，并且

其中布置在所述下显示区的外侧区域中的信号线的数目与所述多个第二解码器的输出线的数目之和对应。

7.如权利要求6所述的扫描驱动单元，

其中所述多个第一解码器的输出线的数目的乘积与所述显示面板的所述上扫描线的数目对应，并且

其中所述多个第二解码器的输出线的数目的乘积与所述显示面板的所述下扫描线的数目对应。

8.如权利要求7所述的扫描驱动单元，其中所述多个第一解码器的输出线的数目之和与所述多个第二解码器的输出线的数目之和相同。

9.如权利要求7所述的扫描驱动单元，其中所述多个第一解码器的输出线的数目之和不同于所述多个第二解码器的输出线的数目之和。

10.一种扫描驱动单元，包括：

第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号和第一反逻辑信号，所述上扫描线选择信号用于选择布置在有机发光显示设备的显示面板的上显示区中的上扫描线中的一条，所述第一反逻辑信号通过对所述第一逻辑信号取反而生成；

第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号和第二反逻辑信号，所述下扫描线选择信号用于选择布置在所述显示面板的下显示区中的下扫描线中的一条，所述第二反逻辑信号通过对所述第二逻辑信号取反而生成；

第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号和所述第一反逻辑信号选择所述上扫描线中的一条；以及

第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号和所述第二反逻辑信号选择所述下扫描线中的一条。

11.如权利要求10所述的扫描驱动单元，其中所述第一预解码器块和所述第二预解码器块位于所述显示面板的外部，并且所述第一终级解码器块和所述第二终级解码器块位于所述显示面板的内部。

12.如权利要求11所述的扫描驱动单元，其中所述第一预解码器块和所述第二预解码器块包括在所述有机发光显示设备的时序控制单元中，并且所述第一终级解码器块和所述第二终级解码器块包括在所述显示面板中。

13.如权利要求10所述的扫描驱动单元，其中所述第一预解码器块包括：

多个第一解码器，被配置为基于所述上扫描线选择信号生成所述第一逻辑信号；以及

多个第一反相器，被配置为基于所述第一逻辑信号生成所述第一反逻辑信号。

14.如权利要求13所述的扫描驱动单元，其中所述第二预解码器块包括：

多个第二解码器，被配置为基于所述下扫描线选择信号生成所述第二逻辑信号；以及

多个第二反相器，被配置为基于所述第二逻辑信号生成所述第二反逻辑信号。

15.如权利要求14所述的扫描驱动单元，

其中布置在所述上显示区的外侧区域中的信号线的数目与所述多个第一解码器的输出线的数目之和对应，并且

其中布置在所述下显示区的外侧区域中的信号线的数目与所述多个第二解码器的输出线的数目之和对应。

16.如权利要求15所述的扫描驱动单元，

其中所述多个第一解码器的输出线的数目的乘积与所述显示面板的所述上扫描线的数目对应，并且

其中所述多个第二解码器的输出线的数目的乘积与所述显示面板的所述下扫描线的数目对应。

17.如权利要求16所述的扫描驱动单元，其中所述多个第一解码器的输出线的数目之和与所述多个第二解码器的输出线的数目之和相同。

18.如权利要求16所述的扫描驱动单元，其中所述多个第一解码器的输出线的数目之和不同于所述多个第二解码器的输出线的数目之和。

19.一种有机发光显示设备，包括：

显示面板，具有多个像素电路；

扫描驱动单元，被配置为向所述像素电路提供扫描信号；

数据驱动单元，被配置为向所述像素电路提供数据信号；

电力单元，被配置为向所述像素电路提供高电力电压和低电力电压；以及

时序控制单元，被配置为控制所述扫描驱动单元、所述数据驱动单元和所述电力单元，

其中所述扫描驱动单元包括分别联接至所述显示面板的上显示区和所述显示面板的下显示区的两级上解码结构和两级下解码结构。

20.如权利要求19所述的有机发光显示设备，其中所述有机发光显示设备采用数字驱动技术，所述数字驱动技术将一帧分成多个子帧，不同地设置所述多个子帧的各发射时间，并基于所述多个子帧的发射时间之和实现特定的灰度级。

21.如权利要求19所述的有机发光显示设备，其中所述两级上解码结构包括：

第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号，所述上扫描线选择信号用于选择布置在所述上显示区中的上扫描线中的一条；以及

第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号选择所述上扫描线中的一条。

22.如权利要求21所述的有机发光显示设备，其中所述两级下解码结构包括：

第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号，所述下扫描线选择信号用于选择布置在所述下显示区中的下扫描线中的一条；以及

第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号选择所述下扫描线中的一条。

23.如权利要求19所述的有机发光显示设备，其中所述两级上解码结构包括：

第一预解码器块，被配置为接收上扫描线选择信号，并被配置为基于所述上扫描线选择信号输出第一逻辑信号和第一反逻辑信号，所述上扫描线选择信号用于选择布置在所述上显示区中的上扫描线中的一条，所述第一反逻辑信号通过对所述第一逻辑信号取反而生成；以及

第一终级解码器块，联接在所述上显示区与所述第一预解码器块之间，并被配置为基于所述第一逻辑信号和所述第一反逻辑信号选择所述上扫描线中的一条。

24.如权利要求23所述的有机发光显示设备，其中所述两级下解码结构包括：

第二预解码器块，被配置为接收下扫描线选择信号，并被配置为基于所述下扫描线选择信号输出第二逻辑信号和第二反逻辑信号，所述下扫描线选择信号用于选择布置在所述下显示区中的下扫描线中的一条，所述第二反逻辑信号通过对所述第二逻辑信号取反而生成；以及

第二终级解码器块，联接在所述下显示区与所述第二预解码器块之间，并被配置为基于所述第二逻辑信号和所述第二反逻辑信号选择所述下扫描线中的一条。

Images