CN103501548B - 面向多优先级数据硬件缓冲的无线通信网卡 - Google Patents

面向多优先级数据硬件缓冲的无线通信网卡 Download PDF

Info

Publication number
CN103501548B
CN103501548B CN201310405226.5A CN201310405226A CN103501548B CN 103501548 B CN103501548 B CN 103501548B CN 201310405226 A CN201310405226 A CN 201310405226A CN 103501548 B CN103501548 B CN 103501548B
Authority
CN
China
Prior art keywords
data
passage
fifo
network interface
interface card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310405226.5A
Other languages
English (en)
Other versions
CN103501548A (zh
Inventor
丁男
谭国真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN201310405226.5A priority Critical patent/CN103501548B/zh
Publication of CN103501548A publication Critical patent/CN103501548A/zh
Application granted granted Critical
Publication of CN103501548B publication Critical patent/CN103501548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明公开了一种面向多优先级数据硬件缓冲的无线通信网卡，是一种面向802.11p无线通信网卡，属于多信道实时通信系统中数据缓冲与信道管理技术领域，包括PCI接口、FPGA芯片，802.11p网卡芯片、天线和Flash？ROM存储芯片，所述的FPGA芯片用于构造4路发送数据硬件FIFO通道、1路接收数据硬件FIFO通道、网卡控制器和定时器，面向多优先级数据硬件缓冲的802.11p无线通信网卡通过PCI接口与外部应用单元相连接进行数据的实时交互，利用4路硬件数据发送缓冲FIFO通道对4个不同优先级的发送数据进行缓冲，通过网卡控制器设置802.11p网卡芯片的通信信道对数据进行发送。本发明的效果和益处是利用4路硬件缓冲FIFO通道可以满足多优先级数据报文发送的不同服务需求，提高其发送的实时性。

Description

面向多优先级数据硬件缓冲的无线通信网卡
技术领域
本发明属于多信道实时通信系统中数据缓冲与信道管理技术领域，涉及到一种用于实时通信系统中多通道硬件收发缓冲机制的802.11p无线通信网卡。
背景技术
随着802.11p在高速移动无线通信车联网领域的广泛应用与研究，利用802.11p实现面向多优先级数据的短距离实时传输已成为关键，其中针对多优先级数据的缓冲与信道控制备受关注。根据美国相关标准，基于802.11p通信技术主要对4种不同优先级数据类型进行传输。目前相关研究与应用中，主要利用802.11p通信所属2.4G或5.9G频率中为这四种不同优先级数据分配专用的通信信道，每一通道固定发送某一优先级数据，通过信道间的切换来发送相对应优先级数据。针对数据的缓冲与信道切换主要是主要利用CPU直接控制网卡芯片实现的。然而，这种方法对对高优先级数据的处理实时性不好，使得高优先级数据在多信道中实时通信性能降低。
FPGA芯片作为一种半定制电路，通过构建特殊功能的片上系统，用于辅助CPU对网卡的多优先级数据在不同的收发硬件FIFO通道中进行缓冲与管理，并控制802.11p网卡芯片中通信的切换，提高802.11p的通信性能。
发明内容
本发明的目的是在于克服现存技术的不足，提供一种802.11p无线通信网卡，克服现有802.11p网卡不具备面向不同优先级数据专用硬件数据缓冲功能的缺点。
本发明是通过以下技术方案实现的：面向多优先级数据硬件缓冲的802.11p无线通信网卡，包括PCI接口、FPGA芯片，802.11p网卡芯片、天线和FlashROM存储芯片。所述的FPGA芯片用于构造4路发送数据硬件FIFO通道、1路接收数据硬件FIFO通道、网卡控制器和定时器；PCI接口为面向多优先级数据硬件缓冲的802.11p无线通信网卡与外部应用单元（如PC机主板）提供连接接口，实现网络数据的实时交互；对于外部应用单元输入的待发送数据通过8选1通道选通电路选择4路硬件数据发送缓冲FIFO通道进行写入缓冲，硬件数据发送缓冲FIFO通道的输出端通过16位并行数据总线连接到802.11p网卡芯片上，802.11p网卡芯片通过天线对数据进行发送；网卡控制器用于根据当前选通的硬件数据发送缓冲FIFO通道，通过16位数据线设定802.11p网卡芯片对应的通信信道，以便发送缓冲数据；4路发送缓冲FIFO通道中的第2通道FIFO-out2、第3通道FIFO-out3和第4通道FIFO-out4通过定时器以每通道50ms为工作时间段轮转工作，第1通道FIFO-out1作为即收即发通道，用于快速发送最高优先级数据，以中断的方式打断上述3路通道的发送过程，随时发送本通道中的数据。
所述的4路硬件数据发送缓冲FIFO通道、1路硬件数据接收缓冲FIFO通道、控制器、定时器和8选1通道选通电路是在同一块FPGA芯片上构建的。
所述的FPGA芯片采用型号为XilinxVirtex5LX50T的芯片。
所述的802.11p网卡芯片采用型号为AtherosAR5414A-001的芯片。
所述的FPGA芯片上连接有一个FlashROM存储芯片，容量大于8M即可，用以保存FGPA上的程序。
本发明的有益效果是：面向多优先级数据硬件缓冲的802.11p无线通信网卡利用4路硬件缓冲FIFO通道可以满足多优先级数据报文发送的不同服务需求，特别是面向最高优先级的数据报文可实现即收即发，提高其发送的实时性。
附图说明
附图1是本发明的面向多优先级数据硬件缓冲的802.11p无线通信网卡的结构示意图。
图1中：1PCI接口，2FlashROM存储芯片，3FPGA芯片，4802.11p网卡芯片，5天线。
附图2是面向多优先级数据硬件缓冲的802.11p无线通信网卡中FPGA芯片中功能模块结构示意图。
图2中：68选1选通电路，7数据发送缓冲通道FIFO-out1，8数据发送缓冲通道FIFO-out2，9数据发送缓冲通道FIFO-out3，10数据发送缓冲通道FIFO-out4，11数据接收缓冲通道FIFO-in，12网卡控制器，13定时器。
具体实施方式
以下结合实施例对本发明作进一步的详细说明，如图1、图2所示。
面向多优先级数据硬件缓冲的802.11p无线通信网卡，包括PCI接口1、FPGA芯片3，802.11p网卡芯片4、天线5和FlashROM存储芯片2。所述的FPGA芯片3用于构造4路发送数据硬件FIFO通道7-10、1路接收数据硬件FIFO通道11、网卡控制器12和定时器13；PCI接口1为面向多优先级数据硬件缓冲的802.11p无线通信网卡与外部应用单元（如PC机主板）提供连接接口，对于外部应用单元输入的待发送数据通过8选1通道选通电路6选择4路硬件数据发送缓冲FIFO通道进行写入缓冲。8选1通道选通电路与对应的4路硬件数据发送缓冲FIFO通道选通策略是：引脚c3、c2和c1的值为0、0和0时，选通第1硬件数据发送缓冲FIFO通道FIFO-out17，用于发送最高优先级数据；引脚c3、c2和c1的值为0、0和1时，选通第2硬件数据发送缓冲FIFO通道FIFO-out28，用于发送次高优先级数据；引脚c3、c2和c1的值为0、1和0时，选通第3硬件数据发送缓冲FIFO通道FIFO-out39，用于发送第3高优先级数据；引脚c3、c2和c1的值为0、1和1时，选通第4硬件数据发送缓冲FIFO通道FIFO-out410，用于发送最低优先级数据。硬件数据发送缓冲FIFO通道7-10的输出端连接到802.11p网卡芯片4上，802.11p网卡芯片4通过天线5对数据进行发送。
网卡控制器12用于根据当前选通的硬件数据发送缓冲FIFO通道，通过16位数据线设定802.11p网卡芯片对应的通信信道，以便发送缓冲数据；4路发送缓冲FIFO通道中的FIFO-out28、FIFO-out39和FIFO-out410通道通过定时器13以每通道50ms为工作时间段轮转工作，另外FIFO-out1通道7作为即收即发通道，可打断上述3路通道随时发送本通道中的数据报文。对于接收硬件缓冲FIFO通道11，用来缓冲802.11p网卡芯片4接收到的所有数据包，并通过PCIRE信号引脚标识是否数据包进入接收硬件缓冲FIFO通道11，PCIRE信号引脚=‘1’表示有数据进入，PCIRE信号引脚=‘0’表示无数据进入。
所述的4路硬件数据发送缓冲FIFO通道7-10、1路硬件数据接收缓冲FIFO通道11、网卡控制器12、定时器13和8选1通道选通电路6是在同一块FPGA芯片上构建的。
8选1通道选通电路6的选通信号通过PCI接口1中3位保留引脚由外部应用单元所发出的控制信号提供相应通道的选通信号，其余选通信号作为对网卡芯片4状态配置时的配置命令输入信号，配置数据不需要写入FIFO，直接通过16位的数据线写入网卡芯片。
面向多优先级数据硬件缓冲的802.11p无线通信网卡工作流程如下：
a.网卡初始化，通过PCI接口1接收外部应用单元下发的状态设置数据，其中PCI接口1中c1、c2、c3三个引脚的都设置成为高电平“1”，状态设置数据直接通过16位数据线发送给控制器12，由控制器12对网卡芯片4的工作初始状态进行初始化。
b.数据报文发送，通过PCI接口1接收外部应用单元下发的待传输的数据，其中PCI接口1中c3、c2、c1三个引脚如分别设置为低电平“0”、低电平“0”、低电平“0”代表选通数据发送缓冲通道FIFO-out1的写使能信号WE，如分别设置为低电平“0”、低电平“0”、高电平“1”代表选通数据发送缓冲通道FIFO-out2的写使能信号WE，如分别设置为低电平“0”、高电平“1”、低电平“0”代表选通数据发送缓冲通道FIFO-out3的写使能信号WE，如分别设置为低电平“0”、高电平“1”、高电平“1”代表选通数据发送缓冲通道FIFO-out4的写使能信号WE。PCI16位的数据进入所选通的FIFO通道。其中FIFO-out2、FIFO-out3、FIFO-out4均由网卡控制器12按照50ms的时间间隔将各通道的RE使能信号线发送高电平“1”，让该FIFO通道发送数据给网卡芯片4，当FIFO-out1通道被选通时，网卡控制器12直接给FIFO-out1通道的RE使能信号线发送高电平“1”，让该通道发送数据给网卡芯片4。
c.数据报文接收，网卡芯片4接收到的数据通过MACWE引脚告知数据接收缓冲FIFO通道有数据进入，将接收到的数据16位数据总线写入数据接收缓冲FIFO通道11中进行缓冲，并将PCIRE引脚至高电平“1”通知外部应用单元读取该数据。

Claims (3)

1.面向多优先级数据硬件缓冲的无线通信网卡，是一种面向多优先级数据硬件缓冲的802.11p无线通信网卡，包括PCI接口、FPGA芯片，802.11p网卡芯片、天线和FlashROM存储芯片，其特征是：所述的FPGA芯片用于构造4路发送数据硬件FIFO通道、1路接收数据硬件FIFO通道、网卡控制器和定时器；PCI接口为面向多优先级数据硬件缓冲的802.11p无线通信网卡与外部应用单元提供连接接口，实现网络数据的实时交互；对于外部应用单元输入的待发送数据通过8选1通道选通电路选择4路发送数据硬件FIFO通道进行写入缓冲，发送数据硬件FIFO通道的输出端通过16位并行数据总线连接到802.11p网卡芯片上，802.11p网卡芯片通过天线对数据进行发送；网卡控制器用于根据当前选通的发送数据硬件FIFO通道，通过16位数据线设定802.11p网卡芯片对应的通信信道，以便发送缓冲数据；4路发送数据硬件FIFO通道中的第2通道FIFO-out2、第3通道FIFO-out3和第4通道FIFO-out4通过定时器以每通道50ms为工作时间段轮转工作，第1通道FIFO-out1作为即收即发通道，用于快速发送最高优先级数据，以中断的方式打断上述3路通道的发送过程，随时发送本通道中的数据。
2.根据权利要求1所述的面向多优先级数据硬件缓冲的无线通信网卡，其特征是：所述的4路发送数据硬件FIFO通道、1路接收数据硬件FIFO通道、网卡控制器、定时器和8选1通道选通电路是在同一块FPGA芯片上构建的。
3.根据权利要求1所述的面向多优先级数据硬件缓冲的无线通信网卡，其特征是：所述的8选1通道选通电路是通过PCI接口中c1、c2和c3三个引脚控制通道选通，用于产生4路发送数据硬件FIFO通道的选通信号WE。
CN201310405226.5A 2013-09-06 2013-09-06 面向多优先级数据硬件缓冲的无线通信网卡 Active CN103501548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310405226.5A CN103501548B (zh) 2013-09-06 2013-09-06 面向多优先级数据硬件缓冲的无线通信网卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310405226.5A CN103501548B (zh) 2013-09-06 2013-09-06 面向多优先级数据硬件缓冲的无线通信网卡

Publications (2)

Publication Number Publication Date
CN103501548A CN103501548A (zh) 2014-01-08
CN103501548B true CN103501548B (zh) 2016-05-11

Family

ID=49866697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310405226.5A Active CN103501548B (zh) 2013-09-06 2013-09-06 面向多优先级数据硬件缓冲的无线通信网卡

Country Status (1)

Country Link
CN (1) CN103501548B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102035740B1 (ko) * 2019-06-03 2019-10-23 오픈스택 주식회사 타이머 인터럽트 서비스 루틴을 이용한 패킷 송신 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200994141Y (zh) * 2006-11-27 2007-12-19 广东电子工业研究院有限公司 一种带有pci接口的网络加密卡
CN102904729A (zh) * 2012-10-26 2013-01-30 曙光信息产业(北京)有限公司 根据协议、端口分流支持多应用的智能加速网卡

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9008113B2 (en) * 2010-12-20 2015-04-14 Solarflare Communications, Inc. Mapped FIFO buffering

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN200994141Y (zh) * 2006-11-27 2007-12-19 广东电子工业研究院有限公司 一种带有pci接口的网络加密卡
CN102904729A (zh) * 2012-10-26 2013-01-30 曙光信息产业(北京)有限公司 根据协议、端口分流支持多应用的智能加速网卡

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FPGA推动无线局域网（WLAN）发展;Amit Dihr;《Enterprice Technical Viewpoint》;20030731;全文 *

Also Published As

Publication number Publication date
CN103501548A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
EP3641188A1 (en) Configuration for duplication transmission and duplication transmission method and device
CN103049414B (zh) Fc总线与can总线间数据的转换及传输方法
CN107347201B (zh) 一种基于优先级的无线传感器网络轮询系统控制方法
CN109088658A (zh) 用于无线接入虚拟化的系统和方法
CN104184504A (zh) 一种毫米波通信空间复用传输方法及毫米波通信设备
CN103714024A (zh) 一种基于SoC FPGA的多串口并行处理架构
CN203705861U (zh) 一种基于fpga的多串口并行处理架构
CN103442362A (zh) 一种通信装置以及采用该装置进行干扰协调和节能的方法
CN105812297B (zh) 基带芯片、基带芯片系统、及进行lte性能扩展的方法
CN103713543A (zh) 一种基于fpga的多串口并行处理架构
CN103974404A (zh) 无线多天线虚拟mimo中基于最大化有效容量功率分配方案
CN103596277A (zh) 一种实现小区合并的方法、主调度器、基带单元与基站
CN103501548B (zh) 面向多优先级数据硬件缓冲的无线通信网卡
CN104518852A (zh) 一种传输反馈方法
CN103997761A (zh) 一种多用户mimo系统下行通信的最优帧长选择方法
CN102881145A (zh) 一种适配器及应用于适配器的数据传输方法
CN104753658B (zh) 一种同时同频全双工系统中的数据传输方法和装置
CN201774551U (zh) 两物理隔断网络即时通讯数据摆渡传输器
CN102118305B (zh) 一种通信设备的业务板及包含该业务板的通信设备
CN102083124B (zh) 一种CoMP发送和接收的系统信息动态反馈方法和系统
CN107846709A (zh) 一种基于LoRa的无线通信装置及无线通信方法
CN104579993A (zh) 一种高速通信实现方法
CN104320864B (zh) 一种数据传输方法和无线接入点ap
CN203289479U (zh) E1协议转换器
CN105450796B (zh) 移动终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant