CN103487695B - 基于模拟量输入合并单元的检测装置 - Google Patents

基于模拟量输入合并单元的检测装置 Download PDF

Info

Publication number
CN103487695B
CN103487695B CN201310444943.9A CN201310444943A CN103487695B CN 103487695 B CN103487695 B CN 103487695B CN 201310444943 A CN201310444943 A CN 201310444943A CN 103487695 B CN103487695 B CN 103487695B
Authority
CN
China
Prior art keywords
signal
merge cells
arm chip
analog
standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310444943.9A
Other languages
English (en)
Other versions
CN103487695A (zh
Inventor
王长瑞
周新华
张雯
彭浴辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
North China Electric Power Research Institute Co Ltd
Original Assignee
State Grid Corp of China SGCC
North China Electric Power Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, North China Electric Power Research Institute Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201310444943.9A priority Critical patent/CN103487695B/zh
Publication of CN103487695A publication Critical patent/CN103487695A/zh
Application granted granted Critical
Publication of CN103487695B publication Critical patent/CN103487695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种基于模拟量输入合并单元的检测装置,包括:输入部件,与ARM芯片相连接,用于向ARM芯片发送命令信号;标准时钟部件,与ARM芯片相连接,用于向ARM芯片发送标准时钟;ARM芯片,分别与信号源、被测的合并单元相连接,用于向被测的合并单元发送秒脉冲,向信号源发送信号参数以及数字信号;信号源,与被测的合并单元相连接,用于接收所述的信号参数,根据信号参数以及数字信号向合并单元以及所述的ARM芯片发送标准信号;网络报文分析仪,与被测的合并单元相连接。能够快速准确的实现合并单元的精确度测试、ECT/EVT通信接口测试,采样值输出接口性能测试,时钟同步测试,网络环境影响测试。

Description

基于模拟量输入合并单元的检测装置
技术领域
[0001]本发明关于智能电子设备的检测技术领域,特别是关于智能电子设备中合并单元的检测技术,具体的讲是一种基于模拟量输入合并单元的检测装置。
背景技术
[0002]随着智能电网技术突飞猛进的发展,数字化变电站越来越多。数字化变电站由于采用了光纤进行数字量的传输,不存在二次压降以及模拟电能表的AD采集误差,这极大减少了传统计量二次回路的误差,数字化是当今世界电力发展的方向。
[0003]电子式互感器作为模拟世界到数字世界的桥梁,在数字化变电站中占有举足轻重的地位,可以认为电子式互感器是数字化变电站的基石。
[0004]合并单元为智能电子设备提供一组时间同步的电流和电压采样值,其主要功能是汇集多个互感器的输出信号,获取电力系统电流和电压瞬时值,并以确定的数据品质传输到电力系统电气测量仪器和继电保护设备。其每个数据通道可以传送一台和多台电流和电压互感器的采样值数据。
[0005]合并单元应能汇集电子式电压互感器、电子式电流互感器输出的数字量信号,也可汇集并采样传统电压互感器、电流互感器输出的模拟信号或者电子式互感器输出的模拟小信号,并进行传输。合并单元应能输出若干组数字量信号分别满足继电保护、测量、计量等不同应用的要求。
[0006]随着合并单元的大规模应用,其作用越来越重要,关乎质量和安全的检测已明显落后,目前各大电网尚未全面开展检测工作。因此,对合并单元的检测数据太少,评价方法需进一步完善。此外,合并单元检测装置的相关标准、检定规程不全,其量值溯源与量传体系尚未建立,制造合并单元检测装置的厂商较少,年准确度、可靠性有待检验。
[0007]现有技术中的合并单元测试仪需要借助标准互感器、通过检测标准互感器的输出值,与待测互感器输出值进行对比,得出检测结果。这种合并单元测试仪不仅操作繁琐,而且无法检测合并单元自身对信号的采样转换精度。
发明内容
[0008]本发明针对现有技术中存在的上述技术问题,提出了一种基于模拟量输入合并单元的检测装置,能够快速准确的实现合并单元的精确度测试、ECT/EVT通信接口测试,采样值输出接口性能测试,时钟同步测试,网络环境影响测试。
[0009]本发明的目的是,提供了一种基于模拟量输入合并单元的检测装置,包括:输入部件,与ARM芯片相连接,用于向所述的ARM芯片发送命令信号;标准时钟部件,与所述的ARM芯片相连接,用于向所述的ARM芯片发送标准时钟;所述的ARM芯片,分别与信号源、被测的合并单元相连接,用于向被测的合并单元发送秒脉冲,向所述的信号源发送信号参数以及数字信号;所述的信号源,与被测的合并单元相连接,用于接收所述的信号参数,根据所述的信号参数以及数字信号向所述的合并单元以及所述的ARM芯片发送标准信号;网络报文分析仪,与被测的合并单元相连接,用于接收所述合并单元输出的网络信号,对所述的网络信号进行协议转换,并将协议转换后的网络信号发送至所述的ARM芯片;所述的ARM芯片,还与所述的网络报文分析仪相连接,用于接收标准信号、协议转换后的网络信号,根据标准信号、协议转换后的网络信号输出所述合并单元的检测结果。
[0010]优选的,所述的输入部件为按键。
[0011]优选的,所述的标准时钟部件包括天线以及与所述的天线相连接的GPS芯片,所述的GPS芯片用于通过所述的天线接收卫星信号,并输出标准时钟。
[0012]优选的,所述的信号源具体包括:FPGA芯片,与所述的ARM芯片相连接,用于接收所述的信号参数,根据所述的信号参数输出正弦信号;电压型数模转换器,与所述的ARM芯片相连接,用于接收所述的数字信号,调整所述数字信号的幅度,并将调整后的数字信号进行数模转换得到模拟信号;所述的加法器,与二极管相连接,用于接收所述的模拟信号,并将所述的模拟信号发送至乘法型数模转换器;所述的乘法型数模转换器,与所述的加法器以及所述的FPGA芯片相连接,用于将所述的正弦信号以及模拟信号相乘,将相乘得到的信号进行数模转换得到标准信号;所述的二极管,分别与所述的加法器、乘法型数模转换器相连接,用于对所述的标准信号进行整流后发送至所述的加法器;模数转换器,与所述的ARM芯片、乘法型数模转换器相连接,用于将所述的标准信号进行模数转换,并将模数转换后的标准信号发送至所述的ARM芯片。
[0013]优选的,所述的基于模拟量输入合并单元的检测装置还包括显示部件,与所述的ARM芯片相连接,用于显示所述合并单元的检测结果。
[0014] 优选的,所述的显示部件为液晶显示屏。
[0015]本发明的有益效果在于,提出的一种基于模拟量输入合并单元的检测装置,该检测装置不需要标准互感器即可进行检测,操作简便;可以实现准确度、ECT/EVT通信接口、采样值报文响应时间和发送周期、对时误差和守时误差及对时信号异常等多项合并单元性能测试。
[0016]为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
[0017]为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0018]图1为本发明实施例提供的一种基于模拟量输入合并单元的检测装置的实施方式一的结构不意图;
[0019]图2为本发明实施例提供的一种基于模拟量输入合并单元的检测装置的实施方式二的结构示意图;
[0020]图3为具体实施例中应用本发明提供的检测装置测定合并单元的示意图;
[0021 ]图4为本发明提供的具体实施例中ARM芯片的芯片图;
[0022]图5为本发明提供的具体实施例中FPGA的芯片图。
[0023]附图标记:
[0024] 输入部件 100
[0025] 标准时钟部件 200
[0026] ARM 芯片 300
[0027]信号源 400
[0028]网络报文分析仪 500
[0029] 合并单元 600
[0030]天线 201
[0031] GPS 芯片 202
[0032] FPGA 芯片 401
[0033]电压型数模转换器402
[0034] 加法器 403
[0035]乘法型数模转换器404
[0036] 二极管 405
[0037]模数转换器 406
[0038] 显示部件 700
具体实施方式
[0039]下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0040]为了详细介绍本发明的具体内容,下面先简述本发明涉及的缩略语与关键术语。[0041 ]合并单元(Merging Unit ,MU)
[0042]用以对来自二次转换器的电流和(或)电压数据进行时间相关组合的物理单元。合并单元可以是互感器的一个组成件,也可以是一个分立单元。
[0043]互感器(instrument transformer)
[0044]是按比例变换电压或电流的设备。其功能主要是将高电压或大电流按比例变换成标准低电压(100V)或标准小电流(5A或1A均指额定值),以便实现测量仪表、保护设备及自动控制设备的标准化、小型化。同时互感器还可以用来隔开高电压系统,以保证人身和设备的安全。
[0045] 电子式互感器
[0046] 包括电子式电流互感器(Electronic Current Transformer,ECT)、电子式电压互感器(Electronic Voltage Transformer,EVT),是一种装置,由连接到传输系统和二次转换的一个或多个电流或电压传感器组成,用以传输正比于被测量的量,供给测量仪器、仪表和继电保护或控制装置。在数字接口的情况下,由一组电子式互感器共用一台合并单元完成此功能。
[0047]智能电子设备即Intelligent Electronic Device,IED0
[0048]图1为本发明实施例提供的一种基于模拟量输入合并单元的检测装置的实施方式一的结构示意图,由图1可知,所述基于模拟量输入合并单元的检测装置具体包括:
[0049]输入部件100,与ARM芯片300相连接,用于向所述的ARM芯片发送命令信号。本发明提供的检测装置能够快速准确的实现合并单元精确度测试、ECT/EVT通信接口测试,采样值输出接口性能测试,时钟同步测试,网络环境影响测试。因此,用户可通过输入部件输入不同的测试命令信号。在具体的实施方式中,输入部件诸如可设置为按键。通过按键进行命令输入,如采样点数,幅度、频率、相位等信息。
[0050]标准时钟部件200,与所述的ARM芯片300相连接,用于向所述的ARM芯片发送标准时钟。如图2所示为本发明实施例提供的一种基于模拟量输入合并单元的检测装置的实施方式二的结构示意图,由图2可知,标准时钟部件200在具体的实施方式中可包括天线201以及与所述的天线相连接的GPS芯片202,所述的GPS芯片用于通过所述的天线接收卫星信号,并输出标准时钟。标准时钟部件通过GPS芯片接收卫星时间,通过光纤输出秒脉冲,以后续对合并单元进行授时。
[0051 ]所述的ARM芯片300,分别与信号源400、被测的合并单元600相连接,用于向被测的合并单元发送秒脉冲,向所述的信号源发送信号参数以及数字信号;
[0052]所述的信号源400,与被测的合并单元600相连接,用于根据所述的信号参数以及数字信号向所述的合并单元以及所述的ARM芯片发送标准信号;
[0053]网络报文分析仪500,与被测的合并单元600相连接,用于接收所述合并单元输出的网络信号,对所述的网络信号进行协议转换,并将协议转换后的网络信号发送至所述的ARM芯片。网络报文分析仪主要用于提取合并单元输出的网络信号采样的幅度、频率、相位等信息。
[0054]所述的ARM芯片300,还与所述的网络报文分析仪相连接,用于接收标准信号、协议转换后的网络信号,根据标准信号、协议转换后的网络信号输出所述合并单元的检测结果。在具体的实施方式中,ARM芯片通过信号源中的模数转换器采样输出的标准信号,与合并单元的输出的网络报文进行对比,测试合并单元的各项性能。主要用于比较标准信号、协议转换后的网络信号,二者一致则说明所述合并单元的检测结果为合格,否则为不合格。
[0055]图2为本发明实施例提供的一种基于模拟量输入合并单元的检测装置的实施方式二的结构示意图,由图2可知,信号源具体包括:
[0056]可编程逻辑器FPGA芯片401,与所述的ARM芯片相连接,用于接收所述的信号参数,根据所述的信号参数输出正弦信号。即根据信号参数配置输出对应频率和相位的信号。FPGA芯片实现直接数字式频率合成器DDS的功能,调节信号的频率和相位。
[0057]电压型数模转换器402,与所述的ARM芯片相连接,用于接收所述的数字信号,调整所述数字信号的幅度,并将调整后的数字信号进行数模转换得到模拟信号。
[0058]加法器403,分别与所述的电压型数模转换器402、二极管405相连接,用于接收所述的模拟信号,并将所述的模拟信号发送至乘法型数模转换器;
[0059]所述的乘法型数模转换器404,与所述的加法器以及所述的FPGA芯片相连接,用于将所述的正弦信号以及模拟信号相乘,将相乘得到的信号进行数模转换得到标准信号。此处的标准信号即使幅度、频率、相位可调的交流信号。
[0060]所述的二极管405,分别与所述的加法器、乘法型数模转换器相连接,用于对所述的标准信号进行整流后发送至所述的加法器。二极管主要采用负反馈以稳定输出的标准信号。
[0061 ]模数转换器406,与所述的ARM芯片、乘法型数模转换器相连接,用于将所述的标准信号进行模数转换,并将模数转换后的标准信号发送至所述的ARM芯片。
[0062]由图2可知,检测装置还包括显示部件700,与所述的ARM芯片相连接,用于显示所述合并单元的检测结果。在具体的实施方式中,显示部件诸如为液晶显示屏LCD,显示合并单元的各项测试结果。
[0063]图3为具体实施例中应用本发明提供的检测装置测定合并单元的示意图,由图3可知,在该实施方式中,显示部件为LCD,电压型数模转换器通过DACl来实现,乘法型数模转换器通过DAC2来实现,模数转换器通过ADC来实现。也即,信号源通过FPGA芯片实现DDS功能调节信号频率和相位,由DAC2输出信号,由二极管对信号进行整流,形成负反馈,达到稳定信号的作用。
[0064]图4为本发明提供的具体实施例中ARM芯片的芯片图,ARM芯片在检测装置中负责:接收按键输入的命令信号;通过LCD显示检测结果;通过DACl调整信号幅度;向FPGA发送信号参数;接收信号ADC采样信息;输出标准时钟;接收合并单元的秒脉冲信号和网络信号。由图4可知,ARM通过ETH_RMII_TX0等引线与网络接口芯片相连,通过SPIC串口与FPGA芯片相连,通过串口与GPS模块相连,同时通过ARM芯片等引脚与显示屏、按键相连。
[0065]图5为本发明提供的具体实施例中FPGA的芯片图,在具体的实施例中,FPGA芯片诸如采用美国ALTER公司的Cyclone III Family,其功能强大。由图5可知,FPGA芯片电路主要由FPGA电源电路、时钟、调试接口等子电路构成,主要功能是产生三相六路可调频,调相的数字信号,结合调幅的模拟电路部分形成可调频、调幅、调相正选信号,当然也可以生成其他形状波形信号。其中,图5中的4011用于连接到ARM芯片的SPI接口,4012用于数字化可调频调相的产生(FPGA内部编程的实现),4013为FPGA电源电路,4014为提供给数字化可调频调相电路可编程频率方波信号。
[0066]在具体的实施例中,网络报文分析仪可采用诸如华电众信的BSA-1200,可直接购买。
[0067]下面分别介绍应用本发明提供的基于模拟量输入合并单元的检测装置测定合并单元的具体工作流程。
[0068] (1)、检测装置对合并单元进行授时,即向合并单元输出秒脉冲,同时接收合并单元输出的秒脉冲,与标准时间进行核对,以测试合并单元的对时误差及守时性能。
[0069] (2)、检测装置向合并单元输出三相六路交流信号,同时接收合并单元输出的网络信号,对合并单元进行准确度、通信等性能测试。
[0070] (3)、合并单元准确度测试:通过调节检测装置的三相六路标准信号源输出,输入到模拟输入式合并单元的模拟小信号的输入端子,仪器内部采集标准模拟量,和通过网口读取合并单元的采样的数据,检测装置对待测合并单元和交流基准的Imin内每一个采样点数据的幅度和时标进行分析比较,显示幅值和时标的偏差的分布曲线和最大偏差的统计结果O
[0071 ] (4)、ECT/EVT通信接口测试:待测合并单元接收ECT/EVT模拟器采样值报文后,向检测装置输出采样值报文,检测装置接收合并单元发出的报文,经计算后应与ECT/EVT模拟器输出的交流量值相符。
[0072] (5)、采样值输出接口性能测试操作包括采样值报文响应时间测试和完整性测试及采样值报文发送周期测试的操作及测试结果的显示。
[0073] (6)、时钟同步测试操作包括对时误差测试和守时误差测试及对时信号异常情况测试操作及测试结果的显示。
[0074]综上所述,本发明提供了一种基于模拟量输入合并单元的检测装置,能够快速准确的实现合并单元的精确度测试、ECT/EVT通信接口测试,采样值输出接口性能测试,时钟同步测试,网络环境影响测试。
[0075]本发明技术方案带来的有益效果为:
[0076] (1)、基于模拟量输入合并单元的检测装置不需要标准互感器即可进行检测,操作简便;
[0077] (2)、基于模拟量输入合并单元的检测装置可以实现准确度、ECT/EVT通信接口、采样值报文响应时间和发送周期、对时误差和守时误差及对时信号异常等多项合并单元性能测试。
[0078]本领域普通技术人员可以理解实现上述实施例系统中的全部或部分流程,可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一般计算机可读取存储介质中,该程序在执行时,可包括如上述各系统的实施例的流程。其中,所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(Random AccessMemory,RAM)等。
[0079]本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (4)

1.一种基于模拟量输入合并单元的检测装置,其特征是,所述基于模拟量输入合并单元的检测装置具体包括: 输入部件,与ARM芯片相连接,用于向所述的ARM芯片发送命令信号,所述的输入部件为按键; 标准时钟部件,与所述的ARM芯片相连接,用于向所述的ARM芯片发送标准时钟; 所述的ARM芯片,分别与信号源、被测的合并单元相连接,用于向被测的合并单元发送秒脉冲,向所述的信号源发送信号参数以及数字信号; 所述的信号源,与被测的合并单元相连接,用于根据所述的信号参数以及数字信号向所述的合并单元以及所述的ARM芯片发送标准信号,所述的信号源具体包括:FPGA芯片,与所述的ARM芯片相连接,用于接收所述的信号参数,根据所述的信号参数输出正弦信号;电压型数模转换器,与所述的ARM芯片相连接,用于接收所述的数字信号,调整所述数字信号的幅度,并将调整后的数字信号进行数模转换得到模拟信号;加法器,分别与所述的电压型数模转换器、二极管相连接,用于接收所述的模拟信号,并将所述的模拟信号发送至乘法型数模转换器;所述的乘法型数模转换器,与所述的加法器以及所述的FPGA芯片相连接,用于将所述的正弦信号以及模拟信号相乘,将相乘得到的信号进行数模转换得到标准信号;所述的二极管,分别与所述的加法器、乘法型数模转换器相连接,用于对所述的标准信号进行整流后发送至所述的加法器;模数转换器,与所述的ARM芯片、乘法型数模转换器相连接,用于将所述的标准信号进行模数转换,并将模数转换后的标准信号发送至所述的ARM芯片; 网络报文分析仪,与被测的合并单元相连接,用于接收所述合并单元输出的网络信号,对所述的网络信号进行协议转换,并将协议转换后的网络信号发送至所述的ARM芯片; 所述的ARM芯片,还与所述的网络报文分析仪相连接,用于接收标准信号、协议转换后的网络信号,根据标准信号、协议转换后的网络信号输出所述合并单元的检测结果。
2.根据权利要求1所述的基于模拟量输入合并单元的检测装置,其特征是,所述的标准时钟部件包括天线以及与所述的天线相连接的GPS芯片,所述的GPS芯片用于通过所述的天线接收卫星信号,并输出标准时钟。
3.根据权利要求1所述的基于模拟量输入合并单元的检测装置,其特征是,所述的基于模拟量输入合并单元的检测装置还包括显示部件,与所述的ARM芯片相连接,用于显示所述合并单元的检测结果。
4.根据权利要求3所述的基于模拟量输入合并单元的检测装置,其特征是,所述的显示部件为液晶显不屏。
CN201310444943.9A 2013-09-26 2013-09-26 基于模拟量输入合并单元的检测装置 Active CN103487695B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310444943.9A CN103487695B (zh) 2013-09-26 2013-09-26 基于模拟量输入合并单元的检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310444943.9A CN103487695B (zh) 2013-09-26 2013-09-26 基于模拟量输入合并单元的检测装置

Publications (2)

Publication Number Publication Date
CN103487695A CN103487695A (zh) 2014-01-01
CN103487695B true CN103487695B (zh) 2016-05-25

Family

ID=49828070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310444943.9A Active CN103487695B (zh) 2013-09-26 2013-09-26 基于模拟量输入合并单元的检测装置

Country Status (1)

Country Link
CN (1) CN103487695B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062617B (zh) * 2014-07-08 2016-08-31 国家电网公司 合并单元计量特性现场检测系统及其方法
CN104375047B (zh) * 2014-12-11 2017-06-20 国网江苏省电力公司扬州供电公司 一种模拟量输入合并单元相位准确度的检验装置
CN104931826A (zh) * 2015-06-12 2015-09-23 国家电网公司 模拟量输入式合并单元的相位误差测试装置及方法
CN104898005B (zh) * 2015-07-01 2018-06-05 贵州电网有限责任公司电力调度控制中心 继电保护混合输出的测试装置
CN106125033B (zh) * 2016-07-19 2018-11-02 国网四川省电力公司电力科学研究院 一种电压电流同步性分级误差测试系统
CN106841858A (zh) * 2017-01-03 2017-06-13 国家电网公司 合并单元测试装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202548231U (zh) * 2012-03-27 2012-11-21 上海市电力公司 一种变电站合并单元的检测装置
CN203433064U (zh) * 2013-09-26 2014-02-12 国家电网公司 基于模拟量输入合并单元的检测装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101363045B1 (ko) * 2007-04-20 2014-02-17 현대중공업 주식회사 머징유닛 성능 검사장치
JP2013172635A (ja) * 2012-02-23 2013-09-02 Toshiba Corp 電力系統保護制御システム及びその方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202548231U (zh) * 2012-03-27 2012-11-21 上海市电力公司 一种变电站合并单元的检测装置
CN203433064U (zh) * 2013-09-26 2014-02-12 国家电网公司 基于模拟量输入合并单元的检测装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
合并单元技术条件及测试规范;沈健 等;《电力系统通信》;20101210;第31卷(第218期);第56-59页 *
铝箔腐蚀用大功率变频电源;卓向东 等;《电化学》;20070227;第13卷(第1期);第106-109页 *

Also Published As

Publication number Publication date
CN103487695A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN103487695B (zh) 基于模拟量输入合并单元的检测装置
CN103792508B (zh) 数字化计量装置的误差测试系统及测试方法
CN105203983B (zh) 基于混合采样的柔性交直流电子式互感器校验装置
CN102928810A (zh) 一种数字电能表准确度评估系统及其方法
CN103885438B (zh) 一种变电站测控设备的自动测试系统和方法
CN106526526A (zh) 一种数字化计量系统测试装置
CN102012494A (zh) 一种互感器校验仪及其校验方法
CN105548769A (zh) 一种继电保护动作延时分级测试系统及方法
CN105548948A (zh) 一种数字化电能计量系统的测试装置及方法
CN203069774U (zh) 一种数字电能表准确度评估系统
CN103499800A (zh) 电子式电压互感器的频率特性检测系统
CN105510859A (zh) 一种电子式互感器评估系统及方法
CN103558571A (zh) 电子式互感器及合并单元校验系统
CN104062617B (zh) 合并单元计量特性现场检测系统及其方法
WO2018018467A1 (zh) 一种电器短路试验测量系统的校准方法
CN106154202B (zh) 一种电器短路试验测量系统的校准方法
CN201876538U (zh) 一种互感器校验仪
CN103901384B (zh) 模拟量和数字量输出标准功率源检测装置及方法
CN203433064U (zh) 基于模拟量输入合并单元的检测装置
CN105866576A (zh) 智能变电站二次侧电能计量误差影响的模拟检测系统及其检测分析方法
CN103344937A (zh) 智能电能表功耗检测设备及检测方法
CN104502877A (zh) 一种同步相量测量装置的自动检测系统和方法
CN203551762U (zh) 电子式互感器及合并单元校验系统
CN101464501B (zh) 电能质量测试分析仪检定装置
CN109541443A (zh) 实时时钟检测装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant