CN103475221A - 电流断续模式下实现双mos管零电压开通的升压斩波电路 - Google Patents

Abstract

本发明公开了一种电流断续模式下实现双MOS管零电压开通的升压斩波电路，主要解决现有技术中升压斩波电路MOS管开关损耗较大的问题。其包括主电路部分（1）、控制电路（2）和辅助控制电路（3），主电路（1）通过双MOS管的导通和关断实现升压功能；控制电路（2）检测主电路（1）中电压电流并产生两路中级控制信号；辅助控制电路（3）对控制电路（2）输出的两路中级控制信号进行逻辑运算，并产生两路后级控制信号，控制主电路（1）中双MOS管的导通与关断，实现双MOS管的零电压开通。本发明能提高直流电源在待机模式下的效率，可用于直流电源的功率因素校正。

Description

电流断续模式下实现双MOS管零电压开通的升压斩波电路

技术领域：

本发明属于电子电路技术领域，特别涉及了双MOS管零电压开通的升压斩波电路，可用于直流电源和用电设备的功率因素校正部分。

背景技术：

常见的升压斩波电路主要有传统升压斩波电路、采用同步整流的升压斩波电路和附加功率器件的升压斩波电路。

传统升压斩波电路如图1所示，它是最早提出的升压斩波电路，后续所有的升压斩波电路都是基于这一电路实现的，其特点是结构简单，易于实现，因此应用广泛，但由于主MOS管和整流二极管的损耗较大，所以整体效率不高。

采用同步整流技术的升压斩波电路如图2所示，其整流二极管用同步MOS管代替，有效减小了整流管的导通损耗和开关损耗，但其主MOS管的开关损耗依然没有减小，所以其效率提高不明显。

附加功率器件的升压斩波电路是在传统升压斩波电路中增加电容、电感、开关管等功率器件，图3为其中的一种，其实现的功能为主开关管和整流二极管承受的电压应力为恒定值，不随负载变化而变化。这类电路由于功率器件体积的限制，降低了电路的功率密度。

发明内容：

本发明的目的在于针对上述已有技术的不足，在采用同步整流技术的基础上提出一种电流断续模式下实现双MOS管零电压开通的升压斩波电路，以在不降低功率密度的前提下减小双MOS管的开关损耗和导通损耗，提高电路的效率。

为实现上述目的，本发明包括主电路1和控制电路2，该主电路1，用于通过双MOS管的导通和关断实现升压功能；该控制电路2，用于检测主电路（1）电压电流并产生两路中级控制信号；其特征在于：

主电路1与控制电路2之间增设有辅助控制电路3，用于处理控制电路2输出的两路中级控制信号，并产生两路后级控制信号，控制双MOS管的导通与关断，实现双MOS管的零电压开通；

所述的辅助控制电路3，包括：

RC振荡模块30，用于产生振荡电容电压信号后，输出给集成逻辑电路31；

集成逻辑模块31，用于对RC振荡模块30输出的振荡电容电压信号、控制电路2检测的电流信号和控制电路2输出的两路中级控制信号进行逻辑运算，产生两路后级控制信号。

作为优选，所述的主电路1包括：直流电源10，电感11，主MOS管12，同步MOS管13，输出电容14，负载15；电感11的输入端与直流电源10的正极相连，其输出端与主MOS管12的漏极相连；主MOS管12的漏极与同步MOS管13的源极相连；输出电容14的正极与同步MOS管13的漏极相连，其负极和主MOS管12的源极都与直流电源10的负极相连；主MOS管12和同步MOS管13的栅极分别与集成逻辑电路31的两个输出端通过驱动模块24相连，通过调节集成逻辑模块31输出的后级控制信号，实现对整个升压斩波电路的输出电压调节。

作为优选，所述的控制电路2包括：

电流检测模块20，用于检测电感11的电流，并将其转换为电位不浮动信号和电位浮动信号，并将电位不浮动信号输入至控制信号发生模块21，用于产生前级控制信号，将电位浮动信号转换为电位浮动逻辑信号输入至集成逻辑模块31，用于参与逻辑运算；

控制信号发生模块21，用于对主电路1的输出电压信号和电流检测模块20输出的电位不浮动信号进行运算，产生前级控制信号输入至互补控制信号发生模块22；

互补控制信号发生模块22，用于将输入信号转换为与输入信号相位相同的和与输入信号相位互补的两个信号，并输入至电荷泵模块23，进行电位转换；

电荷泵模块23，用于将输入信号的不浮动电位转换为浮动电位，产生两路中级控制信号并输入至集成逻辑模块31，参与逻辑运算；

驱动模块24，用于对集成逻辑模块31输出的两路后级控制信号进行功率放大，使其具有驱动能力。

本发明具有如下优点：

本发明由于在主电路1与控制电路2之间增设有辅助控制电路3，使得主电路1中的双MOS管零电压开通，开通损耗减小，升压斩波电路的效率得到进一步提高；同时该辅助控制电路3针对不同参数的主电路1均可以实现双MOS管零电压开通；此外该辅助控制电路3对周围元件影响较小。

相比于传统升压斩波电路和带有同步整流的升压斩波电路，本发明具有更高的效率；相比于附加功率器件的升压斩波电路，本发明具有更高的功率密度。

附图说明

图1为现有的传统升压斩波电路；

图2为现有采用同步整流的升压斩波电路；

图3为现有附加功率器件的升压斩波电路；

图4为本发明的升压斩波电路结构框图；

图5为本发明的主电路原理图；

图6为本发明电感电流检测模块结构图；

图7为本发明辅助控制电路的原理图；

图8为本发明辅助控制电路的时序图；

图9为本发明的工作时序图。

具体实施方式

下面结合附图对本发明作进一步说明：

参照图4，本发明包括主电路1、控制电路2和辅助控制电路3，其中：

控制电路2，包括电感电流检测模块20、控制信号发生模块21、互补控制信号发生模块22、电荷泵模块23和驱动模块24，该电流检测模块20，用于将输入电流信号转换为电位不浮动信号和电位浮动信号，该控制信号发生模块21，用于产生前级控制信号，该互补控制信号发生模块22，用于将输入信号转换为与输入信号相位相同的和与输入信号相位互补的两个信号，该电荷泵模块23，用于将输入信号的电位转换为浮动电位，该驱动模块24，用于对信号进行功率放大，使其具有驱动能力。

辅助控制电路3，包括RC振荡模块30和集成逻辑模块31，该RC振荡模块用于产生振荡电容电压信号，该集成逻辑模块31用于对输入逻辑信号进行运算。

主电路1输出电压反馈和电流反馈这两路反馈信号，其中电压反馈信号输入给控制信号发生模块21，电流反馈信号输入给电流检测模块20；电流检测模块20检测电感11电流I₁₁产生两路信号，其中第一路信号为电位不浮动信号I_N11，输出给控制信号发生模块21，其中第二路信号为电位浮动逻辑信号I_L11，输出给集成逻辑模块31；控制信号发生模块21产生初级控制信号Q_P，输出给互补控制信号发生模块22，互补控制信号发生模块22产生与初始控制信号相位相同的信号Q_PX，输出给电荷泵模块23端口231，互补控制信号发生模块22产生与初始控制信号相位互补的信号Q_PH，输出给电荷泵模块23端口232；电荷泵模块23产生两路中级控制信号，其中第一路中级控制信号Q_P12，输出给集成逻辑模块31的310端口，第二路中级控制信号Q_P13，输出给集成逻辑模块31的311端口；集成逻辑模块31的313端口给RC振荡模块30充电，使得RC振荡模块30产生振荡电容电压信号V₃₀₁，该振荡电容电压信号V₃₀₁输出给集成逻辑电路31的314端口；集成逻辑模块31对输入的振荡电容电压信号V₃₀₁、中级控制信号Q_P12，中级控制信号Q_P13及电位浮动逻辑信号I_L11进行逻辑运算，产生两路后级控制信号，其中第一路后级控制信号Q_S12，输出给驱动模块24的240端口，第二路后级控制信号Q_S13，输出给驱动模块24的241端口；驱动模块24对一路后级控制信号Q_S12进行功率放大后驱动主MOS管12，对另一路后级控制信号Q_S13进行功率放大后驱动同步MOS管13，控制主电路1的输出电压。

参照图5，本发明的主电路1，由电感11、主MOS管12、同步MOS管13、输出电容14和负载15之间相互连接而成。其中电感11的输入端与直流电源10的正极相连，该电感的输出端与主MOS管12的漏极相连；主MOS管12的漏极与同步MOS管13的源极相连，主MOS管的源极与直流电源10的负极相连，主MOS管的栅极与驱动模块24的输出端相连；同步MOS管13的漏极与输出电容14的正极相连，同步MOS管的源极与主MOS管12的漏极相连，同步MOS管的栅极与驱动模块24的输出端相连；输出电容14的正极与同步MOS管13的漏极相连，该电容的负极与直流电源10的负极相连；负载15并联在输出电容14的两端。

参照图6，本发明所述控制电路2中的电感电流检测模块20，电感电流检测模块20由RC串联模块201，电位浮动逻辑信号发生模块202和电位不浮动信号发生模块203相互连接构成；RC串联模块201并联于电感11两端，该模块的输出端与电位浮动逻辑信号发生模块202的输入端相连；电位浮动逻辑信号发生模块202输出电位浮动逻辑信号，该模块的输出端与电位不浮动信号发生模块203输入端相连；电位不浮动信号发生模块203输出电位不浮动信号。

所述控制电路2中控制信号发生模块21采用但不局限于集成芯片UC3842；互补控制信号发生模块22采用但不局限于集成芯片UC3715；电荷泵模块23采用但不局限于集成芯片UC2186；驱动模块24采用但不局限于集成芯片IR87511。

参照图7，本发明辅助控制电路3中的集成逻辑模块31采用但不局限于可编程集成逻辑芯片m3000a，RC振荡模块由振荡电阻300，振荡电容301，充电二极管302之间相互连接而成。其中可编程集成逻辑芯片m3000a采用3.3V供电，可编程集成逻辑芯片m3000a的输入端310与电荷泵模块23中输出中级控制信号Q_p12的端口相连，输入端311与电荷泵模块23中输出中级控制信号Q_p13的端口相连；可编程集成逻辑芯片m3000a的输入端312与电流检测模块20中输出浮动电位电流逻辑信号I_L11的端口相连；可编程集成逻辑芯片m3000a的输出端313与充电二极管302的阳极相连，充电二极管302的阴极与振荡电容301的一端相连，振荡电容301的另一端与可编程集成逻辑芯片m3000a的地端相连，振荡电容301与充电二极管302串联的中点与可编程集成逻辑芯片m3000a的输入端314相连，振荡电阻300并联在振荡电容301的两端；可编程集成逻辑芯片m3000a的输出端315与驱动模块24的输入端240相连；可编程逻辑集成芯片m3000a的输出端316与驱动模块24的输入端241相连。所述的可编程集成逻辑芯片m3000a的输出端313产生充电电压V₃₁₃，该充电电压V₃₁₃经过充电二极管302给振荡电容301充电，当充电电压V₃₁₃为输出2.4V的逻辑高电平时，振荡电容301处于充电状态，当V₃₁₃为输出0.4V的逻辑低电平时，振荡电容301通过振荡电阻300放电，由振荡电容301的充放电得到振荡电容电压信号V₃₀₁。

如图8所示，充电电压V₃₁₃的时序由中级控制信号Q_p12、中级控制信号Q_p13和电位浮动逻辑信号I_L11三者的时序进行逻辑运算获得，其运算公式如下：

$V_{313}=\stackrel{\‾}{Q_{P12}+Q_{P13}+I_{L11}},$

其中，

表示逻辑非，根据充电电压V₃₁₃的时序，振荡电容301在t₆-t₇时段充电，在t₁-t₆时段与内放电，t₅时刻振荡电容电压信号V₃₀₁低于输入逻辑低电平0.8V。

后级控制信号Q_S12与后级控制信号Q_S13的时序通过对中级控制信号Q_p12、中级控制信号Q_p13、电位浮动逻辑信号I_L11和振荡电容电压信号V₃₀₁的时序进行逻辑运算得到，其运算公式如下：

Q_S12＝Q_P12

$Q_{S13}=Q_{P13}\·I_{L11}+Q_{P13}\·\stackrel{\‾}{V_{301}}.$

以下结合图9所示的各时序，说明本发明的稳态工作原理：

时序1：如图9中t₁-t₂时段，后级控制信号Q_S12为高电平，主MOS管12处于导通状态；后级控制信号Q_S13为低电平，同步MOS管13处于关断状态；主MOS管12漏源极电压V₁₂为0，同步MOS管13漏源极电压V₁₃为输出电容14的两端电压V₁₄；电感11正向线性充电，电感电流I₁₁正向线性增加；

时序2：如图9中t₂-t₃时段所示，在t₂时刻后级控制信号Q_S12跳变为低电平，在t₂-t₃时段内主MOS管12和同步MOS管13都处于关断状态，由于电感电流不能突然降为零，电感电流I₁₁继续流过同步寄生二极管130，使得同步寄生二极管130导通，则V₁₃=V_F130=0，其中，V_F130为同步寄生二极管130的正向导通压降。由于同步寄生二极管130的正向导通压降较小，在分析过程中将其近似为零；主MOS管12漏源极电压V₁₂为输出电容14的两端电压V₁₄；电感11正向线性放电，电感电流I₁₁正向线性减小；

时序3：如图9中t₃-t₄时段所示，在t₃时刻，后级控制信号Q_S13由低电平变为高电平，同步MOS管13开通，由于V₁₃在t₃时刻等于零，所以同步MOS管13在零电压条件开通；在t₃-t₄时段内，主MOS管12的漏源极电压V12为输出电容14的两端电压V₁₄，同步MOS管13漏源极电压V13为0；电感11正向线性放电，电感电流I₁₁正向线性减小；

时序4：如图9中t₄-t₅时段所示，在t₄时刻，电感电流I₁₁下降到0，后级控制信号Q_S13由高电平变为低电平，主MOS管12和同步MOS管13都处于关断状态，由于主寄生电容121的初始电压等于输出电容14的两端电压V₁₄，主寄生电容121、同步寄生电容131、电感11三者之间会发生谐振，该V₁₂、V₁₃、I₁₁的波形近似正弦变化；由于主寄生电容121中初始存储能量较小，同时电感11的电感值较大，所以电感电流I₁₁变化较小，近似为零；

时序5：如图9中t₅-t₆时段所示，t₅时刻后级控制信号Q_S13由低电平变为高电平，同步MOS管13开通，此刻由于V₁₃较低，同步MOS管13接近于零电压开通，V12为输出电容14的两端电压V₁₄；电感11反向充电，电感电流I₁₁反向增大；

时序6：如图8中的t₆-t₇时段所示，t₆时刻后级控制信号Q_S13由高电平变为低电平，同步MOS管13关断；电感11抽取主寄生电容121上的电荷，电感电流I₁₁反向减小，V₁₂由初始值V₁₄逐渐减小；t₇时刻为下个周期的初始时刻，主寄生电容121上的电荷被抽取完，V₁₂等于零，这一时刻后级控制信号Q_S12由低电平变为高电平，主MOS管12在零电压状态下开通。

由上述各时序工作过程可知，本发明可以在电流断续模式下实现双MOS管零电压开通。

Claims (3)

1.一种电流断续模式下实现双MOS管零电压开通的升压斩波电路，包括主电路（1）和控制电路（2），该主电路（1），用于通过双MOS管的导通和关断实现升压功能；该控制电路（2），用于检测主电路（1）电压电流并产生两路中级控制信号；其特征在于：

主电路（1）与控制电路（2）之间增设有辅助控制电路（3），用于处理控制电路（2）输出的两路中级控制信号，并产生两路后级控制信号，控制双MOS管的导通与关断，实现双MOS管的零电压开通；

所述的辅助控制电路（3），包括：

RC振荡模块（30），用于产生振荡电容电压信号，输出给集成逻辑电路（31）；

集成逻辑模块（31），用于对RC振荡模块（30）输出的振荡电容电压信号、控制电路（2）检测的电流信号和控制电路（2）输出的两路中级控制信号进行逻辑运算，产生两路后级控制信号。

2.根据权利要求1中所述的升压斩波电路，其特征在于：主电路（1）包括：直流电源（10），电感（11），主MOS管（12），同步MOS管（13），输出电容（14），负载（15）；电感（11）的输入端与直流电源（10）的正极相连，其输出端与主MOS管（12）的漏极相连；主MOS管的漏极与同步MOS管的源极相连；输出电容（14）的正极与同步MOS管（13）的漏极相连，其负极和主MOS管（12）的源极都与直流电源（10）的负极相连；主MOS管（12）和同步MOS管（13）的栅极分别与集成逻辑模块（31）的两个输出端通过驱动模块（24）相连，通过调节集成逻辑模块（31）的两个输出控制信号，实现对整个升压斩波电路的输出电压调节。

3.根据权利要求1或2所述的升压斩波电路，其特征在于：控制电路（2）包括：

电流检测模块（20），用于检测电感（11）的电流，并将其转换为电位不浮动信号和电位浮动信号，并将电位不浮动信号输入至控制信号发生模块（21），用于产生前级控制信号，将电位浮动信号转换为电位浮动逻辑信号输入至集成逻辑模块（31），用于参与逻辑运算；

控制信号发生模块（21），用于对主电路（1）的输出电压信号和电流检测模块（20）输出的电位不浮动信号进行运算，产生前级控制信号输入至互补控制信号发生模块（22）；

互补控制信号发生模块（22），用于将输入前级信号转换为与输入前级信号相位相同的和与输入前级信号相位互补的两个信号，并输入至电荷泵模块（23），进行电位转换；

电荷泵模块（23），用于将输入信号的电位转换为浮动电位，产生两路中级控制信号并输入至集成逻辑模块（31），参与逻辑运算；

驱动模块（24），用于对集成逻辑模块（31）输出的两路后级控制信号进行功率放大，使其具有驱动能力。

Images