CN103474398A - 提高三维场效应晶体管驱动电流的方法 - Google Patents
提高三维场效应晶体管驱动电流的方法 Download PDFInfo
- Publication number
- CN103474398A CN103474398A CN2013104195254A CN201310419525A CN103474398A CN 103474398 A CN103474398 A CN 103474398A CN 2013104195254 A CN2013104195254 A CN 2013104195254A CN 201310419525 A CN201310419525 A CN 201310419525A CN 103474398 A CN103474398 A CN 103474398A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- pmos
- nmos
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 239000004065 semiconductor Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000011049 filling Methods 0.000 claims abstract description 22
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 239000000945 filler Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000000126 substance Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 19
- 238000002955 isolation Methods 0.000 description 17
- 238000005516 engineering process Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种提高三维场效应晶体管驱动电流的方法，包括在半导体衬底中形成NMOS区域和PMOS区域以及接触孔，接触孔的形成包括：在完成半导体器件前道工艺后，在整个半导体衬底上沉积金属前介质层；在金属前介质层中形成第一种接触孔结构，并填入第一种金属填充物，经化学机械抛光后形成第一种接触孔；然后在金属前介质层中形成第二种接触孔结构，并填入第二种金属填充物，经化学机械抛光后形成第二种接触孔；由于分别在第一接触孔结构和第二接触孔结构中填充了不同的金属填充物，从而能够同时提高NMOS沟道和PMOS沟道的应力，进一步提高器件的载流子迁移率和驱动电流。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种提高三维场效应晶体管驱动电流的方法。
背景技术
随着半导体技术的发展，硅半导体器件特征尺寸在不断减小。各种CMOS技术发展都在寻求在不显著增加半导体器件漏电流的前提下，提高器件开态导通电流，提高器件速度。应力技术是通过改变硅半导体器件沟道应力（压应力对应于PMOS，张应力对应于NMOS），提高载流子在导电沟道中迁移率，从而提高器件性能的有效方法。在半导体工艺技术发展到90nm技术代以下时，应力技术对提升硅器件的驱动能力变得越来越重要。经过几代技术的发展，通过对器件源漏区外延和多晶栅极包覆对器件沟道施加应力的技术已相对成熟。
但在20纳米节点以后，平面CMOS技术的发展受到很大阻碍。近年来，在研究的各种新技术之中，多栅CMOS器件技术被认为是最有潜力应用于20纳米节点后的技术。目前，三维场效应晶体管器件因其具有自对准结构可由常规的平面CMOS工艺来实现，从而成为最有潜力的多栅CMOS器件。然而，三维场效应晶体管器件在有源区上的接触孔，其不再是平面接触方式，而是采用沟槽式接触孔的方式，这对器件沟道的应力影响就远超于平面器件中接触孔对器件沟道应力的影响。
请参阅图1，图1是常规的三维场效应晶体管的制备方法；通常制作三维场效应晶体管的方法，包括：
步骤S11：在半导体衬底中形成浅沟槽隔离结构；
步骤S12：在浅沟槽隔离结构之间形成P阱区和N阱区，分别对应NMOS器件区域和PMOS器件区域；
步骤S13：在NMOS器件区域和PMOS器件区域上均形成栅极和隔离侧墙；
步骤S14：分别在NMOS器件区域和PMOS器件区域的有源区形成源漏区域，以及形成硅碳外延层和嵌入式锗硅，从而形成NMOS和PMOS；
步骤S15：在整个半导体衬底上沉积金属前介质层；
步骤S16：经刻蚀，在NMOS和PMOS的源、漏区域和栅极的接触区上方形成接触孔；
步骤S17：在半导体衬底上沉积介质层，经光刻、刻蚀和化学机械抛光等工艺，形成互连金属层。
为了提高三维场效应晶体管的驱动电流和载流子迁移率，需要对PMOS的沟道施加压应力和对NMOS的沟道施加张应力。在三维场效应晶体管有源区上的接触孔是立体包覆在硅鳍上，其产生的应力效果远远大于平面器件上的效果。然而，在上述通常制作三维场效应晶体管的接触孔的方法中，由于接触孔是在半导体衬底上一次形成的，也即是同时在PMOS和NMOS上形成接触孔，这样，就不能同时满足提高NMOS和PMOS的驱动电流的应力要求。此外，由于在接触孔中填充同一种金属，往往在NMOS的沟道应力提高的情况下，PMOS的沟道应力并未得到提高，并且此种情况下对PMOS的驱动电流也可能产生不利的影响。
发明内容
为了克服以上问题，本发明旨在提供一种提高三维场效应晶体管驱动电流的方法，从而达到同时提高PMOS和NMOS的沟道应力的目的，并进一步提高器件的载流子迁移率和驱动电流。
本发明提供一种提高三维场效应晶体管驱动电流的方法，包括在半导体衬底中形成NMOS区域和PMOS区域以及接触孔，其中，所述接触孔的形成包括：
步骤S01：在所述整个半导体衬底上沉积金属前介质层；
步骤S02：在所述金属前介质层中形成第一种接触孔结构，并填充第一种金属填充物，形成第一种接触孔；
步骤S03：然后，在所述金属前介质层中形成第二种接触孔结构，并填充第二种金属填充物，形成第二种接触孔；其中，
所述第一种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第一种金属填充物为提高NMOS区域沟道应力的材料，所述第二种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第二种金属填充物为提高PMOS区域沟道应力的材料；或者，
所述第一种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第一种金属填充物为提高PMOS区域沟道应力的材料，所述第二种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第二种金属填充物为提高NMOS区域沟道应力的材料。
优选地，所述第一种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第一种金属填充物为提高NMOS区域沟道应力的材料，所述第二种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第二种金属填充物为提高PMOS区域沟道应力的材料。
优选地，所述第一种金属填充物为钨，所述第二种金属填充物为TiN。
优选地，所述提高NMOS区域沟道应力的NMOS接触孔的形成方法包括：
步骤S21：经光刻和刻蚀所述金属前介质层，在所述NMOS区域形成NMOS接触孔结构；
步骤S22：在所述NMOS接触孔结构中填充所述第一种金属填充物，其中，包括沉积第一阻挡层和填充第一导电材料；
步骤S23：经化学机械抛光，形成所述NMOS接触孔。
优选地，所述提高PMOS区域沟道应力的PMOS接触孔的形成方法包括：
步骤S31：经光刻和刻蚀所述金属前介质层，在所述PMOS区域形成PMOS接触孔结构；
步骤S32：在所述PMOS接触孔结构中填充所述第二种金属填充物，其中，包括沉积第二阻挡层和填充第二导电材料；
步骤S33：经化学机械抛光，形成所述PMOS接触孔。
优选地，所述NMOS接触孔结构中沉积的第一阻挡层材料为Ti/TiN,所述填充的第一导电材料为钨。
优选地，所述PMOS接触孔结构中沉积的第二阻挡层材料为Ti,所述填充的第二导电材料为TiN。
优选地，在步骤S03之后，还包括在所述半导体衬底上形成金属互连层。
优选地，所述半导体衬底为硅衬底。
优选地，所述三维场效应晶体管的沟道材料为硅或锗。
本发明的提高三维场效应晶体管驱动电流的方法，通过分别刻蚀出NMOS接触孔结构和PMOS接触孔结构，并分别在其中沉积不同的阻挡层和填充不同的导电材料，能够同时提高NMOS沟道的张应力和PMOS沟道的压应力，从而提高整个器件的载流子迁移率和驱动电流，并进一步提高器件的性能。
附图说明
图1是常规的三维场效应晶体管的制备方法
图2是本发明的一个较佳实施例的提高三维场效应晶体管驱动电流的方法的流程示意图
图3-11是本发明上述较佳实施例的提高三维场效应晶体管驱动电流的方法的各制备步骤所对应的结构示意图
图12为本发明的上述较佳实施例的NMOS接触孔和PMOS接触孔的形成方法的流程示意图
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本发明。
以下结合附图2-12，通过具体实施例对本发明的提高三维场效应晶体管驱动电流的方法作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、明晰地达到辅助说明本发明实施例的目的。
如前所述，由于常规的制备三维场效应晶体管的方法中，后道工艺中，PMOS和NMOS的接触孔是同时形成的，因此不能够同时提高PMOS和NMOS的沟道应力，从而影响器件的性能；本发明的方法中，在CMOS后道工艺中，改进了现有的做法，分别形成具有较高沟道应力的NMOS和PMOS的接触孔。
在本发明中，可以首先形成PMOS接触孔,然后再形成NMOS接触孔；当然，也可以首先形成NMOS接触孔，然后再形成NMOS接触孔；本发明的提高三维场效应晶体管驱动电流的方法，可以应用于22nm高性能的CMOS工艺中。
需要说明的是，在本实施例中，在NMOS接触孔中填充的导电材料为钨，由于钨接触孔会对PMOS接触孔的驱动电流产生不利影响，因此，在本实施例中，在后道工艺中，首先进行NMOS接触孔的制备，然后再进行PMOS接触孔的制备。在另一实施例中，在后道工艺中，首先进行PMOS接触孔的制备，然后再进行NMOS接触孔的制备。
请参阅图2-11，图2是本发明的一个较佳实施例的提高三维场效应晶体管驱动电流的方法的流程示意图，图3-11是本发明上述较佳实施例的提高三维场效应晶体管驱动电流的方法的各制备步骤所对应的结构示意图。
需要说明的是，图3-11中所显示的结构示意图仅显示出了一个PMOS区域和一个NMOS区域以及其二者接触孔的结构，这不用于限制本发明的范围，在本发明中的三维场效应晶体管中可以具有多个NMOS区域和PMOS区域。
本发明的本实施例的提高三维场效应晶体管驱动电流的方法，包括前道工艺和后道工艺，前道工艺可以为任意的常规工艺，包括浅沟槽隔离结构的形成、阱区的形成、栅极的形成、隔离侧墙的形成、源漏区以及嵌入式锗硅的形成等，本实施例中仅对上述前道工艺做简要说明，但不用于限制本发明的范围；本发明的本实施例中，三维场效应晶体管的沟道材料为硅或锗。
下面具体介绍本实施例的提高三维场效应晶体管驱动电流的方法，包括：
步骤S01：请参阅图3，图3为本步骤所对应的半导体衬底的俯视结构示意图，在半导体衬底中形成浅沟槽隔离结构1和鳍形结构2；
这里，本实施例中，所采用的半导体衬底为硅衬底，形成浅沟槽隔离结构1的方法可以但不限于包括：首先，经光刻和刻蚀工艺，在半导体衬底中形成浅沟槽结构；然后，在浅沟槽结构中可以但不限于采用化学气相沉积法或热氧化法形成隔离介质层，并经化学机械抛光平坦化隔离介质层直至露出半导体衬底，从而形成浅沟槽隔离结构1；
然后，可以采用刻蚀氧化物等工艺，在半导体衬底中形成鳍形结构2。
步骤S02：请参阅图4，图4为本步骤所对应的半导体衬底的俯视结构示意图，在浅沟槽隔离结构1之间形成P阱区3和N阱区4；
本实施例中，可以采用离子注入的方法在浅沟槽隔离结构1之间的进行P阱区离子注入和N阱区离子注入，从而形成P阱区3和N阱区4。
步骤S03：请参阅图5和图6，在P阱区3和N阱区4上分别形成栅极5；图5为本步骤所对应的半导体衬底的俯视结构示意图，图6(a)为沿着图5中AA’方向的截面结构示意图，图6(b)为沿着图5中BB’方向的截面结构示意图；
本实施例中，栅极5的形成可以但不限于为：首先，在半导体衬底中的浅沟槽隔离结构1之间形成鳍形结构2；然后，在鳍形结构2上沉积栅介质层，比如氧化硅或高K介质材料等；然后，在栅介质层上沉积栅电极层，比如多晶硅或金属；接着，经光刻和刻蚀形成栅极5。
当然，在实际工艺中，栅极5形成之后，在整个半导体衬底上沉积绝缘隔离层比如氮化硅隔离层，并经刻蚀，在栅极5的侧壁上形成隔离侧墙（未画出），本发明的本实施例中对此不再作进一步描述。
以下分别以沿着与图5中AA’和BB’方向相同的半导体衬底的截面结构图对本实施例中的三维场效应晶体管进行说明。
步骤S04：请参阅图7，在P阱区3和N阱区4的浅沟槽隔离结构1和栅极5之间形成源漏区，从而形成NMOS10和PMOS11；需说明的是，图7(a)和图7(b)中的半导体衬底结构分别与图6(a)和图6（b）中的半导体衬底结构的截面方向一致。图7(b)示出了P阱区3的源漏区6。
本实施例中，源区和漏区的形成可以但不限于以下过程：首先，在P阱区3和N阱区4的浅沟槽隔离结构2和隔离侧墙之间经光刻形成源漏区域图形；然后，经离子注入在源漏区域图形中形成源区和漏区，源区和漏区形成之后，还包括在PMOS区域的源漏区域中形成嵌入式锗硅；这里，可以但不限于采用外延生长法在PMOS区域的源区和漏区上形成嵌入式锗硅。
步骤S05：请参阅图8，在整个半导体衬底上沉积金属前介质层7；需说明的是，图8(a)和图8(b)中的半导体衬底的结构分别与图7(a)和（b）中的半导体衬底结构的截面方向一致
本实施例中，可以但不限于采用化学气相沉积法在整个半导体衬底上沉积金属前介质层7；金属前介质层7的材料可以为氧化硅等介质材料。
步骤S06：在金属前介质层7中形成第一种接触孔结构，并填充第一种金属填充物，形成第一种接触孔；这里，本发明中，形成第一种接触孔的方法可以包括光刻、刻蚀等工艺。
步骤S07：在金属前介质层7中形成第二种接触孔结构，并填充第二种金属填充物，形成第二种接触孔；这里，本发明中，形成第二种接触孔的方法可以包括光刻、刻蚀等工艺。其中，
所述第一种接触孔为提高NMOS区域沟道应力的NMOS接触孔，第一种金属填充物为提高NMOS区域沟道应力的材料，第二种接触孔为提高PMOS区域沟道应力的PMOS接触孔，第二种金属填充物为提高PMOS区域沟道应力的材料；或者，
第一种接触孔为提高PMOS区域沟道应力的PMOS接触孔，第一种金属填充物为提高PMOS区域沟道应力的材料，第二种接触孔为提高NMOS区域沟道应力的NMOS接触孔，第二种金属填充物为提高NMOS区域沟道应力的材料。
这里，本实施例中，如前所述，首先在NMOS区域11形成NMOS接触孔8，如图9(a)和(b)所示，在NMOS区域的栅极和源漏区域的上方均形成了NMOS接触孔8，NMOS接触孔8中填充第一种金属填充物，该第一种金属填充物为钨，需说明的是，图9(a)和图9(b)中的半导体衬底结构分别与图6(a)和图6(b)中的半导体衬底结构的截面方向一致；
然后，如图10(a)、图10(b)和图11所示，在PMOS区域12形成PMOS接触孔9，PMOS接触孔9中填充第二种金属填充物，该第二种金属填充物为TiN；需要说明的是，图10(a)中的半导体衬底结构与图6(a)中的半导体衬底结构的截面方向一致，为清楚的显示出各个接触孔的位置，图10(b)为形成PMOS接触孔9之后的半导体衬底的俯视剖面结构示意图(将金属前介质层7剖除)；图11为沿图10(b)中沿CC’方向的截面结构示意图，其中，在PMOS区域11的源漏区具有嵌入式锗硅12。
具体的，请参阅图12，图12为本发明的上述较佳实施例的NMOS接触孔和PMOS接触孔的形成方法的流程示意图，本实施例的提高NMOS区域沟道应力的NMOS接触孔的形成方法包括：
步骤S21：经光刻和刻蚀金属前介质层，在NMOS区域形成NMOS接触孔结构；
这里，本实施例中，NMOS接触孔结构的形成可以包括：
首先，在金属前介质层表面涂覆一层光刻胶；
然后，经光刻，在光刻胶中形成NMOS接触孔结构的图案；此时，PMOS区域完全被光刻胶遮挡住，这样，在刻蚀NMOS接触孔结构的时候，不会刻蚀到PMOS区域；
最后,可以但不限于采用等离子体干法刻蚀，在金属前介质层中形成NMOS接触孔结构；该刻蚀过程中，仅对NMOS区域的金属前介质层进行刻蚀。
步骤S22：在NMOS接触孔结构中填充第一种金属填充物，其中，包括沉积第一阻挡层和填充第一导电材料；
本实施例中，可但不限于采用化学气相沉积法，在NMOS接触孔结构中沉积第一阻挡层，然后再填充第一导电材料，本实施例中，NMOS接触孔结构中沉积的第一阻挡层材料为Ti/TiN,填充的第一导电材料为钨。当然，该填充的第一导电材料也可以为其他材料。这里，第一阻挡层的作用是阻止填充第一导电材料和NMOS区域表面的材料相互扩散混合。
这里，第一阻挡层和填充的第一导电材料是为了提高NMOS区域沟道张应力，因此，在本发明中，凡是能够提高NMOS区域沟道张应力的第一阻挡层材料和第一导电材料都可以应用于本发明的本步骤中。
步骤S23：经化学机械抛光，形成NMOS接触孔。
本实施例中，采用化学机械抛光法，平坦化第一阻挡层和填充的第一导电材料，直至露出NMOS区域的金属前介质层的顶部。
接下来，本实施例中，在上述步骤S23之后，再形成提高PMOS区域沟道应力的PMOS接触孔，其包括：
步骤S31：经光刻和刻蚀金属前介质层，在PMOS区域形成PMOS接触孔结构；
这里，本实施例中，PMOS接触孔结构的形成可以包括：
首先，在金属前介质层表面涂覆一层光刻胶；
然后，经光刻，在光刻胶中形成PMOS接触孔结构的图案；此时，NMOS区域完全被光刻胶遮挡住，这样，在刻蚀PMOS接触孔结构的时候，不会刻蚀到NMOS区域；
最后,可以但不限于采用等离子体干法刻蚀，在金属前介质层中形成PMOS接触孔结构；该刻蚀过程中，仅对PMOS区域的金属前介质层进行刻蚀。
步骤S32：在PMOS接触孔结构中填充第二种金属填充物，其中，包括沉积第二阻挡层和填充第二导电材料；
本实施例中，可但不限于采用气相沉积法，在PMOS接触孔结构中沉积第二阻挡层，然后再填充第二导电材料，本实施例中，PMOS接触孔结构中沉积的第二阻挡层材料为Ti,填充的第二导电材料为TiN。当然，该填充的第二导电材料也可以为其他材料。
这里，第二阻挡层和第二填充导电材料是为了提高PMOS区域沟道压应力，因此，在本发明中，凡是能够提高PMOS区域沟道压应力的第二阻挡层材料和第二导电材料都可以应用于本发明的本步骤中。
步骤S33：经化学机械抛光，形成PMOS接触孔。
本实施例中，采用化学机械抛光法，平坦化阻挡层和填充导电材料，直至露出PMOS区域的金属前介质层的顶部。
到此，NMOS接触孔和PMOS接触孔已形成，在本实施例中，在此之后还包括：
步骤S08：在半导体衬底上形成金属互连层；具体的，首先在半导体衬底上沉积介质层；然后，经光刻和刻蚀，在介质层中形成互连图案，从而形成金属互连层。
本发明的提高三维场效应晶体管驱动电流的方法，通过分别刻蚀出NMOS接触孔结构和PMOS接触孔结构，并分别在其中沉积不同的阻挡层和填充不同的导电材料，能够同时提高NMOS的张应力和PMOS的压应力，从而提高整个器件的载流子迁移率和驱动电流，并进一步提高器件的性能。
以上所述的仅为本发明的实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种提高三维场效应晶体管驱动电流的方法，包括在半导体衬底中形成NMOS区域和PMOS区域以及接触孔，其特征在于，所述接触孔的形成包括：
步骤S01：在所述整个半导体衬底上沉积金属前介质层；
步骤S02：在所述金属前介质层中形成第一种接触孔结构，并填充第一种金属填充物，形成第一种接触孔；
步骤S03：然后，在所述金属前介质层中形成第二种接触孔结构，并填充第二种金属填充物，形成第二种接触孔；其中，
所述第一种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第一种金属填充物为提高NMOS区域沟道应力的材料，所述第二种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第二种金属填充物为提高PMOS区域沟道应力的材料；或者，
所述第一种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第一种金属填充物为提高PMOS区域沟道应力的材料，所述第二种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第二种金属填充物为提高NMOS区域沟道应力的材料。
2.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述第一种接触孔为提高NMOS区域沟道应力的NMOS接触孔，所述第一种金属填充物为提高NMOS区域沟道应力的材料，所述第二种接触孔为提高PMOS区域沟道应力的PMOS接触孔，所述第二种金属填充物为提高PMOS区域沟道应力的材料。
3.根据权利要求2所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述第一种金属填充物为钨，所述第二种金属填充物为TiN。
4.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述提高NMOS区域沟道应力的NMOS接触孔的形成方法包括：
步骤S21：经光刻和刻蚀所述金属前介质层，在所述NMOS区域形成NMOS接触孔结构；
步骤S22：在所述NMOS接触孔结构中填充所述第一种金属填充物，其中，包括沉积第一阻挡层和填充第一导电材料；
步骤S23：经化学机械抛光，形成所述NMOS接触孔。
5.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述提高PMOS区域沟道应力的PMOS接触孔的形成方法包括：
步骤S31：经光刻和刻蚀所述金属前介质层，在所述PMOS区域形成PMOS接触孔结构；
步骤S32：在所述PMOS接触孔结构中填充所述第二种金属填充物，其中，包括沉积第二阻挡层和填充第二导电材料；
步骤S33：经化学机械抛光，形成所述PMOS接触孔。
6.根据权利要求4所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述NMOS接触孔结构中沉积的第一阻挡层材料为Ti/TiN,所述填充的第一导电材料为钨。
7.根据权利要求5所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述PMOS接触孔结构中沉积的第二阻挡层材料为Ti，所述填充的第二导电材料为TiN。
8.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，在步骤S03之后，还包括在所述半导体衬底上形成金属互连层。
9.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述半导体衬底为硅衬底。
10.根据权利要求1所述的提高三维场效应晶体管驱动电流的方法，其特征在于，所述三维场效应晶体管的沟道材料为硅或锗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310419525.4A CN103474398B (zh) | 2013-09-13 | 2013-09-13 | 提高三维场效应晶体管驱动电流的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310419525.4A CN103474398B (zh) | 2013-09-13 | 2013-09-13 | 提高三维场效应晶体管驱动电流的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103474398A true CN103474398A (zh) | 2013-12-25 |
| CN103474398B CN103474398B (zh) | 2020-02-14 |
Family
ID=49799195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310419525.4A Active CN103474398B (zh) | 2013-09-13 | 2013-09-13 | 提高三维场效应晶体管驱动电流的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103474398B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1841771A (zh) * | 2005-03-29 | 2006-10-04 | 富士通株式会社 | p沟道MOS晶体管、半导体集成电路器件及其制造工艺 |
| US20070045623A1 (en) * | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device that is advantageous in operational environment at high temperatures |
| CN101006587A (zh) * | 2004-08-24 | 2007-07-25 | 飞思卡尔半导体公司 | 具有沟道方向中的应力修改和电容减少特征部件的晶体管结构及其方法 |
| US20080157224A1 (en) * | 2006-12-29 | 2008-07-03 | Fischer Kevin J | Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement |
| US20100327367A1 (en) * | 2009-06-30 | 2010-12-30 | Ralf Richter | Contact optimization for enhancing stress transfer in closely spaced transistors |
-
2013
- 2013-09-13 CN CN201310419525.4A patent/CN103474398B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101006587A (zh) * | 2004-08-24 | 2007-07-25 | 飞思卡尔半导体公司 | 具有沟道方向中的应力修改和电容减少特征部件的晶体管结构及其方法 |
| CN1841771A (zh) * | 2005-03-29 | 2006-10-04 | 富士通株式会社 | p沟道MOS晶体管、半导体集成电路器件及其制造工艺 |
| US20070045623A1 (en) * | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device that is advantageous in operational environment at high temperatures |
| US20080157224A1 (en) * | 2006-12-29 | 2008-07-03 | Fischer Kevin J | Tuned tensile stress low resistivity slot contact structure for n-type transistor performance enhancement |
| US20100327367A1 (en) * | 2009-06-30 | 2010-12-30 | Ralf Richter | Contact optimization for enhancing stress transfer in closely spaced transistors |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103474398B (zh) | 2020-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10026655B2 (en) | Dual liner CMOS integration methods for FinFET devices | |
| US8815739B2 (en) | FinFET device with a graphene gate electrode and methods of forming same | |
| US9799748B1 (en) | Method of forming inner spacers on a nano-sheet/wire device | |
| US9397197B1 (en) | Forming wrap-around silicide contact on finFET | |
| US9614058B2 (en) | Methods of forming low defect replacement fins for a FinFET semiconductor device and the resulting devices | |
| TWI597840B (zh) | 多閾值電壓場效應電晶體及其製造方法 | |
| US9117908B2 (en) | Methods of forming replacement gate structures for semiconductor devices and the resulting semiconductor products | |
| US8652889B2 (en) | Fin-transistor formed on a patterned STI region by late fin etch | |
| KR101683985B1 (ko) | 매립된 절연체층을 가진 finfet 디바이스 | |
| US8716156B1 (en) | Methods of forming fins for a FinFET semiconductor device using a mandrel oxidation process | |
| US8497171B1 (en) | FinFET method and structure with embedded underlying anti-punch through layer | |
| US8603893B1 (en) | Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates | |
| US20180240715A1 (en) | Methods of forming vertical transistor devices with different effective gate lengths and the resulting devices | |
| US20160071928A1 (en) | Methods of forming gate structures for finfet devices and the resulting semiconductor products | |
| US9887094B1 (en) | Methods of forming EPI semiconductor material on the source/drain regions of a FinFET device | |
| US7842594B2 (en) | Semiconductor device and method for fabricating the same | |
| KR20220054777A (ko) | 멀티 게이트 디바이스 및 관련 방법 | |
| US20140070322A1 (en) | Methods of forming different finfet devices with different threshold voltages and integrated circuit products containing such devices | |
| US10366930B1 (en) | Self-aligned gate cut isolation | |
| EP2866264A1 (en) | Method for manufacturing a field effect transistor of a non-planar type | |
| US20150123211A1 (en) | NARROW DIFFUSION BREAK FOR A FIN FIELD EFFECT (FinFET) TRANSISTOR DEVICE | |
| WO2015096467A1 (en) | Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes | |
| CN104576643A (zh) | 具有改进的沟道迁移率的三维晶体管 | |
| US10950692B2 (en) | Methods of forming air gaps between source/drain contacts and the resulting devices | |
| CN103474398B (zh) | 提高三维场效应晶体管驱动电流的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |