CN103457904A - 基于基片集成波导互连的16qam高速数据传输系统 - Google Patents
基于基片集成波导互连的16qam高速数据传输系统 Download PDFInfo
- Publication number
- CN103457904A CN103457904A CN2013103744146A CN201310374414A CN103457904A CN 103457904 A CN103457904 A CN 103457904A CN 2013103744146 A CN2013103744146 A CN 2013103744146A CN 201310374414 A CN201310374414 A CN 201310374414A CN 103457904 A CN103457904 A CN 103457904A
- Authority
- CN
- China
- Prior art keywords
- guide
- unit
- substrate
- data transmission
- 16qam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种基于基片集成波导互连的16QAM高速数据传输系统，包括16QAM调制模块、基片集成波导互连结构以及16QAM解调模块，其中，所述16QAM调制模块对输入的二进制信号完成调制，所述16QAM解调模块对调制后信号进行解调输出，所述基片集成波导互连结构作为系统的传输信道，连接所述16QAM调制模块和16QAM解调模块。本发明将基片集成波导互连和16QAM调制解调技术应用于微波频段的高速互连系统，输入的二进制信号经过16QAM调制，传输速率降为原来的1/4，调制信号经过基片集成波导互连传输，再经过16QAM解调输出，恢复为二进制比特序列，从而实现高速率的数据传输。
Description
技术领域
本发明涉及基片集成波导、16进制正交幅度(16QAM)调制解调技术和微波频段的高速互连技术领域，具体是一种基于基片集成波导互连的16QAM高速数据传输系统。
背景技术
随着通信系统数据传输速率的不断提高，所使用频段正在朝着高频微波毫米波发展。在这一频段上，传统的互连有着不可克服的缺点：首先，虽然传统互连线的频带覆盖了从直流到高频段较宽的频谱，但在高频段传输损耗会明显增加；其次，随着片上系统趋于小型化，多根互连线之间存在严重的耦合串扰问题；再次，由于传统互连采用开放式结构，存在严重的色散效应和辐射效应。以上这些因素会导致高速信号发生衰减和畸变，影响信号的完整性，进而制约了其在高速数据传输中的应用。因此，寻求一种高性能、易集成、体积小、成本低的高速互连结构一直是高速数据传输的研究热点。
基片集成波导(SIW)是由传统介质填充矩形波导演变而来的，其基本结构是由双面覆铜的介质基板和基板上两排平行的周期性金属通孔所构成。由于每排金属通孔的孔间距远远小于波长，因此由缝隙泄露的能量很小，相当于内部填充了介质的矩形波导。两排周期性金属通孔起到了电壁的作用，将产生的电磁能量中的绝大部分限制在金属壁之间的空间内传播。基片集成波导不仅克服了传统互连的缺点，在高频段具有损耗小、串扰低、Q值高、高宽带及通带平坦等优点，而且其易于加工，易集成，成本低廉，大大增加了其实用性。由于高频电磁波可以低损耗地在SIW中传输，因此可以利用基片集成波导传输高速数字信号。
正交振幅调制(QAM)是一种频谱利用率很高的调制方式，它是利用两路独立的基带数字信号对两个相互正交的同频载波进行抑制载波的双边带调制，利用这种已调信号在同一带宽内的频谱正交特性来实现两路信号的并行传输。16QAM调制共有16个符号，即采用16进制的码元符号，则在每个码元持续时间内可以传输4个比特，使得在相同带宽条件下数据速率提高了4倍，有效地提高频带利用率。
最近，国际上已经将基片集成波导引入高速互连技术。Asanee Suntives在2007年首次提出了一种基于基片集成波导互连的高速数据传输系统(Design and characterizationof the EBG waveguide-based interconnects，IEEE Trans.Adv.Packag.，2007)，针对SIW在高速互连中的应用，设计了一种基于基片集成波导互连的高速数字传输系统。该系统使用混频器对基带信号进行简单的上下变频处理来实现信号在SIW中的传输，由于采用简单的调制解调方式，其系统频带利用率较低，制约了系统的数据传输速率，其数据传输速率最高仅为5Gbps。
上述传统基带互连技术在微波频段的应用中存在着高损耗、高串扰、高辐射、强色散等缺点，限制了其在高速数据传输中的应用；上述文献报道的基于SIW互连的数据传输系统，采用简单的调制解调方式，还不能满足更高数据传输速率的要求。
发明内容
本发明针对传统互连技术中存在的信号完整性问题、以及现有基于基片集成波导互连传输系统简单调制解调方式的不足，提供了一种传输性能优良的基于基片集成波导互连的16QAM高速数据传输系统。本发明将基片集成波导互连结构和16QAM调制解调模块应用于微波频段的高速互连领域，采用基片集成波导作为高速互连结构，并对信号进行16QAM调制解调处理，所述基片集成波导互连结构具有在高频段损耗低、Q值高、易集成、低成本以及小型化的特点，所述16QAM调制解调模块具有频带利用率高的特点，所述基于基片集成波导互连的16QAM高速数据传输系统具有低误码率和高数据传输速率的特点。
本发明是通过以下技术方案实现的：
基于基片集成波导互连的16QAM高速数据传输系统，包括16QAM调制模块、基片集成波导互连结构以及16QAM解调模块，其中，所述16QAM调制模块对输入的二进制信号进行调制，所述16QAM解调模块对调制后信号进行解调输出，所述基片集成波导互连结构作为系统传输信道，连接16QAM调制模块和16QAM解调模块。
优选地，所述16QAM调制模块，包括串并转换单元、2-4电平转换单元、第一低通滤波单元、上变频混频单元以及加法器单元，其中，所述串并转换单元将串行输入信号转换为两路并行信号，串并转换单元的两路输出端分别先连接至两路2-4电平转换单元，以将二电平信号转化为四电平信号，再连接至第一低通滤波单元，以完成基带成形滤波，然后连接至上变频混频单元，以进行频率变换，最终连接至加法器单元，实现两路信号的合成。所述16QAM调制模块对输入的二进制信号进行调制，通过提高系统频带利用率，提高系统数据传输速率。
优选地，所述基片集成波导互连结构包括：输入激励结构、输出耦合结构、转换接头结构以及基片集成波导结构；所述输入激励结构和输出耦合结构分别通过所述转换接头结构与所述基片集成波导结构相连接。
优选地，所述基片集成波导结构包括介质基板以及内嵌于介质基板且沿介质基板边缘两侧相互平行的两排周期性金属通孔；所述介质基板上下表面涂覆铜层。
优选地，所述周期性金属通孔的直径d小于等于1／5的介质波长λg，即d≤0.2λg；相邻两孔间距S不大于两倍的金属通孔直径d，即S≤2d。
优选地，所述输入激励结构和所述输出耦合结构均采用50欧姆平面微带线。
优选地，所述转换接头结构包括：用于连接输入激励结构和基片集成波导结构的输入端转换接头以及用于连接输出耦合结构和基片集成波导结构的输出端转换接头，所述输入端转换接头和输出端转换接头均采用梯形渐变线结构。
优选地，所述16QAM解调模块包括：下变频混频单元、第二低通滤波单元、位定时恢复单元、门限判决单元以及并串转换单元，其中，所述下变频混频单元对接收到的调制信号下变频到基带，下变频混频单元的输出端先连接至第二低通滤波单元，以将信号的高频分量滤除后，再连接至门限判决单元，以实现码元同步，所述门限判决单元还与位定时恢复单元相连，门限判决单元的输出与并串转换单元相连。所述16QAM解调模块对经过所述基片集成波导互连结构传输后的调制信号进行解调输出，恢复为二进制比特序列。
为保证信号的准确解调，所述16QAM调制模块的载波经过构成基片集成波导互连结构的一段50欧姆微带线，产生一定的相位偏移量后，得到为所述16QAM解调模块的载波，该相位偏移量与二进制信号信号经过基片集成波导互连结构传输后产生的相位偏移量相等。
本发明将基片集成波导结构和16QAM调制解调技术应用于高速互连技术领域，输入的二进制信号经过16QAM调制，传输速率降为原来的1／4，调制后信号经过基片集成波导互连结构传输，接收信号再经过解调输出，恢复为二进制比特序列，从而实现高速率的数据传输。
本发明中，所述基片集成波导互连结构具有在高频段损耗低、Q值高、易集成、低成本以及小型化的特点，所述16QAM调制解调技术具有频带利用率高的特点，所述基于基片集成波导互连的16QAM高速数据传输系统具有低误码率和高传输速率的优点
本发明与传统互连技术相比，具有以下优点：
1、平面型结构：将基片集成波导应用于高速互连系统中，输入激励与输出耦合机构均采用平面电路，易与其他平面型电路集成；
2、结构紧凑、小型化：采用基片集成波导，比传统的矩形波导结构体积和面积上都有了较大的缩减；
3、低损耗、低串扰：采用基片集成波导互连结构，比传统的互连在高频段的损耗要小，且多根互连线之间的串扰很低。
4、采用16QAM调制解调技术，提高了系统的频带利用率，传输速率是传统的高频载波调制解调系统的4倍。
附图说明
图1为本发明系统整体结构框图；
图2为本发明基片集成波导互连结构示意图；
图3为本发明基片集成波导结构示意图；
图4为本发明基片集成波导散射参数示意图；
图5为本发明系统输出信号的星座图；
图6为本发明系统输入输出信号对比图；其中，(a)为输入二进制信号，(b)为输出二进制信号；
图中：1为输入激励结构，2为输出耦合结构，3为输入端转换接头，4为铜层，5为输出端转换接头，6为周期性金属通孔，7为介质基板。
具体实施方式
下面对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
请同时参阅图1至图6。
本实施例提供了一种基于基片集成波导互连的16QAM高速数据传输系统，包括16QAM调制模块、基片集成波导互连结构以及16QAM解调模块，其中，所述16QAM调制模块对输入的二进制信号完成调制，所述16QAM解调模块对调制后信号进行解调输出，所述基片集成波导互连结构作为系统的传输信道，连接所述16QAM调制模块和16QAM解调模块。
进一步地，所述16QAM调制模块，包括串并转换单元、2-4电平转换单元、第一低通滤波单元、上变频混频单元以及加法器单元，具体为：所述串并转换单元将串行输入信号转换为两路并行信号，与两路2-4电平转换单元相连，将二电平信号转化为四电平信号，再与第一低通滤波单元相连，完成基带成形滤波后，与上变频混频单元相连，进行频率变换，最终与加法器单元相连，实现两路信号的合成。所述16QAM调制模块对输入的二进制信号进行调制，通过提高系统频带利用率，实现系统数据传输速率的提高。
进一步地，所述基片集成波导互连结构包括：输入激励结构、输出耦合结构、转换接头结构以及基片集成波导结构；所述输入激励结构和输出耦合结构分别通过所述转换接头结构与所述基片集成波导结构相连接。
进一步地，所述基片集成波导结构包括介质基板以及内嵌于介质基板且沿介质基板边缘两侧相互平行的两排周期性金属通孔；所述介质基板上下表面涂覆铜层。
进一步地，所述周期性金属通孔的直径d小于等于1／5的介质波长λg，即d≤0.2λg；相邻两孔间距S不大于两倍的金属通孔直径d，即S≤2d。
进一步地，所述输入激励结构和所述输出耦合结构均采用50欧姆平面微带线。
进一步地，所述转换接头结构包括：用于连接输入激励结构和基片集成波导结构的输入端转换接头以及用于连接输出耦合结构和基片集成波导结构的输出端转换接头，所述输入端转换接头和输出端转换接头均采用梯形渐变线结构。
进一步地，所述16QAM解调模块包括：下变频混频单元、第二低通滤波单元、位定时恢复单元、门限判决单元以及并串转换单元，其中，所述下变频混频单元对接收到的调制信号下变频到基带，与第二低通滤波单元相连，将信号的高频分量滤除后，再与门限判决单元相连，为实现码元同步，门限判决单元还与位定时恢复单元相连，门限判决单元的输出与并串转换单元相连。所述16QAM解调模块对经过所述基片集成波导互连结构传输后的调制信号进行解调输出，恢复为二进制比特序列。所述16QAM解调模块对经过所述基片集成波导互连结构传输后的调制后信号进行解调输出，恢复为二进制比特序列。
为保证信号的准确解调，所述16QAM调制模块的载波经过构成基片集成波导互连结构的一段50欧姆微带线，产生一定的相位偏移量后，得到为所述16QAM解调模块的载波，该相位偏移量与二进制信号信号经过基片集成波导互连结构传输后产生的相位偏移量相等。
具体为：
图1为本实施例的整体系统结构框图。本实施例提供了一种基于基片集成波导互连的16QAM高速数据传输系统，包括16QAM调制模块、基片集成波导互连结构以及16QAM解调模块。其中，所述16QAM调制模块对输入二进制信号进行调制，所述16QAM解调模块对信号进行解调输出，所述基片集成波导互连结构作为系统传输信道，连接所述16QAM调制和解调模块。
进一步地，所述基于基片集成波导互连的16QAM高速数据传输系统原理如下：
所述16QAM调制模块完成对信号的调制过程：首先，输入的二进制信号Xn经过串并转换单元和2-4电平转换单元后，将速率为Rb的序列分成速率为Rb／4的Am与Bm两路四电平信号，经过低通滤波器得到A(t)与B(t)两路信号；然后经上变频混频单元分别与两个正交的同频载波cos(2πfLOt)与-sin(2πfLOt)相乘，通过加法器单元相加后即得16QAM调制信号S(t)；
进一步地，所述基片集成波导互连结构传输调制信号S(t)，输出为r(t)；
然后对传输信号进行下变频混频和低通滤波后，得到两路输出信号为YI(t)与YQ(t)；二者再经过门限判决和并串变换，得到最终输出的二进制信号Yn。
图2为本实施例的基片集成波导互连结构。所述基片集成波导互连结构包括：相互连接的输入激励结构1和输出耦合结构2、转换接头结构(包括输入端转换接头3和输出端转换接头5)以及基片集成波导结构；所述基片集成波导结构包括：介质基板7以及内嵌于介质基板7中沿边缘两侧相互平行的两排周期性金属通孔6；所述介质基板7上下表面涂覆铜层4；所述输入激励结构和输出耦合结构分别通过所述转换接头结构与所述基片集成波导结构相连。
进一步地，所述输入端转换接头3和输出端转换接头5采用梯形渐变线结构，起到阻抗匹配的作用。
进一步地，所述输入激励结构1采用50欧姆平面微带线结构；所述输出耦合结构2采用50欧姆平面微带线结构。
本实施例中，基片集成波导互连结构中所述输入激励结构1和输出耦合结构2分别由一段50欧姆的微带线构成，用于基片集成波导与其他电路的连接，微带线经过梯形渐变线转换接头结构(3、5)，与基片集成波导结构相连。整个输入激励和输出耦合结构均为平面型，具有较高的设计自由度，易加工、易集成。
图3为本实施例的基片集成波导结构示意图。基片集成波导结构的介质基板边缘两侧周期性排列的金属化通孔，即周期性金属通孔，起到电壁的作用。周期性金属通孔的直径d小于等于1／5的介质波长λg，即d≤0.2λg；相邻两孔间距S不大于两倍的金属通孔直径d，即S≤2d，以减小辐射损耗。
本实施例提供的基片集成波导互连结构，其中心频率选择在21GHz，带宽在14-28GHz。介质基板的相对介电常数εr为2.2，损耗角正切tanδ是0.0009，厚度h为1mm；输入输出端微带线宽度W1为1mm，长度为L1为3.7mm；梯形渐变线转换接头长度L2为6.4mm，宽度W2为3.776mm；基片集成波导结构长度L3为36mm，两排金属通孔之间的宽度W为7.016mm，金属化通孔的直径d为0.4mm，相邻金属通孔的间距S为0.6mm。
图4为本实施例的基片集成波导互连结构散射参数仿真与测试对比图。其中心频率为21GHz，带宽为14-28GHz，通带内插损约为0.5dB左右，回波损耗均大于15dB。
图5为本实施例的基于SIW互连的16QAM高速数据传输系统的输出信号星座图。输入信号为12.5Gbps的PRBS(215-1)伪随机比特序列，载波频率为21GHz时，输出信号星座图非常清晰。
图6为本实施例的基于SIW互连的16QAM高速数据传输系统，当传输20Gbps的PRBS(215-1)序列时，其输入输出信号(Xn和Yn)对比图。输入信号经过系统传输后产生了一定的延时，约为4.5ns，并且此时系统误码率仍低于1e-12。
本实施例提供的基于基片集成波导互连的16QAM高速数据传输系统，将基片集成波导结构和16QAM调制解调技术应用于微波频段的高速互连领域。所述基片集成波导互连结构具有低损耗，高Q值，低串扰，低成本和易集成的特点，使得系统具有良好的传输特性；所述16QAM调制解调技术是一种频谱利用率很高的调制解调方式，结合基片集成波导互连的应用使系统在传输带宽有限的前提下，通过提高SIW互连的频带利用率，大幅提高了数据传输速率，其速率是传统的高频载波调制解调系统速率的4倍。本系统在基片集成波导带宽为14GHz时，最大传输速率可达20Gbps，且系统误码率在1e-12以下。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种修改，这并不影响本发明的实质内容。
Claims (8)
1.基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，包括16Q A M调制模块、基片集成波导互连结构以及16Q A M解调模块，其中，所述16Q A M调制模块对输入的二进制信号进行调制，所述16Q A M解调模块对调制后信号进行解调输出，所述基片集成波导互连结构作为系统传输信道，连接16Q A M调制模块和16Q A M解调模块。
2.根据权利要求1所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述16Q A M调制模块包括：串并转换单元、2-4电平转换单元、第一低通滤波单元、上变频混频单元以及加法器单元，其中，所述串并转换单元将串行输入信号转换为两路并行信号，串并转换单元的两路输出端分别先连接至两路2-4电平转换单元，以将二电平信号转化为四电平信号，再连接至第一低通滤波单元，以完成基带成形滤波，然后连接至上变频混频单元，以进行频率变换，最终连接至加法器单元，实现两路信号的合成；所述16Q A M调制模块对输入的二进制信号进行调制，通过提高系统频带利用率，提高系统数据传输速率。
3.根据权利要求1所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述基片集成波导互连结构包括：输入激励结构、输出耦合结构，转换接头结构以及基片集成波导结构；所述输入激励结构和输出耦合结构分别通过所述转换接头结构与所述基片集成波导结构相连接。
4.根据权利要求3所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述基片集成波导结构包括介质基板以及内嵌于介质基板且沿介质基板边缘两侧相互平行的两排周期性金属通孔；所述介质基板上下表面涂覆铜层。
5.根据权利要求4所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述周期性金属通孔的直径d小于等于1/5的介质波长λg，即d≤0.2λg；相邻两孔间距S不大于两倍的金属通孔直径d，即S≤2d。
6.根据权利要求3所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述输入激励结构和所述输出耦合结构均采用50欧姆平面微带线。
7.根据权利要求3或6所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述转换接头结构包括：用于连接输入激励结构和基片集成波导结构的输入端转换接头以及用于连接输出耦合结构和基片集成波导结构的输出端转换接头，所述输入端转换接头和输出端转换接头均采用梯形渐变线结构。
8.根据权利要求1所述的基于基片集成波导互连的16Q A M高速数据传输系统，其特征在于，所述16Q A M解调模块包括：下变频混频单元、第二低通滤波单元、位定时恢复单元、门限判决单元以及并串转换单元，其中，所述下变频混频单元对接收到的调制信号下变频到基带，下变频混频单元的输出端先连接至第二低通滤波单元，以将信号的高频分量滤除后，再连接至门限判决单元，以实现码元同步，所述门限判决单元还与位定时恢复单元相连，门限判决单元的输出与并串转换单元相连；所述16Q A M解调模块对经过所述基片集成波导互连结构传输后的调制信号进行解调输出，恢复为二进制比特序列。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013103744146A CN103457904A (zh) | 2013-08-23 | 2013-08-23 | 基于基片集成波导互连的16qam高速数据传输系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013103744146A CN103457904A (zh) | 2013-08-23 | 2013-08-23 | 基于基片集成波导互连的16qam高速数据传输系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103457904A true CN103457904A (zh) | 2013-12-18 |
Family
ID=49739865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013103744146A Pending CN103457904A (zh) | 2013-08-23 | 2013-08-23 | 基于基片集成波导互连的16qam高速数据传输系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103457904A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762400A (zh) * | 2014-02-20 | 2014-04-30 | 东南大学 | 一种使用基片集成波导连通电路结构的方法及电路传输结构 |
| CN103762401A (zh) * | 2014-02-20 | 2014-04-30 | 东南大学 | 一种使用基片集成波导连通电路的方法和装置 |
| CN103905368A (zh) * | 2014-03-14 | 2014-07-02 | 中国工程物理研究院电子工程研究所 | 一种适合于fpga实现的高速通信并行数字调制方法 |
| CN104363058A (zh) * | 2014-10-22 | 2015-02-18 | 上海交通大学 | 基于半模基片集成波导互连的高速数据传输系统 |
| CN105119655A (zh) * | 2015-08-31 | 2015-12-02 | 华南理工大学 | 基于qam和mppm的可见光通信方法及其系统 |
| CN105226360A (zh) * | 2015-08-24 | 2016-01-06 | 上海交通大学 | 基片集成同轴波导互连阵列结构 |
-
2013
- 2013-08-23 CN CN2013103744146A patent/CN103457904A/zh active Pending
Non-Patent Citations (5)
| Title |
|---|
| ASANEE SUNTIVES ET AL.: "Design and Application of Multimode Substrate Integrated Waveguides in Parallel Multichannel Signaling Systems", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 * |
| ASANEE SUNTIVES ET AL.: "Design and Characterization of the EBG Waveguide-Based Interconnects", 《IEEE TRANSACTIONS ON ADVANCED PACKAGING》 * |
| JAMES T.ABERLE ET AL.: "Ultra-High speed memory bus using microwave interconnects", 《2012 IEEE 21ST CONFERENCE ON ELECTRICAL PERFORMANCE OF ELECTRONIC PACKAGING AND SYSTEMS》 * |
| 刘少平: "ADS在16QAM通信系统中的应用", 《电子科技》 * |
| 宋秋雨: "SIW带通滤波器研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103762400A (zh) * | 2014-02-20 | 2014-04-30 | 东南大学 | 一种使用基片集成波导连通电路结构的方法及电路传输结构 |
| CN103762401A (zh) * | 2014-02-20 | 2014-04-30 | 东南大学 | 一种使用基片集成波导连通电路的方法和装置 |
| CN103762400B (zh) * | 2014-02-20 | 2016-04-13 | 东南大学 | 一种使用基片集成波导连通电路结构的方法及电路传输结构 |
| CN103905368A (zh) * | 2014-03-14 | 2014-07-02 | 中国工程物理研究院电子工程研究所 | 一种适合于fpga实现的高速通信并行数字调制方法 |
| CN103905368B (zh) * | 2014-03-14 | 2017-07-25 | 中国工程物理研究院电子工程研究所 | 一种适合于fpga实现的高速通信并行数字调制方法 |
| CN104363058A (zh) * | 2014-10-22 | 2015-02-18 | 上海交通大学 | 基于半模基片集成波导互连的高速数据传输系统 |
| CN104363058B (zh) * | 2014-10-22 | 2019-06-21 | 上海交通大学 | 基于半模基片集成波导互连的高速数据传输系统 |
| CN105226360A (zh) * | 2015-08-24 | 2016-01-06 | 上海交通大学 | 基片集成同轴波导互连阵列结构 |
| CN105226360B (zh) * | 2015-08-24 | 2018-05-29 | 上海交通大学 | 基片集成同轴波导互连阵列结构 |
| CN105119655A (zh) * | 2015-08-31 | 2015-12-02 | 华南理工大学 | 基于qam和mppm的可见光通信方法及其系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103457904A (zh) | 基于基片集成波导互连的16qam高速数据传输系统 | |
| CN101998763B (zh) | 裸芯片与印制电路板的连接结构及印制电路板、通信设备 | |
| CA1253929A (en) | Qpsk modulator or demodulator using subharmonic pump carrier signals | |
| CN109981135B (zh) | 太赫兹同收发全双工多载波通信系统 | |
| CN105359421A (zh) | 接收电路和发送电路、通信系统和通信方法 | |
| Liang et al. | An energy efficient and low cross-talk CMOS sub-THz I/O with surface-wave modulator and interconnect | |
| US11037892B2 (en) | Substrate dielectric waveguides in semiconductor packages | |
| WO2017031723A1 (zh) | 基片集成同轴波导互连阵列结构 | |
| CN102610890B (zh) | 一种毫米波波导通信系统 | |
| KR20130132538A (ko) | 단거리-범위 밀리-미터-파-무선-상호접속 용의 주기적인 근거리 필드 디렉터들 | |
| Foulon et al. | A 10GBits/s 2.1 pJ/bit OOK demodulator at 60GHz for chip-to-chip wireless communication | |
| Song et al. | A 50Gb/s PAM-4 bi-directional plastic waveguide link with carrier synchronization using PI-based Costas loop | |
| CN103795665A (zh) | 基于基片集成波导互连的qpsk高速数据传输系统 | |
| Ohata et al. | A 500Mbps 60GHz-band transceiver for IEEE 1394 wireless home networks | |
| Suntives et al. | Ultra-high-speed multichannel data transmission using hybrid substrate integrated waveguides | |
| Wang et al. | High-speed interconnect system using QPSK scheme based on substrate integrated waveguide | |
| CN108631734A (zh) | 一种基于多耦合传输线的毫米波宽带混频器 | |
| US9520942B2 (en) | Millimeter-wave waveguide communication system | |
| CN106055517A (zh) | 一种带有表面波互联和表面波调制器的节能低串扰cmos太赫兹i/o | |
| CN104363058A (zh) | 基于半模基片集成波导互连的高速数据传输系统 | |
| Liang et al. | CMOS sub-THz on-chip communication with SRR modulator and SPP interconnect | |
| Bensalem et al. | Comparison of Wideband Interconnecting Technologies for Multigigahertz Novel Memory Architecture | |
| Magri et al. | FR-4 waveguide electronic circuits at 10 Gbit/s | |
| Suntives | High-speed data transmission using substrate integrated waveguide-type interconnects | |
| Le Gouguec et al. | A 45-GHz wireless transmission for a wireless interconnect network-on-board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131218 |