CN103391076A

CN103391076A - 二次复位电路及复位方法

Info

Publication number: CN103391076A
Application number: CN2013102804440A
Authority: CN
Inventors: 袁海滨; 张克功; 邵宗有; 沙超群; 郑臣明; 王晖
Original assignee: Dawning Information Industry Co Ltd
Current assignee: Zhongke controlled Information Industry Co., Ltd.
Priority date: 2013-07-05
Filing date: 2013-07-05
Publication date: 2013-11-13
Anticipated expiration: 2033-07-05
Also published as: CN103391076B

Abstract

本发明提供了一种芯片的二次复位电路及方法，通过将复位电路设计为复位脉冲具有两个信号边沿的上电二次复位电路以避免一次复位对芯片失效而使芯片不能正常工作的情况发生。本发明不仅能实现二次复位，而且还能灵活地适应于不同芯片的个性化要求。

Description

二次复位电路及复位方法

技术领域

本发明涉及一种芯片的二次复位电路及复位方法。

背景技术

一般地，芯片都需要一个上电复位电路在上电瞬间复位芯片，来完成芯片上电瞬间的初始化。上电复位电路最常见的就是RC充电电路。上电后，电容C两端电压需要充电一段时间T后才能被芯片判决为高电平，在T之前C两端电压被判决为低电平，芯片处于复位状态，把这次复位称为一次复位。一般情况下，芯片在一次复位后便进入工作状态，不会用到二次复位。但是有的芯片会对复位信号要求比较特殊，例如，要求在复位信号下降沿进入复位状态，在复位信号上升沿释放复位状态。由于一次复位是没有下降沿的，因此一次复位会失效。而二次复位的复位信号有下降沿，因此必须二次复位才能进入复位状态。

而且，不同的芯片可能对复位信号的脉冲要求不一样，而上电瞬间复位信号电平都是从低到高的变化。此种复位信号可能对某些芯片会失效，当芯片本身出现个体性的bug时，这种复位也会失效。

目前，如果出现一次复位不成功的情况，通常需要手动复位来完成复位。

因此，本领域一直期望提供一种芯片的二次复位电路，其不仅能实现二次复位，而且还能灵活地适应于不同芯片的个性化要求。

发明内容

本发明提供了一种芯片的二次复位电路及复位方法，其不仅能实现二次复位，而且还能灵活地适应于不同芯片的个性化要求。

根据本发明的一个方面，提供了一种芯片的二次复位电路，其包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第一电容、第二电容、第三电容、三极管以及场效应管，其特征在于：

第二电阻、第一电容和第二电容的一端分别与第一电阻的一端相连接，而它们的另一端与三极管的发射极相连接并接地，第一电阻的另一端与芯片的Core电压线相连接；

三极管的基极与第一电阻、第二电阻、第一电容和第二电容的所述一端相连接，三极管的集电极与场效应管的栅极相连接，并且三极管的发射极与场效应管的源极相连接；

第三电容的一端与场效应管的栅极相连接，另一端与场效应管的源极相连接；

第三电阻的一端与三极管的集电极相连接，另一端与第四电阻串联并连接至场效应管的漏极；

芯片的I/O电压线连接至第三电阻和第四电阻之间，并且场效应管的漏极经第五电阻与Reset信号线连接。

可选地，第一电容和第二电容可由一个等值的电容替换。

可选地，第三电容可由多个等值的电容替换。

根据本发明的另一个方面，提供了一种使用上述二次复位电路来复位芯片的方法，其包括:

（1）在CORE电压上电瞬间T0时刻，三极管的基极电压V1处于低电平，场效应管的栅极电压V2处于低电平，场效应管的漏极电压V3处于高电平，此后第一电阻、第一电容和第二电容组成的RC电路开始充电，第二电容两端电压开始上升，同时第三电阻和第三电容也开始充电；

（2）在T1时刻，第三电容两端电压将场效应管导通，此时V1两端电压仍不能使三极管导通，V1维持处于低电平，V2变化为高电平，V3变化为低电平；

（3）在T2时刻，第二电容两端电压将三极管导通，V1变化为高电平，V2变化为低电平，V3变化为高电平，T2之后的时间里V3一直维持处于高电平。

可选地，通过调节第一电容、第二电容和第三电容来调节T1时刻和T2时刻。

根据本发明的二次复位电路能实现对芯片的二次复位，并且还能灵活地适应于不同芯片的具体需求，使之能适用于不同芯片。

附图说明

图1是根据本发明的二次复位电路的电路图；

图2是根据本发明的二次复位电路的电压信号示意图；

图3是根据本发明的二次复位电路的二次复位信号波形图。

具体实施方式

为了使本发明的技术方案及优点更加清楚明白，以下结合附图对本发明的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本发明的一部分实施例，而不是所有实施例的穷举。

本发明的二次复位电路的复位脉冲跟手动复位脉冲一样，有两个信号边沿。在复位电路中设计一个上电二次复位电路可以避免一次复位对芯片失效而使芯片不能正常工作的情况发生。

下面结合一个具体应用场景描述根据本发明的二次复位电路，即利用本发明的二次复位电路给ATCA（Advanced Telecom Computing Architecture，先进电信计算平台）刀片上的BMC（Baseboard Management Controller，主板管理控制器）芯片进行复位。

如图1所示，根据本发明的二次复位电路包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第一电容C1、第二电容C2、第三电容C3、三极管Q1以及场效应管Q2。第一电阻R1与第一电容C1和第二电容C2构成RC电路。第二电阻R2、第一电容C1和第二电容C2的一端分别与第一电阻R1的一端相连接，而它们的另一端与三极管Q1的发射极相连接并接地。第一电阻R1的另一端与BMC芯片的Core电压线相连接，复位必须在Core电压完全起来以后才能发出。三极管Q1的基极与第一电阻R1、第二电阻R2、第一电容C1和第二电容C2的所述一端相连接。三极管Q1的集电极与场效应管Q2的栅极相连接，并且三极管Q1的发射极与场效应管Q2的源极相连接。第三电容C3一端与场效应管Q2的栅极相连接，另一端与场效应管Q2的源极相连接。第三电阻R3的一端与三极管Q1的集电极相连接，另一端与第四电阻R4串联并连接至场效应管Q2的漏极。BMC芯片的I/O电压线连接至第三电阻R3和第四电阻R4之间。场效应管Q2的漏极经第五电阻R5与Reset信号线连接。

在一个具体应用中，BMC芯片的Core电压可以是例如1.26V，BMC芯片的I/O电压可以是例如3.3V。此时，二次复位电路的各元器件的示例参数值如下，第一电阻R1的电阻值为47kΩ±1%，第二电阻R2的电阻值为51kΩ±1%，第三电阻R3的电阻值为8.2kΩ±1%，第四电阻R4的电阻值为4.7kΩ±1%，第五电阻R5的电阻值为0Ω，第一电容C1的电容值为4.7uF、额定电压为16V，第二电容C2的电容值为10uF、额定电压为10V，第三电容C3的电容值为47uF、额定电压为10V，Q1管的型号为MMBT3904，Q2管的型号为2N7002。

很显然，本发明的二次复位电路中可采用的元器件可由本领域技术人员根据所应用的具体场景和需求灵活选择，而不必限制于这里所给出的具体示例。

上电稳定后，最后复位也要求被拉高为3.3V，因此需要一个双极反相电路。在此，Q1选择使用BTJ型三极管，其原因是1.26V的电压无法驱动场效应管Q2完全打开，因此在第一极选择电流型的开关管。

上电后发出二次复位信号的思路是在上电后先延迟Q2管的打开，将场效应管Q2的漏极电压V3保持一段高电平；然后Q2再导通，发出复位低脉冲；最后Q2再次关闭不导通，V3一直保持为高电平。

在复位过程中，三极管Q1的基极电压V1、场效应管Q2的栅极电压V2以及场效应管Q2的漏极电压V3的变化如图2所示。在CORE电压上电瞬间T0时刻，V1处于低电平，V2处于低电平，V3处于高电平。此后R1、C1、C2组成的RC电路开始充电，电容C2两端电压开始缓慢上升，同时R3、C3也开始充电。在T1时刻，C3两端电压将Q2导通，此时V1两端电压仍不能使Q1导通，V1维持处于低电平，V2变化为高电平，V3变化为低电平。在T2时刻，C2两端电压将Q1导通，V1变化为高电平，V2变化为低电平，V3变化为高电平，T2之后的时间里V3一直维持处于高电平。T2与T1之间的时间差即为二次复位时间长度。

T1、T2分别为V2、V1从低电平变到高电平的所需的时间。RC电路电容充电时间T一般由公式T=RC*ln（1/(1-x)）计算得到，其中x为电容C两端电压和稳态值之比。如图2所示，（T2-T1）值即为二次复位时间长度。

实验证明，当BMC芯片在上电一次复位失效后，需要将T1值拉至足够长，然后再发出复位信号，BMC芯片才能正常启动。根据RC电路充电时间公式T=RC*ln（1/(1-x)），调节C1、C2和C3即可调整T1、T2值。最后验证得到的二次复位信号波形如图3所示，其中主波形中的第二个低脉冲即为二次复位信号波形。主波形的第一个上升沿即为一次复位释放的上升沿，第一个下降沿为二次复位的信号下降沿，第二个上升沿为二次复位信号上升沿。在此情况下，二次复位与一次复位间隔为例如300ms。在二次复位后，BMC芯片重新从SPI Flash中读取系统，此后BMC芯片正常工作。

为了适应于不同芯片对T2时间的要求，可调节T2的长度，如此即实现对一次复位和二次复位之间的时间间隔的调节。进一步地，为了适应于不同芯片对复位信号的要求，可同时调节T1、T2的长度，从而实现调整复位信号长度。如前所述，T1、T2的调节可通过调节C1、C2和C3的电容值来实施。

上面结合应用于ATCA刀片上BMC芯片的场景描述了根据本发明的二次复位电路，但实际上根据本发明的二次复位电路的构造并不限于此。比如，在上述二次复位电路中，C1、C2可以用一个等值的电容替代。C3也可以用多个不同值的电容替代以达到需要的波形。Q1可以使用其他型号的可实现开关功能的BJT管替代，Q2也可以使用其他能实现相同功能的MOSFET替代。此外，当R1电阻上拉到的电压≥3.3V时，Q1也可以使用具有Q2功能的MOSFET替代。

以上实施例仅用以说明本发明的技术方案而非对其进行限制，在不背离本发明精神及其实质的情况下，本领域技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围内。

Claims

1.一种芯片的二次复位电路，其包括第一电阻（R1）、第二电阻（R2）、第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第一电容（C1）、第二电容（C2）、第三电容（C3）、三极管（Q1）以及场效应管（Q2），其特征在于：

第二电阻（R2）、第一电容（C1）和第二电容（C2）的一端分别与第一电阻（R1）的一端相连接，而它们的另一端与三极管（Q1）的发射极相连接并接地，第一电阻（R1）的另一端与芯片的Core电压线相连接；

三极管（Q1）的基极与第一电阻（R1）、第二电阻（R2）、第一电容（C1）和第二电容（C2）的所述一端相连接，三极管（Q1）的集电极与场效应管（Q2）的栅极相连接，并且三极管（Q1）的发射极与场效应管（Q2）的源极相连接；

第三电容（C3）的一端与场效应管（Q2）的栅极相连接，另一端与场效应管（Q2）的源极相连接；

第三电阻（R3）的一端与三极管（Q1）的集电极相连接，另一端与第四电阻（R4）串联并连接至场效应管（Q2）的漏极；

芯片的I/O电压线连接至第三电阻（R3）和第四电阻（R4）之间，并且场效应管（Q2）的漏极经第五电阻（R5）与Reset信号线连接。

2.如权利要求1所述的二次复位电路，其特征在于，第一电容（C1）和第二电容（C2）由一个等值的电容替换。

3.如权利要求1或2所述的二次复位电路，其特征在于，第三电容（C3）由多个等值的电容替换。

4.一种使用如权利要求1至3中任一所述的二次复位电路来复位芯片的方法，其包括:

（1）在CORE电压上电瞬间T0时刻，三极管（Q1）的基极电压V1处于低电平，场效应管（Q2）的栅极电压V2处于低电平，场效应管（Q2）的漏极电压V3处于高电平，此后第一电阻（R1）、第一电容（C1）和第二电容（C2）组成的RC电路开始充电，第二电容（C2）两端电压开始上升，同时第三电阻（R3）和第三电容（C3）也开始充电；

（2）在T1时刻，第三电容（C3）两端电压将场效应管（Q2）导通，此时V1两端电压仍不能使三极管（Q1）导通，V1维持处于低电平，V2变化为高电平，V3变化为低电平；

（3）在T2时刻，第二电容（C2）两端电压将三极管（Q1）导通，V1变化为高电平，V2变化为低电平，V3变化为高电平，T2之后的时间里V3一直维持处于高电平。

5.如权利要求4所述的方法，其特征在于，通过调节第一电容（C1）、第二电容（C2）和第三电容（C3）来调节T1时刻和T2时刻。