CN103379523B

CN103379523B - 用于处理lte系统中的大频率误差低复杂度灵活pss相关器

Info

Publication number: CN103379523B
Application number: CN201310148672.2A
Authority: CN
Inventors: 李茜; 刘石; 盛渊; 贺雷
Original assignee: Marvell International Ltd
Current assignee: Kaiwei International Co; Marvell Asia Pte Ltd
Priority date: 2012-04-19
Filing date: 2013-04-19
Publication date: 2019-03-08
Anticipated expiration: 2033-04-19
Also published as: CN103379523A

Abstract

本发明的实施方式涉及用于处理长期演进系统中的大频率误差的低复杂度灵活主同步信号相关器。具体而言，本发明公开了一种主同步信号PSS相关器，包括：初始相关单元，利用快速傅里叶变换FFT单元通过输入数据计算PSS全相关的相关值。本发明还公开了一种主同步信号PSS相关器，包括：初始相关单元，利用快速傅里叶变换FFT单元通过输入数据循环计算PSS部分相关的N个相关值；N‑1个相关值缓冲器，分别缓冲存储计算出的所述N个相关值中的前N‑1个相关值；以及总相关值计算单元，利用缓冲存储在所述N‑1个相关值缓冲器中的所述前N‑1个相关值以及计算出的第N个相关值计算总相关值。本发明还公开了利用上述PSS相关器计算相关值的相应方法。

Description

用于处理LTE系统中的大频率误差低复杂度灵活PSS相关器

相关申请的交叉引用

本申请要求于2012年4月19日递交的第61/635,548号美国临时申请的优先权，其公开内容通过引用的方式全部并入于此。

技术领域

本发明的实施方式涉及通信领域，并且更具体地涉及用于处理长期演进(long-term evolution，LTE)系统中的大频率误差的低复杂度灵活主同步信号(primarysynchronization signal，PSS)相关器。

背景技术

在LTE系统中，存在两种信号用于小区搜索：主同步信号(PSS)和辅同步信号(secondary synchronization signal，SSS)。例如，在3GPP TS36.211，3rd GenerationPartnership Project，Technical Specification Group Radio Access NetworkEvolved Universal Terrestrial Radio Access(E-UTRA)，Physical Channels andModulation(Release9)中对此进行了详细描述。

PSS实际上是进行小区搜索时的同步序列，在进行小区搜索，尤其是初始小区搜索(initial cell search，ICS)时，需要让用户设备(UE)与PSS的同步序列进行相关，因此在UE中需要具有PSS相关器。

根据3GPP TS36.211协议(以下简称协议)，存在504个唯一的物理层小区标识 (physical-layer cell identity，PCI)。物理层小区标识被分为168个唯一的物理层小区标识组，每组包含三个唯一标识。这种分组使得每个物理层小区标识是且仅是一个物理层小区标识组的一部分。因此用一个代表物理层小区标识组的、范围在0到167之间的数字和一个代表该物理层小区标识组内的物理层标识的、范围在0到2之间的数字能够唯一地定义物理层小区标识

在ICS阶段中，由于没有这个时刻的符号定时信息，因此检测PSS只能通过时域相关。使用与3个相对应的PSS的三种时域向量模板来与接收到的信号分别进行相关。该相关在特定范围内滑动以决定PSS定时以及在所检测到的PSS中使用了哪个

发明内容

然而，在现有技术的这种实现中，计算复杂度较高，并且需要单独使用一个时域相关器，从而占据较大的芯片面积。

为此，本文中提出了一种PSS相关器架构，这种PSS相关器架构与SSS检测器共享一个公共的快速傅里叶变换(fast Fourier transform，FFT)单元，这可以降低设计复杂度并节省芯片面积。另外，利用大小为128的FFT单元来实现PSS相关，这能够降低计算复杂度。此外，由于既能够支持全相关又能够支持部分相关(2部分)，所以这种PSS相关器的频率误差容忍度更高。

根据本发明的实施方式，提供了一种主同步信号PSS相关器，包括：初始相关单元，利用快速傅里叶变换FFT单元通过输入数据计算PSS全相关的相关值。

优选地，在所述的PSS相关器中，还包括：归一化单元，通过输入数据计算所述相关值的归一化因子并且利用归一化因子对所述相关值进行归一化以生成归一化的相关值。

优选地，在所述的PSS相关器中，还包括：频率偏差计算单元，根据所述相关值计算PSS的频率偏差。

根据本发明的实施方式，还提供了一种主同步信号PSS相关器，包括：初始相关单元，利用快速傅里叶变换FFT单元通过输入数据循环计算PSS部分相关的N个相关值，其中N为大于或等于2的整数，对应于部分相关的部分的数目；N-1个相关值缓冲器，分别缓冲存储计算出的所述N个相关值中的前N-1个相关值；以及总相关值计算单元，利用缓冲存储在所述N-1个相关值缓冲器中的所述前N-1个相关值以及计算出的第N个相关值计算总相关值。

优选地，在所述的PSS相关器中，还包括：归一化单元，通过所述输入数据计算所述N个相关值的归一化因子并且利用所述归一化因子对所述N个相关值进行归一化以生成归一化的相关值。

优选地，在所述的PSS相关器中，还包括：取最大值单元，对所述归一化的相关值取最大值以生成最大相关值。

优选地，在所述的PSS相关器中，还包括：比较器，比较所述最大相关值与预定阈值以确定PSS的相关度。

优选地，在所述的PSS相关器中，还包括：寄存器，寄存所述预定阈值。

优选地，在所述的PSS相关器中，还包括：直流分量消除DCC单元，消除所述输入数据中的直流分量。

优选地，在所述的PSS相关器中，还包括：频率偏差计算单元，根据所述N个相关值计算PSS的频率偏差。

根据本发明的实施方式，还提供了一种主同步信号PSS相关方法，包括：利用快速傅里叶变换FFT单元通过输入数据计算PSS全相关的相关值。

优选地，在所述的PSS相关器方法中，还包括：通过所述输入数据计算所述相关值的归一化因子并且利用所述归一化因子对所述相关值进行归一化以生成归一化的相关值。

优选地，在所述的PSS相关器方法中，还包括：根据所述相关值计算PSS的频率偏差。

根据本发明的实施方式，还提供了一种主同步信号PSS相关方法，包括：利用快速傅里叶变换FFT单元通过输入数据循环计算PSS部分相关的N个相关值，其中N为大于或等于2的整数，对应于部分相关的部分的数目；在N-1个相关值缓冲器中分别缓冲存储计算出的所述N个相关值中的前N-1个相关值；以及利用缓冲存储在所述N-1个相关值缓冲器中的所述前N-1个相关值以及计算出的第N个相关值计算总相关值。

优选地，在所述的PSS相关器方法中，还包括：通过所述输入数据计算所述N个相关值的归一化因子并且利用所述归一化因子对所述N个相关值进行归一化以生成归一化的相关值。

优选地，在所述的PSS相关器方法中，还包括：对所述归一化的相关值取最大值以生成最大相关值。

优选地，在所述的PSS相关器方法中，还包括：比较所述最大相关值与预定阈值以确定PSS的相关度。

优选地，在所述的PSS相关器方法中，还包括：消除所述输入数据中的直流分量。

优选地，在所述的PSS相关器方法中，还包括：根据所述N个相关值计算PSS的频率偏差。

附图说明

结合附图并参考以下详细说明，本发明各实施方式的特征、优点及其他方面将变得更加明显，在此以示例性而非限制性的方式示出了本发明的若干实施方式。在附图中：

图1示出了根据本发明的实施方式的ICS模块的架构；

图2示出了根据本发明的实施方式的R1和R2的相关计算时序；

图3示出了根据本发明的实施方式的PSS相关器的实现结构；

图4示出了根据本发明的实施方式的PSS相关方法的流程图；以及

图5示出了适于用来实践本发明实施方式的移动终端500的示意性框图。

具体实施方式

以下参考附图详细描述本发明的各个示例性实施方式。应当注意，根据以下描述可以容易地认识到在此公开的结构和方法的备选实施方式并将它们用作在不背离本发明的原理和精神的前提下可以使用的可行实施方式。

应当理解，给出这些示例性实施方式仅仅是为了使本领域技术人员能够更好地理解进而实现本发明，而并非以任何方式限制本发明的范围。

在进行ICS时，需要使用ICS模块，ICS模块的输入信号速率是1.92M采样/秒，并且相关长度是128。对同步序列进行相关的传统做法是进行时域相关，其中在时域中与长度为128的采样点进行模板和对应的相关。假设s_i(k)是协议规定的PSS的三种时域向量模板，其中i＝0，1，2；k＝0，1，2，...，127，代表长度为128的模板长度的每个采样点。其中r(n)是接收到的信号。参照以下示出的方程(1)和(2)，其分别为在全相关和部分相关时计算接收信号的相关值(R1、R2)的方程。其中，本发明的实施例中将以两部分相关进行示例性描述，因此在方程中引入了两个相关值R1和R2。其中为了简单起见，将关于全相关的方程(1)也写为了R1和R2两个相关值的形式，但在实际使用中，可以将R1和R2合并，而仅将叠加的总次数相加即可。传统的时域相关方程仅包括方程(1)和(2)的分子部分，我们为传统的时域相关方程添加了方程(1)和(2)中的分母部分以进行归一化，其中完整的方程(1)和(2)如下所示：

全相关：

部分相关：

其中，在上面的方程中，

其中，n标识第n个相关值，而r(n)是指第n个相关的输出值。例如，第一个值(n＝0时)为R为R(0)，其中r(0)利用了r(0)到r(63)，因为此时n固定为0。

应当理解，虽然在本发明的实施方式中将以两部分相关进行描述，但本发明可以被容易地应用于多部分相关，而仅需增加R的数目。

参见图1，其示出了根据本发明的实施方式的ICS模块的架构。其中，该架构主要包括小区搜索硬件和小区搜索软件。在小区搜索硬件中，主要包括PSS检测器硬件和SSS检测器硬件，而在PSS检测器硬件中，包括PSS相关器和PSS候选选择器。如图1中所示，小区搜索软件分别向PSS检测器硬件和SSS检测器硬件提供使能信号en和参数param，而PSS检测器硬件和SSS检测器硬件分别向小区搜索软件提供中断信号int和输出out，其中，由PSS检测器硬件向小区搜索软件提供的输出out实际上是PSS检测器硬件中的PSS候选选择器提供的输出。本发明的实施方式主要涉及PSS检测器硬件，尤其是其中的PSS相关器。

FFT单元重用

如图1中所示，在SSS检测器硬件中包括FFT单元(或FFT模块)。实际上，该FFT单元在物理上无需位于SSS检测器硬件中，如此绘出仅用于说明传统上该FFT单元仅由SSS检测器硬件使用，从ICS模块架构的整体角度来说，该FFT单元是位于集成电路(IC)中的ICS模块中的独立的通用单元，可以通过连线连接到SSS检测器硬件或者PSS检测器硬件。

FFT单元主要用于进行时频域转换的操作，由于SSS检测器硬件是在频域中进行操作，因此其使用FFT单元，从而使得在ICS模块架构中具有FFT单元。该FFT单元可被重用来实现PSS相关，由于PSS检测器硬件和SSS检测器硬件不会同时运行，因此在本发明的实施方式中，将原本由SSS检测器硬件单独使用的FFT单元用做公共FFT单元，用频域处理的方式实现PSS时域相关，相当于由PSS检测器硬件和SSS检测器硬件共享该FFT单元。这可以降低设计的复杂度并节省一个传统的长度为128的时域相关器区域。

抗频率偏差

在进行小区搜索时，存在频率偏差的问题。即，在进行ICS时，由于UE的晶振期间的精确度和稳定性有限，使得UE在频点上不能与基站完全对齐，从而导致存在频率偏差，因此，在搜索网络时，需要纠正频率偏差。然而，在进行ICS时UE并没有关于频率偏差的信息，同时，在进行ICS时，首先进行的就是PSS相关，这就要求UE必须在存在频率偏差的情况下仍然可以成功搜索到PSS。当在存在频率偏差的情况下进行相关时，成功搜索到PSS的几率越大，就可以说相关的抗频率偏差能力越强。

众所周知，部分相关的抗频率偏差能力比全相关要高。因此，在传统的相关操作时也会采取部分相关。然而，传统的全相关和部分相关需要使用时域相关器而不是使用FFT进行。为了使根据本发明的实施方式的PSS相关器能够拥有更好的抗频率偏差能力，根据本发明的PSS相关器能够同时支持全相关和部分相关功能。特别地，根据本发明的实施方式的PSS相关器利用FFT单元实现全相关和部分相关功能。

对于全相关，由于FFT单元的大小可以被设计为2^N，即其大小可以为128(即2⁷)、256(即2⁸)等等，并且按照协议，模板的长度恰好为128，因此可以简单地应用大小为128的FFT单元实现如公式(1)中示出的全相关的功能。其中，大小恰好为128的FFT单元由于正好匹配模板的长度从而最为节省面积而作为本发明的优选实施方式。此外，由于FFT本身的含义即为时域循环相关，因此当FFT的单元的大小为128时可以相对简单地用于实现全相关功能。全相关实现公式为：

Y_i＝IFFT{FFT(rx)·D_i}

其中，rx1＝[r(0)，r(1)，...，r(127)]，

D_i(n)＝[0，d_u(32)～d_u(62)，zeros(1，65)，d_u(1)～d_u(31)]，n＝0～127。序列d_u的定义见协议36.211的章节6.11.1.1.

对于部分相关，当FFT的单元大小为128时，其用于实现全相关很简单直接，而无法直接得到部分相关的中间值R1和R2(以两段相关为例)。因此，在本发明的实施方式中，对本地同步码模板进行拆分并且进行多次FFT，从而实现如公式(2)中示出的部分相关的功能。因此，根据本发明的实施方式的利用FFT的PSS相关器能够同时支持全相关功能和部分相关功能(2*64)作为两种不同的相关模式。而这两种相关模式可以通过数字信号处理器(digital signal processor，DSP)灵活地进行设置。

相关过程描述

以下通过描述根据本发明的实施方式来说明如何通过FFT和快速傅里叶逆变换(inverse fast Fourier transform，IFFT)操作来实现全相关和部分相关。

参照图3，其示出了根据本发明的实施方式的PSS相关器的实现结构。

在如图3中所示的PSS相关器进行操作时，ICS软件向PSS相关器发出使能信号enable并且提供参数Param到PSS相关器的寄存器Reg中。

从接收机的数字前端发出的数据准备好(data ready)信号通知PSS相关器开始接收数据。而后，ICS缓冲器从接收天线接收作为输入数据的基带信号。

ICS缓冲器将接收到的输入数据传送给直流分量消除(DCC)单元，DCC单元预统计直流分量、从输入数据中减去直流分量，并将处理后的数据传送给初始相关单元和用于计算归一化因子的归一化因子计算单元(Cal1/E)。其中，与参照图1所描述的内容类似，在初始相关单元中绘出FFT是指初始相关单元需要使用FFT单元，而并不是指FFT单元在物理上位于初始相关单元中。

根据本发明的实施方式的PSS相关器实现了部分相关中的两段相关。参见图3，其中初始相关单元上面的d1[128]和d2[128]缓冲器中存储的内容是将协议规定的长度为128的模板拆分成d1和d2序列，并将d1和d2序列经过FFT变换到频域中的值，即128FFT(d1)和128FFT(d2)，参见如下所示的公式(3)和(4)。

根据本发明的实施方式，可以如下计算计算R1_i(n)和R2_i(n)，其中n＝0，1，2，...，63。

其中，R1_i(n)＝Y1_i(n)，n＝0，1，...，63，

Y1_i＝IFFT{FFT(rx1)·FFT(d1_i)} (3)

其中，rx1＝[r(0)，r(1)，...，r(127)]，

并且，Y2_i＝IFFT{FFT(rx2)·FFT(d2_i)} (4)

其中，

rx2＝[r(64)，r(65)，...，r(191)]，

其中，以上描述的s序列是协议的章节6.11.1.1中规定的频域模板d_u(n)的变换形式。变换公式为：

S_i(n)＝ifft([0，d_u(32)～d_u(62)，zeros(1，65)，d_u(1)～d_u(31)])，n＝0～127

变换以后s(0)至s(127)为相关模板。如上所述的d1和d2实际上是由本发明的实施方式中使用的s序列变换而来，其中将s分为两半并且在拆分之后的序列中补入了多个0，其中d1和d2分别利用了s序列的前半和后半部分，在进行拆分并形成了d1和d2之后，可以利用FFT单元实现两段相关，否则FFT单元将无法直接实现两段相关。

应当理解，d1[128]和d2[128]的引入是为了实现部分(两部分)相关，当仅需要进行全相关操作时，可以无需引入d1[128]和d2[128]。同时，当进行多部分(N部分)相关时，也应相应地将协议中的s序列拆分为变换之后的d1[128]、d2[128]......dN[128]。

与传统的相关计算相比，传统的相关计算是针对每一个采样点都需要进行128次乘加。而当采用了FFT单元之后，由FFT进行批量处理，如果是全相关的话，可以一次计算出128个采样点的值，如果是部分(两部分)相关，则可以每次计算出64个采样点的值。

在由初始相关单元计算出R1或R2的过程中，初始相关单元会选择计算输出R1还是R2。其中，当计算输出R1时，输出的R1先进入R1缓冲器[64]，其中上标N代表天线的数目。在本发明的实施方式中支持两天线。由于协议中规定了三种模板，因此需要将两天线、3模板一共6个R1的64个值全部存储在R1缓冲器[64]中，而后再计算输出R2。其中，计算输出的R1在经过R1缓冲器[64]缓冲之后传送到归一化单元和频率偏差计算单元(R1R2*单元)，而计算输出的R2直接传送到归一化单元和R1R2*单元。

如上所述，当进行部分相关时，由于FFT单元一次计算出64个采样点的值，因此当先计算R1并存储在R1缓冲器[64]中时将会存储64个数据，而后再进行R2的计算输出。

继续前述，当DCC单元将处理后的数据传送给Cal1/E之后，Cal1/E计算1/E(包括1/E1和1/E2)，即如上所述的公式(1)和(2)的分母部分，并将其传送给归一化单元，以用于进行归一化处理。

根据本发明的实施方式，在计算R1_i、R2_i时，可以同时计算E1和E2。当准备好所有这些值之后，可以通过方程(1)或(2)来得到部分相关值或全相关值。

根据本发明的实施方式，在R1R2*单元接收到来自R1缓冲器[64]的R1和直接来自初始相关单元的R2之后，其对R1和R2进行共轭相乘，以用于计算频率偏差值(R1R2*值)以供软件来使用该值估计频率偏差。其中，由R1R2*单元输出的频率偏差值经过加法器传送到频率偏差信息缓冲器(R1R2*缓冲器)。在本发明的实施方式中引入加法器是为了支持多帧合并，即，每一次的对应位置的频率偏差值需要与原来的历史值相加。例如，在进行PSS相关时，PSS每5毫秒出现一次，而搜索的过程会持续多个5毫秒，在进行PSS相关时，需要对每次的对应位置的值进行相加，即，对由PSS相关器连续搜索的、对多个5毫秒间隔的PSS进行相关之后得到的相关值进行叠加，所得的结果可供PSS相关器识别以及获得帧同步的信息(即每个5毫秒是从哪个采样点开始的)。而后，当由SSS检测器识别出之后，则可以利用这两个值得到小区的PCI以用于识别小区。其中，根据本发明的实施方式，对R1R2*值的计算可以与归一化同时进行。

应当理解，对R1R2*值的计算及其相应部件都是可选的，当无需利用R1R2*值时，可以不进行R1R2*值的计算并且可以在PSS相关器中没有相应的部件。

应当理解，当进行多部分相关时，对于N个相关值，需要有N-1个相关值缓冲器来缓冲存储前N-1个相关值。当得到第N个(最后一个)相关值后，可以取出缓冲存储在前N-1个相关值相关值中的N-1个相关值，与最后一个相关值一起进行后续操作。

当成功搜索到了小区之后，UE可以进入连接态，而后继续搜索广播信息、建立链接、通话。此后仍需定时进行测量，期间仍需调取PSS相关器，从而定时更新测量小区的定时信息。

应当理解，图3中对PSS相关器的绘示仅仅是示例性的，PSS相关器的核心部件是初始相关单元，其核心操作是输出相关值。因此，如DCC单元等部件可以无需划分在PSS相关器中，而不会影响根据本发明的实施方式的PSS相关器的正常运作。

参照图2，其示出了根据本发明的实施方式的R1和R2的相关计算时序。如图2中所示，初始相关单元首先利用前128个输入数据(第一块的64个和第二块的64个)计算R1(R1(0)～R1(63))，而后将计算出的R1存储在R1缓冲器[64]中。而后，在错开64个输入数据之后，初始相关单元利用第65-192个输入数据(第二块的64个和第三块的64个)计算R2(R2(0)～R2(63))。而后，用计算出的R1和R2加上由Cal1/E计算出的1/E，即可以计算出R(0)～R(63)。其中，对1/E的计算需要计算64次，但对R的计算可以一次性地计算出。其中，由于计算出的R1已经存储在R1缓冲器[64]中，因此可以在计算出一个R2后即与R1缓冲器[64]中的对应R1一起进行后续的归一化操作。而后，由于在计算中使用了新计算出的R2和存储在R1缓冲器[64]中的R1，因此需要先利用第65-192个输入数据(第二块的64个和第三块的64个)计算出R1(R1(64)～R1(127))并再次存储在R1缓冲器[64]中，而后利用第129-256个输入数据(第三块的64个和第四块的64个)计算出R2(R2(64)～R2(127))并以此类推。其中，需要将R1缓冲器[64]中的所有R1全部用于进行归一化运算之后再由初始相关单元进行R1的计算，因为需要将R1缓冲器[64]中全部用完之后再进行写入操作。其中，控制器按照硬件中的既定顺序来选择依次计算出R1和R2。

从上面的描述中可以看出，当已输入了r(0)～r(127)时，可以计算出R1(0～63)，当已输入了r(64)～r(191)时，可以计算出R2(0～63)。同时，还可以通过输入r(64)～r(191)来计算出R1(64～127)。

这表示，当最前面的128个输入采样值到来时，可以开始进行FFT运算。之后，每当有64个新的输入采样到来时，FFT单元将使用最近的128个输入采样通过在(3)和(4)中描述的操作来计算R1和R2。相关计算时序如图2中所示。

在由归一化单元进行了归一化操作之后，其结果被传送到取最大值(Get Max)单元，其中对归一化的结果取最大值，并将所取的最大值传送到加法器中以进行与如上所述的R1R2*值类似的多帧相加，并将多帧相加的结果存储在相关值输出缓冲器(CorrOutBuff)中。

根据本发明的实施方式，存储在R1R2*缓冲器和相关值输出缓冲器中的数据可以由如图1中所述的候选选择器进行读取以进行后续操作。其中，如图1中所示，PSS相关器右侧有两个箭头指向候选选择器，其中一个箭头表示提示候选选择器进行读取操作，而另一个箭头表示由候选选择器读取数据。

存储在相关值输出缓冲器中的最后得到的相关值也被传送到比较器(comp)，以与存储在寄存器(Reg)中的绝对门限阈值(absThr)进行比较。如图3中所示，ICS软件不仅向PSS相关器发出使能信号Enable和接收中断信号Int，也会向PSS相关器中的寄存器中存储参数列表，而参数列表内容可以包括绝对门限阈值等。其中，由于相关值越高说明和同步序列的匹配度越大、相关性越大，因此最大的相关值说明此时找到同步码的可能性最大，而越低则说明相关性越小。由于此时正在进行ICS，没有任何定时信息，不知道PSS信号在什么位置，因此每个最大相关值都要与绝对门限阈值进行比较。如果没有一个最大相关值能够大于阈值，则在Reg中的输出寄存器中写入fail，并且向ICS软件发出失败中断或由ICS软件主动读出失败指示符(Fail_Inc)。

根据本发明的实施方式，ICS软件主要用于对ICS硬件进行调取、读出结果、处理中断、定时测量、决定何时再次调取模块等操作。

利用本发明，实现了较低的计算复杂度。从上面的相关过程描述中，我们可以看出，FFT相关和传统相关之间的不同之处主要在于R1_i和R2_i的计算方法，而E1和E2的计算无论是否利用FFT都是相同的。因此我们只需要比较R1_i和R2_i的计算复杂度。

对于FFT方法，为了得到R1_i(n)和R2_i(n)，需要进行2次FFT和2次IFFT。计算复杂度为：

(乘法复杂度)

对于传统的相关方法，为了得到R1_i(n)和R2_i(n)，计算复杂度为：

64+64＝128(乘法复杂度)

显然FFT相关方法降低了计算复杂度。

综上所述，在本发明的实施方式中，这种PSS相关器结构与SSS检测器共享一个公共的FFT单元，这可以降低设计复杂度并节省芯片面积。另外，利用大小为128的FFT单元来实现PSS相关，这能够降低计算复杂度。此外，由于既能够支持全相关又能够支持部分相关(2部分)，所以这种PSS相关器的频率误差容忍度更高。

参照图4，其示出了根据本发明的实施方式的PSS相关方法400的流程图。其中，方法400是利用参照图3描述的根据本发明的实施方式的PSS相关器的实现结构而实现的，每个步骤的具体操作已经参照图3进行了描述。因此，方法400的步骤可以是简化的步骤，而对步骤的详细说明已经参照图3予以给出。

方法400包括以下步骤：

步骤S101，利用DCC单元消除输入数据中的直流分量。当所进行的相关为全相关时，进入步骤S102；当所进行的相关为部分相关时，进入步骤S102’。

步骤S102，利用快速傅里叶变换FFT单元通过消除了直流分量的输入数据计算PSS全相关的相关值。

步骤S103，通过消除了直流分量的输入数据计算相关值的归一化因子并且利用归一化因子对相关值进行归一化以生成归一化的相关值。

步骤S104，根据相关值计算PSS的频率偏差。

步骤S105，对归一化的相关值取最大值以生成最大相关值。

步骤S106，比较最大相关值与预定阈值以确定PSS的相关度。其中预定阈值寄存在寄存器中。

步骤S102’，利用快速傅里叶变换FFT单元通过消除了直流分量的输入数据循环计算PSS部分相关的N个相关值，其中N为大于或等于2的整数，对应于部分相关的部分的数目。

步骤S103’，在N-1个相关值缓冲器中分别缓冲存储计算出的N个相关值中的前N-1个相关值。

步骤S104’，利用缓冲存储在N-1个相关值缓冲器中的前N-1个相关值以及计算出的第N个相关值计算总相关值，或通过消除了直流分量的输入数据计算N个相关值的归一化因子并且利用归一化因子对N个相关值进行归一化以生成归一化的相关值。

步骤S105’，根据N个相关值计算PSS的频率偏差。

步骤S106’，对归一化的相关值取最大值以生成最大相关值。

步骤S107’，比较最大相关值与预定阈值以确定PSS的相关度。其中预定阈值寄存在寄存器中。

以上参照图4描述了根据本发明的实施方式的PSS相关方法400。应当理解，尽管按照特定顺序描述了该方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

下面参照图5，其示出了适于用来实践本发明实施方式的移动终端500的示意性框图。在图5所示的示例中，移动终端500是一个具有无线通信能力的移动设备。然而，可以理解，这仅仅是示例性而非限制性的。其他类型的移动终端也可以容易地采用本发明的实施方式，诸如便携式数字助理(PDA)、寻呼机、移动计算机、移动电视、游戏设备、膝上型计算机、照相机、录像机、GPS设备以及其他类型的语音和文本通信系统。固定式移动终端同样可以容易地使用本发明的实施方式。

移动终端500包括一个或天线512，其可操作地与发射机514和接收机516进行通信。移动终端500还包括处理器512或者其他处理元件，其分别提供去往发射机514的信号和接收来自接收机516的信号。信号包括按照适当蜂窝系统的空中接口标准的信令信息，并且还包括用户语音、接收的数据和/或用户生成的数据。在此方面，移动终端500能够利用一个或多个空中接口标准、通信协议、调制类型以及接入类型来进行操作。作为示范，移动终端500能够根据多个第一代、第二代、第三代和/或第四代通信协议等中的任何协议来进行操作。例如，移动终端500可以能够按照第二代(G)无线通信协议IS-136(TDMA)、GSM和IS-95(CDMA)来进行操作，或者按照诸如UMTS、CDMA2000、WCDMA和TD-SCDMA的第三代(G)无线通信协议来进行操作，或者按照第四代(4G)无线通信协议和/或类似协议进行操作。

可以理解，处理器512包括实现移动终端500的功能所需的电路。例如，处理器512可以包括数字信号处理器设备、微处理器设备、各种模数转换器、数模转换器和其他支持电路。移动终端500的控制和信号处理功能按照这些设备各自的能力在其间分配。处理器512由此还可以包括在调制和传输之前对消息和数据进行卷积编码和交织的功能。处理器512还可以另外包括内部语音编码器，并且可以包括内部数据调制解调器。此外，处理器512可以包括对可以存储在存储器中的一个或多个软件程序进行操作的功能。例如，处理器512可以能够操作连接程序，诸如传统的Web浏览器。连接程序继而可以允许移动终端500例如按照无线应用协议(WAP)、超文本传输协议(HTTP)等来发射和接收Web内容(诸如基于位置的内容和/或其他web页面内容)。

移动终端500还可以包括用户接口，其例如可以包括耳机或者扬声器524、振铃器522、麦克风526、显示屏528以及输入接口531，所有这些设备都耦合至处理器512。移动终端500可以包括小键盘530。小键盘530可以包括传统的数字键(0-9)和相关键(#、*)，以及用于操作移动终端500的其他键。备选地，小键盘530可以包括传统的QWERTY小键盘布置。小键盘530还可以包括与功能相关联的各种软键。移动终端500还可以包括相机模块536，用于捕获静态和/或动态图像。

特别地，显示屏528可以包括触摸式屏幕和/或邻近式屏幕，用户可以通过直接操作屏幕而操作移动终端500。此时，显示屏528同时充当输入设备和输出设备二者。在这样的实施方式中，输入接口531可以配置用于接收用户通过例如普通的笔、专用触笔和/或手指在显示屏528上提供的输入，包括指点输入和手势输入。处理器512可配置用于检测此类输入，并且识别出用户的手势。

此外，移动终端500可以包括诸如操纵杆的接口设备或者其他用于输入接口。移动终端500还包括电池534，诸如振动电池组，用于为操作移动终端500所需的各种电路供电，以及可选地提供机械振动作为可检测输出。

移动终端500可以进一步包括用户标识模块(UIM)538。UIM538通常是具有内置处理器的存储器设备。UIM538例如可以包括订户标识模块(SIM)、通用集成电路卡(UICC)、通用订户标识模块(USIM)、可移动用户标识模块(R-UIM)等。UIM538通常存储与移动订户相关的信元。

移动终端500还可以具有存储器。例如，移动终端500可以包括易失性存储器540，例如包括用于数据临时存储的高速缓存区域的易失性随机存取存储器(RAM)。移动终端500还可以包括其他非易失性存储器542，其可以是嵌入式的和/或可移动的。非易失性存储器542可以附加地或者可选地包括例如EEPROM和闪存等。存储器可以存储移动终端500所使用的多个信息片段和数据中的任意项，以实现移动终端500的功能。例如，存储器540和542可以配置用于存储用于实现上文结合图4描述的方法400的计算机程序指令。

应当理解，图5所述的结构框图仅仅为了示例的目的而示出的，而不是对本发明范围的限制。在某些情况下，可以根据具体情况而增加或者减少某些设备。

虽然已经参考若干具体实施方式描述了本发明，但是应该理解，本发明并不限于所公开的具体实施方式。本发明旨在涵盖在所附权利要求的精神和范围内所包括的各种修改和等同布置。所附权利要求的范围符合最宽泛的解释，从而包含所有这样的修改及等同结构和功能。

Claims

1.一种主同步信号PSS相关器，包括：

初始相关单元，利用快速傅里叶变换FFT单元通过输入数据计算PSS全相关的相关值，其中所述快速傅里叶变换FFT单元实现快速傅里叶变换操作和快速傅里叶逆变换操作两者，所述快速傅里叶变换FFT单元由所述主同步信号PSS相关器与辅同步信号SSS检测器共享。

2.根据权利要求1所述的PSS相关器，还包括：

归一化单元，通过所述输入数据计算所述相关值的归一化因子并且利用所述归一化因子对所述相关值进行归一化以生成归一化的相关值。

3.根据权利要求1或2所述的PSS相关器，还包括：

频率偏差计算单元，根据所述相关值计算PSS的频率偏差。

4.一种主同步信号PSS相关器，包括：

初始相关单元，利用快速傅里叶变换FFT单元通过输入数据循环计算PSS部分相关的N个相关值，其中N为大于或等于2的整数，对应于部分相关的部分的数目，其中所述快速傅里叶变换FFT单元实现快速傅里叶变换操作和快速傅里叶逆变换操作两者，所述快速傅里叶变换FFT单元由所述主同步信号PSS相关器与辅同步信号SSS检测器共享；

N-1个相关值缓冲器，分别缓冲存储计算出的所述N个相关值中的前N-1个相关值；以及

总相关值计算单元，利用缓冲存储在所述N-1个相关值缓冲器中的所述前N-1个相关值以及计算出的第N个相关值计算总相关值。

5.根据权利要求4所述的PSS相关器，还包括：

归一化单元，通过所述输入数据计算所述N个相关值的归一化因子并且利用所述归一化因子对所述N个相关值进行归一化以生成归一化的相关值。

6.根据权利要求5所述的PSS相关器，还包括：

取最大值单元，对所述归一化的相关值取最大值以生成最大相关值。

7.根据权利要求6所述的PSS相关器，还包括：

比较器，比较所述最大相关值与预定阈值以确定PSS的相关度。

8.根据权利要求7所述的PSS相关器，还包括：

寄存器，寄存所述预定阈值。

9.根据权利要求4所述的PSS相关器，还包括：

直流分量消除DCC单元，消除所述输入数据中的直流分量。

10.根据权利要求4至9中任一权利要求所述的PSS相关器，还包括：

频率偏差计算单元，根据所述N个相关值计算PSS的频率偏差。

11.一种主同步信号PSS相关方法，包括：

利用快速傅里叶变换FFT单元通过输入数据计算PSS全相关的相关值，其中所述快速傅里叶变换FFT单元实现快速傅里叶变换操作和快速傅里叶逆变换操作两者，所述快速傅里叶变换FFT单元由主同步信号PSS相关器与辅同步信号SSS检测器共享。

12.根据权利要求11所述的PSS相关方法，还包括：

通过所述输入数据计算所述相关值的归一化因子并且利用所述归一化因子对所述相关值进行归一化以生成归一化的相关值。

13.根据权利要求11或12所述的PSS相关方法，还包括：

根据所述相关值计算PSS的频率偏差。

14.一种主同步信号PSS相关方法，包括：

利用快速傅里叶变换FFT单元通过输入数据循环计算PSS部分相关的N个相关值，其中N为大于或等于2的整数，对应于部分相关的部分的数目，其中所述快速傅里叶变换FFT单元实现快速傅里叶变换操作和快速傅里叶逆变换操作两者，所述快速傅里叶变换FFT单元由主同步信号PSS相关器与辅同步信号SSS检测器共享；

在N-1个相关值缓冲器中分别缓冲存储计算出的所述N个相关值中的前N-1个相关值；以及

利用缓冲存储在所述N-1个相关值缓冲器中的所述前N-1个相关值以及计算出的第N个相关值计算总相关值。

15.根据权利要求14所述的PSS相关方法，还包括：

通过所述输入数据计算所述N个相关值的归一化因子并且利用所述归一化因子对所述N个相关值进行归一化以生成归一化的相关值。

16.根据权利要求15所述的PSS相关方法，还包括：

对所述归一化的相关值取最大值以生成最大相关值。

17.根据权利要求16所述的PSS相关方法，还包括：

比较所述最大相关值与预定阈值以确定PSS的相关度。

18.根据权利要求14所述的PSS相关方法，还包括：

消除所述输入数据中的直流分量。

19.根据权利要求14至18中任一权利要求所述的PSS相关方法，还包括：

根据所述N个相关值计算PSS的频率偏差。