CN103379357B - 图像处理装置 - Google Patents

图像处理装置 Download PDF

Info

Publication number
CN103379357B
CN103379357B CN201210127408.6A CN201210127408A CN103379357B CN 103379357 B CN103379357 B CN 103379357B CN 201210127408 A CN201210127408 A CN 201210127408A CN 103379357 B CN103379357 B CN 103379357B
Authority
CN
China
Prior art keywords
unit
view
sampling
full resolution
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210127408.6A
Other languages
English (en)
Other versions
CN103379357A (zh
Inventor
姜建德
汪淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN201210127408.6A priority Critical patent/CN103379357B/zh
Priority to US13/742,880 priority patent/US9058791B2/en
Publication of CN103379357A publication Critical patent/CN103379357A/zh
Application granted granted Critical
Publication of CN103379357B publication Critical patent/CN103379357B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems

Abstract

图像处理装置，包括：一图像处理单元，接收一全解析度三维输入图像并输出一半解析度三维图像至一存储器；一过驱动单元，耦接至该图像处理单元与该存储器，根据暂存于该存储器内的一前一个半解析度三维图像来过驱动由该图像处理单元所输出的一目前半解析度三维图像；以及一上采样单元，选择性耦接至该过驱动单元，对该过驱动单元所输出的一过驱动后半解析度三维图像进行上采样，以输出一全解析度三维输出图像。

Description

图像处理装置
技术领域
本揭露涉及一种图像处理装置与其图像处理方法。
背景技术
目前，三维(3D)显示器(如电视、计算机屏幕等)已逐渐普及。3D显示器不仅仅可以显示3D内容，还可以显示2D内容。以目前而言，3D图像格式比如包括左右并排(SBS，Side-by-Side)、上下并排(TB，Top-and-Bottom)、棋盘式格式(Checkerboard)与水平交错格式(LineInterleaved)。
在SBS图像中，左眼图像与右眼图像乃是左右并排在一起。左眼图像与右眼图像在水平方向都为半解析度但左眼图像与右眼图像在垂直方向为全解析度。左眼图像与右眼图像合起来为正常解析度。如果解析度为1920x1080的原始图像，在SBS3D图像中，左眼图像与右眼图像的解析度都为960x1080。
TB3D图像中，左眼图像与右眼图像在垂直方向为半解析度，但左眼图像与右眼图像在水平方向为全解析度。左眼图像与右眼图像合起来为正常解析度。如果解析度为1920x1080的原始图像，在TB3D图像中，左眼图像与右眼图像的解析度都为1920x540。
在棋盘式格式中，左眼图像和右眼图像被交错，即中间像素属于左眼图像，而其相邻4个像素则属于右眼图像。故而，在棋盘式格式中，左眼图像和右眼图像都为半解析度。
在水平交错格式中，左眼图像与右眼图像乃是逐行存在同一个画面里。比如，奇数行数据属于左眼图像，而偶数行数据则属于右眼图像。所以，左眼图像与右眼图像也是半解析度。
所以为了支持快门式3D显示(shuttertype3Ddisplay)，播放3D图像的帧速率(framerate，也称之为“图框率”)或数据量为播放2D图像的帧速率或数据量的2倍。故而，对于3D电视芯片内的存储器，其频宽与存储器容量必须增大(甚至可能是播放2D图像所需的2倍)来支持3D图像处理、3D图像显示。此外，功率消耗也会增加。
发明内容
本揭露实施例有关于一种图像处理装置与方法，其中，存储器的输出/输入图像为半解析度。
本揭露实施例有关于一种图像处理装置与方法，其支持快门式3D显示。为了让最后一级显示输出级的图像数据为全解析度，对半解析度3D图像数据格式进行解析度提升(upsample)，以使得最后一级显示输出级的数据能为全解析度。
本揭露实施例有关于一种图像处理装置与方法，其支持2D显示与快门式3D显示。在显示2D图像数据时，旁通解析度提升的数据处理路径或解析度下降的数据处理路径，以符合2D显示格式。
根据本揭露的一实施例，提出一种图像处理装置，包括：一图像处理单元，接收一全解析度三维输入图像并输出一半解析度三维图像至一存储器；一过驱动单元，耦接至该图像处理单元与该存储器，根据暂存于该存储器内的一前一个半解析度三维图像来过驱动由该图像处理单元所输出的一目前半解析度三维图像；以及一上采样单元，选择性耦接至该过驱动单元，对该过驱动单元所输出的一过驱动后半解析度三维图像进行上采样，以输出一全解析度三维输出图像。
根据本揭露的另一实施例，提出一种图像处理装置，包括：一图像处理单元，接收一全解析度三维输入图像并输出一半解析度三维图像至一存储器；一上采样单元群组，选择性耦接至该图像处理单元与该存储器，分别对该图像处理单元所输出的一目前半解析度三维图像与该存储器所输出的一前一个半解析度三维图像进行上采样，以得到一目前与一前一个全解析度三维图像；以及一过驱动单元，耦接至该上采样单元群组，根据该目前与该前一个全解析度三维图像，以输出一全解析度三维输出图像。
根据本揭露的又一实施例，提出一种图像处理装置，包括：一图像处理单元，接收一全解析度三维输入图像并输出一目前半解析度三维图像；一第一上采样单元，选择性耦接至该图像处理单元，对该目前半解析度三维图像上采样，以得到一目前全解析度三维图像；一过驱动单元，耦接至该第一上采样单元，输出一第一全解析度三维输出图像；一下采样单元，选择性耦接至该过驱动单元，对该第一全解析度三维输出图像进行下采样，以得到一前一个半解析度三维图像至一存储器；以及一第二上采样单元，选择性耦接至该存储器，对该前一个半解析度三维图像上采样，以得到一前一个全解析度三维图像。该过驱动单元更耦接至该第二上采样单元，根据该目前与该前一个全解析度三维图像以输出一第二全解析度三维输出图像。
根据本揭露的又一实施例，提出一种时序控制器，用于一图像处理装置，该时序控制器包括：一过驱动单元，接收一半解析度三维图像，并输出一过驱动后的半解析度三维图像；以及一上采样单元，选择性耦接至该过驱动单元，对该过驱动后的半解析度三维图像进行上采样，以输出一全解析度三维输出图像。
根据本揭露的又一实施例，提出一种时序控制器，用于一图像处理装置，该时序控制器包括：一上采样单元群组，接收一目前半解析度三维图像与一前一个半解析度三维图像进行上采样，以得到一目前与一前一个全解析度三维图像；以及一过驱动单元，耦接至该上采样单元群组，根据该目前与该前一个全解析度三维图像，以输出一全解析度三维输出图像。
根据本揭露的又一实施例，提出一种时序控制器，用于一图像处理装置，该时序控制器包括：一第一上采样单元，接收一目前半解析度三维图像来进行上采样，以得到一目前全解析度三维图像；一过驱动单元，耦接至该第一上采样单元，输出一第一全解析度三维输出图像；一下采样单元，选择性耦接至该过驱动单元，对该第一全解析度三维输出图像进行下采样，以得到一前一个半解析度三维图像至一存储器；以及一第二上采样单元，选择性耦接至该存储器，对该前一个半解析度三维图像上采样，以得到一前一个全解析度三维图像。该过驱动单元更耦接至该第二上采样单元，根据该目前与该前一个全解析度三维图像以输出一第二全解析度三维输出图像。
为了对本申请的上述及其他方面有更佳的了解，下文特举实施例，并配合附图，作详细说明如下：
附图说明
图1显示根据本申请一实施例的图像处理装置的功能方块图。
图2显示根据本申请另一实施例的图像处理装置的功能方块图。
图3显示根据本申请又一实施例的图像处理装置的功能方块图。
【主要元件符号说明】
100、200、300：图像处理装置
110、210、310：图像处理单元
120、220、320：存储器
130、230、330：过驱动单元
140、240A、240B、340A、340B：上采样单元
150、250A、350A、350A、350B、350C：切换单元
360：下采样单元
具体实施方式
3D广播(broadcasting)和大多数3D数据属于半解析度(halfresolution)，比如，左右并排(SBS，Side-by-Side)、上下并排(TB，Top-and-Bottom)、棋盘式格式(Checkerboard)与水平交错格式(LineInterleaved)等。所以在本申请数个实施例中，在数据处理过程中，存储器的输入数据与输出数据为半解析度，如此可以在不损失清晰度，不增加存储器频宽与存储器容量，不增加功率消耗的情况下，来支持全解析度3D显示(比如但不受限于，快门式3D显示)。
在支持全解析度3D显示下，最后一级显示输出级的数据乃是全解析度。故而，在本申请数个实施例中，在最后一级显示输出级的数据处理路径上进行上采样(upsample，也称之为“提升采样”)，其对半解析度的3D图像数据进行做合适计算(比如，内插(interpolation))，以将3D图像数据提升为全解析度。
现请参考图1，其显示根据本申请一实施例的图像处理装置的功能方块图。如图1所示，图像处理装置100至少包括：图像处理单元110、存储器120、过驱动(overdrive)单元130与上采样单元(upsampler)140。此外，图像处理装置100还包括切换单元150。
图像处理单元110接收输入图像IN。图像处理单元110可为系统单芯片，但不受限于此。图像处理单元110所输出的图像数据取决于输入图像IN。
如果输入图像IN为2D格式的话，则图像处理单元110亦输出2D格式的图像数据。比如，2D输入图像IN的解析度为1920*1080，其频率为50/60Hz的话，则图像处理单元110的输出图像数据的解析度也为1920*1080，其频率也为50/60Hz，且其也为2D图像格式。
如果输入图像IN为全解析度3D图像格式的话，则图像处理单元110的输出图像数据为半解析度3D图像格式。比如，输入图像IN为3DSBS或3D棋盘式格式的话，假设其解析度为1920*1080，其频率为50/60Hz的话，则图像处理单元110的3D输出图像数据的解析度降为一半(960*1080)，其频率升高为100/120Hz，且其左眼图像与右眼图像为交错(亦即，一个帧(图框)为左眼图像，下一个帧(图框)为右眼图像)。
或者是，比如，输入图像IN为3DTB或3D水平交错格式的话，假设其解析度为1920*1080，其频率为50/60Hz的话，则图像处理单元110的3D输出图像数据的解析度降为一半(1920*540)，其频率升高为100/120Hz，且其左眼图像与右眼图像为交错。
在本实施例中，以上面例子来看，在处理2D图像时，图像处理单元110的输出数据的时钟频率为148.5MHz＝(1920+280)*(1080+45)*60Hz＝2200*1125*60Hz，其中，280是水平消隐(blanking，或称之为“空白”)参数。而在处理3D图像时，图像处理单元110的输出数据的时钟频率为(1920+280)*(540+45)*120Hz＝2200*585*120＝154.44MHz。
存储器120耦接至图像处理单元110。存储器120比如但不受限于为DDR(双倍数据率，DoubleDateRate)存储器。存储器120的频宽有关于图像处理单元110的输出数据量，而存储器120的所需容量则有关于其所接收的图像数据的解析度。由上述可知，不论图像格式为2D或3D，图像处理单元110的输出数据量都是相同的。故而，在本实施例中，不论输入图像IN是2D或3D，存储器120的所需频宽原则上相差甚小。而且，存储器120用于存储3D图像数据的所需容量约为用于存储2D图像数据的所需容量的0.5倍左右(因为3D图像数据为半解析度，而2D图像数据为全解析度)。故而，由此可知，本实施例的确能有效控制存储器120在存储3D图像数据的所需频宽和/或容量。
过驱动单元130接收由图像处理单元110的输出图像数据与暂存于存储器120内的图像数据。更进一步来说，过驱动单元130根据暂存于存储器120内的前一个半解析度三维图像来过驱动由图像处理单元110所输出的目前半解析度三维图像。至于如何进行过驱动的细节在此可不赘述。此外，在本实施例中，过驱动单元130比如位于时序控制器(timingcontroller)之内，而存储器120则可位于时序控制器之内或之外，此皆在本申请精神范围内。
切换单元150介于过驱动单元130与上采样单元140之间。更进一步说，如果由过驱动单元130所输出的图像数据为3D格式的话，则切换单元150将之引导至上采样单元140。另一方面，如果由过驱动单元130所输出的图像数据为2D格式的话，则切换单元150将之引导至最后一级输出级OUT。也就是说，在本实施例中，如果图像数据为2D的话，则此2D图像数据会绕过(bypass)上采样单元140。
上采样单元140用以接收由切换单元150所传来的半解析度3D图像数据，并提升其解析度(但不改变其频率)。或者是说，上采样单元140选择性耦接至过驱动单元130；上采样单元140对过驱动单元130所输出的过驱动后半解析度三维图像进行上采样，以输出全解析度三维输出图像。更进一步说，如果切换单元150所传来的半解析度3D图像数据是3DSBS或3D棋盘式(其解析度为960*1080)的话，则上采样单元140将其解析度提升为1920*1080。另一方面，如果切换单元150所传来的半解析度3D图像数据是3DTB或3D水平交错格式(其解析度为1920*540)的话，则上采样单元140将其解析度提升为1920*1080。所以，由上采样单元140所输出的图像数据OUT的解析度为1920*1080，其频率为100/120Hz，且其左眼图像与右眼图像为交错。
现请参考图2，其显示根据本申请另一实施例的图像处理装置的功能方块图。如图2所示，图像处理装置200至少包括：图像处理单元210、存储器220、过驱动单元230与上采样单元240A与240B。此外，图像处理装置200还包括切换单元250A与250B。
在图2中，图像处理单元210、存储器220、过驱动单元230、上采样单元240A～240B与切换单元250A～250B的操作原理原则上相同或相似于图1。不过，在图1中，输入至过驱动单元130的图像数据为半解析度，但在图2中，输入至过驱动单元230的图像数据则为全解析度。
在图2中，切换单元250A介于图像处理单元210与上采样单元240A之间；而切换单元250B介于存储器220与上采样单元240B之间。更进一步说，如果由图像处理单元210所输出的图像数据为3D格式的话，则切换单元250A将之引导至上采样单元240A；以及如果由图像处理单元210所输出的图像数据为2D格式的话，则切换单元250A将之引导至过驱动单元230。相同地，如果由存储器220所输出的图像数据为3D格式的话，则切换单元250B将之引导至上采样单元240B；以及如果由存储器220所输出的图像数据为2D格式的话，则切换单元250B将之引导至过驱动单元230。也就是说，在此实施例中，如果图像数据为2D的话，则此2D图像数据会绕过上采样单元240A与240B。
同样地，不论输入图像IN是2D或3D，以上面例子来看，存储器220的频宽原则上相同。而且，存储器220用于存储3D图像数据的所需容量约为用于存储2D图像数据的所需容量的0.5倍左右。故而，由此可知，本实施例的确能有效控制存储器220在存储3D图像数据的所需频宽和/或容量。
详细地说，上采样单元240A与240B选择性耦接至图像处理单元210与存储器220，分别对图像处理单元210所输出的目前半解析度三维图像与存储器所输出的前一个半解析度三维图像进行上采样，以得到目前全解析度三维图像与前一个全解析度三维图像。
过驱动单元230耦接至上采样单元240A与240B，根据目前全解析度三维图像与前一个全解析度三维图像输出全解析度三维输出图像OUT。
现请参考图3，其显示根据本申请又一实施例的图像处理装置的功能方块图。如图3所示，图像处理装置300至少包括：图像处理单元310、存储器320、过驱动单元330、上采样单元340A与340B与下采样(也称之为“下降采样”)单元(downsampler)360。此外，图像处理装置300还包括切换单元350A～350C。下采样单元360用以将图像数据的解析度下降(比如下降为一半)但保持图像数据的频率不变。
在图3中，图像处理单元310、存储器320、过驱动单元330、上采样单元340A～340B与切换单元350A～350C的操作原理原则上相同或相似于图1。不过，在图3中，输入至过驱动单元330的图像数据为全解析度。
在图3中，切换单元350A介于图像处理单元310与上采样单元340A之间；切换单元350B介于存储器320与上采样单元340B之间；以及切换单元350C介于过驱动单元330与下采样单元360之间。
更进一步说，如果由图像处理单元310所输出的图像数据为3D格式的话，则切换单元350A将之引导至上采样单元340A；以及如果由图像处理单元310所输出的图像数据为2D格式的话，则切换单元350A将之引导至过驱动单元330。相同地，如果由存储器320所输出的图像数据为3D格式的话，则切换单元350B将之引导至上采样单元340B；以及如果由存储器320所输出的图像数据为2D格式的话，则切换单元350B将之引导至过驱动单元330。相同地，如果由过驱动单元330所输出的图像数据为3D格式的话，则切换单元350C将之引导至下采样单元360；以及如果由过驱动单元330所输出的图像数据为2D格式的话，则切换单元350C将之引导至存储器320。也就是说，在此实施例中，如果图像数据为2D的话，则此2D图像数据会绕过上采样单元340A～340B与下采样单元360。
详细地说，上采样单元340A选择性耦接至图像处理单元310，对图像处理单元310所输出的目前半解析度三维图像上采样，以得到目前全解析度三维图像。过驱动单元330耦接至第一上采样单元，输出第一全解析度三维输出图像OUT。下采样单元360，选择性耦接至过驱动单元330，对第一全解析度三维输出图像OUT进行下采样，以得到一前一个半解析度三维图像至存储器320。上采样单元340B选择性耦接至存储器320，对存储器320所输出的前一个半解析度三维图像上采样，以得到前一个全解析度三维图像，此前一个全解析度三维图像输入至过驱动单元330。过驱动单元330根据目前与该前一个全解析度三维图像以输出一第二全解析度三维输出图像。更进一步来说，过驱动单元330根据由上采样单元340B所输出的前一个全解析度三维图像来过驱动由上采样单元340A所输出的目前全解析度三维图像。至于在此所谓的「第一全解析度三维输出图像」与「第二全解析度三维输出图像」乃是指于不同时间点下的过驱动后全解析度三维输出图像。
同样地，不论输入图像IN是2D或3D，存储器320的频宽原则上相同。而且，存储器320用于存储3D图像数据的所需容量约为用于存储2D图像数据的所需容量的0.5倍左右。故而，由此可知，本实施例的确能有效控制存储器320在存储3D图像数据的所需频宽和/或容量。
由上述说明可知，在本申请上述数个实施例中，在数据处理过程中，存储器的输出/输入图像数据为半解析度，如此可以在不损失清晰度，不增加存储器频宽与存储器容量，不增加功率消耗的情况下，来支持全解析度3D显示。在最后一级显示输出级的数据处理路径上，对半解析度的3D图像数据进行上采样，以将3D图像数据提升为全解析度并输出。
此外，在上述实施例中，过驱动单元、切换单元与上采样单元也可合称为时序控制器。
综上所述，虽然本申请已以实施例公开如上，然其并非用以限定本申请。本申请所属领域技术人员，在不脱离本申请的精神和范围内，当可作各种的更动与润饰。因此，本申请的保护范围当视所附权利要求书所界定者为准。

Claims (4)

1.一种图像处理装置，包括：
一图像处理单元，接收一全解析度三维输入图像并输出一目前半解析度三维图像；
一第一上采样单元，选择性耦接至该图像处理单元，对该目前半解析度三维图像上采样，以得到一目前全解析度三维图像；
一过驱动单元，耦接至该第一上采样单元，输出一第一全解析度三维输出图像；
一下采样单元，选择性耦接至该过驱动单元，对该第一全解析度三维输出图像进行下采样，以得到一前一个半解析度三维图像至一存储器；以及
一第二上采样单元，选择性耦接至该存储器，对该前一个半解析度三维图像上采样，以得到一前一个全解析度三维图像；
其中，该过驱动单元更耦接至该第二上采样单元，根据该目前与该前一个全解析度三维图像以输出一第二全解析度三维输出图像。
2.如权利要求1所述的图像处理装置，还包括：
一切换单元群组，将一二维图像旁通该第一上采样单元、该第二上采样单元与该下采样单元。
3.一种时序控制器，用于一图像处理装置，该时序控制器包括：
一第一上采样单元，接收一目前半解析度三维图像来进行上采样，以得到一目前全解析度三维图像；
一过驱动单元，耦接至该第一上采样单元，输出一第一全解析度三维输出图像；
一下采样单元，选择性耦接至该过驱动单元，对该第一全解析度三维输出图像进行下采样，以得到一前一个半解析度三维图像至一存储器；以及
一第二上采样单元，选择性耦接至该存储器，对该前一个半解析度三维图像上采样，以得到一前一个全解析度三维图像；
其中，该过驱动单元更耦接至该第二上采样单元，根据该目前与该前一个全解析度三维图像以输出一第二全解析度三维输出图像。
4.如权利要求3所述的时序控制器，还包括：
一切换单元群组，将一二维图像旁通该第一上采样单元、该第二上采样单元与该下采样单元。
CN201210127408.6A 2012-04-26 2012-04-26 图像处理装置 Expired - Fee Related CN103379357B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210127408.6A CN103379357B (zh) 2012-04-26 2012-04-26 图像处理装置
US13/742,880 US9058791B2 (en) 2012-04-26 2013-01-16 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210127408.6A CN103379357B (zh) 2012-04-26 2012-04-26 图像处理装置

Publications (2)

Publication Number Publication Date
CN103379357A CN103379357A (zh) 2013-10-30
CN103379357B true CN103379357B (zh) 2015-12-16

Family

ID=49463841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210127408.6A Expired - Fee Related CN103379357B (zh) 2012-04-26 2012-04-26 图像处理装置

Country Status (2)

Country Link
US (1) US9058791B2 (zh)
CN (1) CN103379357B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111724292B (zh) * 2019-03-19 2024-04-05 京东方科技集团股份有限公司 图像处理方法、装置、设备以及计算机可读介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594456A (zh) * 2009-02-18 2009-12-02 逐点半导体（上海）有限公司 图像处理装置和方法
CN102280090A (zh) * 2010-06-10 2011-12-14 瀚宇彩晶股份有限公司 选择图像处理功能的装置及其操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782811B1 (ko) * 2005-02-04 2007-12-06 삼성전자주식회사 영상의 주파수 특성에 따라 포맷을 달리하는 스테레오 영상 합성 방법 및 장치와, 그 영상의 송신 및 수신 방법과, 그 영상의 재생 방법 및 장치
TWI279736B (en) 2005-03-11 2007-04-21 Himax Tech Ltd Integrated video control chipset
KR101520620B1 (ko) * 2008-08-18 2015-05-18 삼성전자주식회사 2차원/3차원 재생 모드 결정 방법 및 장치
US9055278B2 (en) 2009-01-07 2015-06-09 Dolby Laboratories Licensing Corporation Conversion, correction, and other operations related to multiplexed data sets
KR20110056837A (ko) * 2009-11-23 2011-05-31 삼성전자주식회사 3차원 영상 디스플레이 장치 및 디스플레이 방법
WO2011100735A1 (en) * 2010-02-15 2011-08-18 Thomson Licensing Apparatus and method for processing video content

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101594456A (zh) * 2009-02-18 2009-12-02 逐点半导体（上海）有限公司 图像处理装置和方法
CN102280090A (zh) * 2010-06-10 2011-12-14 瀚宇彩晶股份有限公司 选择图像处理功能的装置及其操作方法

Also Published As

Publication number Publication date
US20130286006A1 (en) 2013-10-31
CN103379357A (zh) 2013-10-30
US9058791B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
US8441527B2 (en) Three-dimensional image processing apparatus and method of controlling the same
KR102136848B1 (ko) 영상 처리 장치, 영상 처리 시스템 및 영상 처리 방법
EP1781046A1 (en) Image data display apparatus
CN103347163A (zh) 一种超高清视频图像处理和传送的系统及其方法
CN101261740B (zh) 一种图像的存储处理方法
US20110249091A1 (en) Video signal processing apparatus and video signal processing method
CN102668577A (zh) 影像信号处理装置以及影像信号处理方法
CN102740155A (zh) 图像显示的方法及电子设备
WO2021110041A1 (zh) 多视点3d显示屏、多视点3d显示终端
CN103685859A (zh) 图像处理方法、图像输出处理方法及图像接收处理方法
CN102792701A (zh) 中间图像生成方法、中间图像文件、中间图像生成装置、立体图像生成方法、立体图像生成装置、裸眼立体图像显示装置、立体图像生成系统
WO2013008379A1 (ja) 描画装置及び方法
CN101673504A (zh) 超高清屏幕的显示控制方法和装置
US20150009408A1 (en) Video signal transmitter apparatus and receiver apparatus using uncompressed transmission system of video signal
CN103546737A (zh) 图像数据缩放方法以及图像显示装置
CN103581652A (zh) 多视点立体视频数据处理方法及装置
CN103379357B (zh) 图像处理装置
CN101651809B (zh) 双目立体显示视频处理的存储器存储及读写控制方法
US20120154374A1 (en) 3d image conversion system
US20150002624A1 (en) Video signal processing device and video signal processing method
CN104581175B (zh) 影像处理装置与方法
US20130222422A1 (en) Data buffering apparatus capable of alternately transmitting stored partial data of input images merged in one merged image to image/video processing device and related data buffering method
CN101888567A (zh) 立体图像处理方法和立体显示装置
CN102231808B (zh) 将高清视频数据转换为8路标清视频数据的装置和方法
CN107241601B (zh) 图像数据传输方法、装置及终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

Termination date: 20170426