CN103377132A - 管理存储器空间的方法、存储器控制器与存储器储存装置 - Google Patents
管理存储器空间的方法、存储器控制器与存储器储存装置 Download PDFInfo
- Publication number
- CN103377132A CN103377132A CN2012101106199A CN201210110619A CN103377132A CN 103377132 A CN103377132 A CN 103377132A CN 2012101106199 A CN2012101106199 A CN 2012101106199A CN 201210110619 A CN201210110619 A CN 201210110619A CN 103377132 A CN103377132 A CN 103377132A
- Authority
- CN
- China
- Prior art keywords
- computer system
- host computer
- area
- authorization information
- capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种管理存储器空间的方法,用于具有多个物理区块的可重写式非易失性存储器模块。此方法包括:配置第一区域与第二区域;从主机系统接收一验证信息并判断此验证信息是否符合一预设验证信息;若不,则更新一计数值;以及,若计数值符合一预设次数,执行第一程序。上述的第一程序包括:重新配置一第三区域,而第三区域的容量为第一区域与至少部份的第二区域的容量的相加;以及,提供第三区域给主机系统以供存取。藉此,可重写式非易失性存储器模块的存储器空间可以更有效地的被利用。
Description
技术领域
本发明涉及一种管理存储器空间的方法,特别是涉及一种应用于可重写式非易失性存储器的存储器空间的管理方法,以及使用此方法的存储器控制器与存储器储存装置。
背景技术
数码相机、手机与MP3在这几年来的成长十分迅速,使得消费者对储存媒体的需求也急速增加。由于可重写式非易失性存储器模块具有数据非易失性、省电、体积小与无机械结构等的特性,适合便携式应用,最适合使用于这类便携式由电池供电的产品上。存储卡就是一种以NAND型快闪存储器作为储存媒体的储存装置。由于存储卡体积小容量大,所以已广泛用于个人重要数据的储存。
由于以NAND型快闪存储器作为储存媒体的存储器储存装置体积相当小,因此遗失的风险亦相对增加。为了避免储存于此类存储器储存装置中的重要数据因存储器储存装置的遗失而被未经授权者读取,目前已研发出许多加密或认证技术来保护储存于此类存储器储存装置中的数据。例如,多个逻辑区块地址会被配置且映射至可重写式非易失性存储器模块中的多个物理区块,而这些逻辑区块地址可划分为一般分割区与安全分割区,其中使用者必须通过身份验证(例如,密码或指纹的比对)后才可存取储存于安全分割区中的数据。并且,当身份验证没有通过超过一个预设次数以后,安全分割区会被锁定而无法存取。然而,在安全分割区被锁定以后,其中的逻辑区块地址所映射的物理区块便无法再被存取与利用,此会造成存储器空间的浪费。因此,如何提出一种存储器空间的管理方法,使得被锁定的安全分割区可以再被利用,是本领域所关心的议题。
发明内容
本发明一范例实施例中提出一种管理存储器空间的方法,存储器控制器与存储器管理电路,可以有效的利用存储器储存装置的存储器空间。
在本发明一范例实施例中提出一种管理存储器空间的方法,用于可重写式非易失性存储器模块。此可重写式非易失性存储器模块包括多个物理区块。此方法包括:分配多个第一逻辑区块地址以映射至部分的物理区块,并将这些第一逻辑区块地址至少划分为第一区域与第二区域,其中第一区域的容量为第一容量,第二区域的容量为第二容量;从一主机系统接收第一交握指令;传送第一讯息给主机系统以回应第一交握指令,其中第一讯息是用以通知主机系统可重写式非易失性存储器模块包括第一区域。此方法还包括:从主机系统接收一验证信息,并判断此断验证信息是否符合一预设验证信息;若验证信息不符合预设验证信息,更新一计数值;以及,若计数值符合一预设次数,执行第一程序。上述的第一程序包括:重新配置多个第二逻辑区块地址,并将第二逻辑区块地址划分为第三区域,而第三区域的容量为第一容量与至少部份的第二容量的相加;以及,提供此第三区域给主机系统以供主机系统存取。
在一范例实施例中,上述的管理存储器空间的方法,还包括:若上述的验证信息符合预设验证信息,则执行第二程序。此第二程序包括:以一不断电方式重新建立主机系统与可重写式非易失性存储器模块的耦接关系;接收第三交握指令;以及,传送第三讯息给主机系统以回应第三交握指令,此第三讯息是用以通知主机系统可重写式非易失性存储器模块包括第一区域与第二区域。
在一范例实施例中,上述的第一程序还包括:以一不断电方式重新建立主机系统与可重写式非易失性存储器模块的一耦接关系。
在一范例实施例中,上述的第一程序还包括:传送第四讯息给主机系统,此第四讯息是用以通知主机系统上述的第一逻辑区块地址将要被改变。
在一范例实施例中,上述的管理存储器空间的方法,还包括:若计数值符合预设次数,将第一区域设定为第一分割,将第二区域设定为第二分割,并且建立第一分割的文档系统与第二分割的文档系统。
以另外一个角度来说,本发明一范例实施例提出一种存储器储存装置,包括连接器、可重写式非易失性存储器模块与存储器控制器。其中,连接器是用以耦接至一主机系统。可重写式非易失性存储器模块包括多个物理区 块。存储器控制器是耦接至连接器与可重写式非易失性存储器模块。存储器控制器也用以分配多个第一逻辑区块地址以映射至部分的物理区块,并将这些第一逻辑区块地址至少划分为第一区域与第二区域,其中第一区域的容量为第一容量,第二区域的容量为第二容量。存储器控制器还用以从一主机系统接收第一交握指令。存储器控制器也会传送第一讯息给主机系统以回应第一交握指令,此第一讯息是用以通知主机系统存储器储存装置包括第一区域。存储器控制器还会从主机系统接收一验证信息,并判断此验证信息是否符合一预设验证信息。若验证信息不符合预设验证信息,存储器控制器会更新一计数值。若计数值符合一预设次数时,存储器控制器会重新配置多个第二逻辑区块地址。存储器控制器也会将第二逻辑区块地址划分为第三区域,其中第三区域的容量为第一容量与至少部份的第二容量的相加。此外,存储器控制器还会提供此第三区域给主机系统以供主机系统存取。
在一范例实施例中,若验证信息符合预设验证信息,上述的存储器控制器会以一不断电方式重新建立主机系统与存储器储存装置的一耦接关系。并且,存储器控制器还会接收第三交握指令,并传送第三讯息给主机系统以回应第三交握指令,其中第三讯息是用以通知主机系统存储器储存装置包括第一区域与第二区域。
在一范例实施例中,上述的存储器控制器还会以一不断电方式重新建立主机系统与存储器储存装置的一耦接关系。
在一范例实施例中,上述的存储器控制器还传送第四讯息给主机系统,此第四讯息是用以通知主机系统第一逻辑区块地址欲被改变。
在一范例实施例中,若上述的计数值符合预设次数,则存储器控制器会将第一区域设定为第一分割,将第二区域设定为第二分割,并且建立第一分割的文档系统与第二分割的文档系统。
以另外一个角度来说,本发明一范例实施例还提出一种存储器控制器,包括主机接口、存储器接口与存储器管理电路。其中,主机接口是用以耦接至一主机系统。而存储器接口是用以耦接至一具有多个物理区块的可重写式非易失性存储器模块。存储器管理电路则是耦接至上述的主机接口与存储器接口。存储器管理电路也用以分配多个第一逻辑区块地址以映射至部分的物理区块,并将这些第一逻辑区块地址至少划分为第一区域与第二区域,其中第一区域的容量为第一容量,第二区域的容量为第二容量。存储器管理电路 还用以从一主机系统接收第一交握指令。存储器管理电路会传送第一讯息给主机系统以回应上述的第一交握指令,此第一讯息用以通知主机系统可重写式非易失性存储器模块包括第一区域。存储器管理电路还会从主机系统接收一验证信息,并判断此验证信息是否符合一预设验证信息。若验证信息不符合预设验证信息,存储器管理电路会更新一计数值。若计数值符合一预设次数时,存储器管理电路会重新配置多个第二逻辑区块地址。存储器管理电路还会将这些第二逻辑区块地址划分为第三区域,其中第三区域的容量为第一容量与至少部份的第二容量的相加。此外,存储器管理电路还会提供此第三区域给主机系统以供存取。
在一范例实施例中,若验证信息符合预设验证信息,存储器管理电路以一不断电方式重新建立主机系统与可重写式非易失性存储器模块的一耦接关系。并且,存储器管理电路还会接收第三交握指令,并传送第三讯息给主机系统以回应第三交握指令,其中第三讯息是用以通知主机系统可重写式非易失性存储器模块包括第一区域与第二区域。
在一范例实施例中,上述的存储器管理电路还以一不断电方式重新建立主机系统与可重写式非易失性存储器模块的一耦接关系。
在一范例实施例中,上述的存储器管理电路还传送第四讯息给主机系统,此第四讯息用以通知主机系统第一逻辑区块地址欲被改变。
在一范例实施例中,若计数值符合预设次数,存储器管理电路将第一区域设定为第一分割,将第二区域设定为第二分割,并且建立第一分割的文档系统与第二分割的文档系统。
以另外一个角度来说,本发明一范例实施例提出一种管理存储器空间的方法,用于可重写式非易失性存储器模块,此可重写式非易失性存储器模块包括多个物理区块。此方法包括:分配多个第一逻辑区块地址以映射至部分的物理区块,并将这些第一逻辑区块地址至少划分为第一区域与第二区域;从主机系统接收一验证信息,并判断此验证信息是否符合一预设验证信息;若接收的验证信息符合预设验证信息,则执行第二程序。上述的第二程序包括:告知主机系统第二区域为可存取。本方法还包括:若所接收的验证信息不符合预设验证信息,则更新一个计数值并判断此计数值是否符合一预设次数;若计数值不符合预设次数,便执行第三程序。上述的第三程序包括:告知主机系统可重写式非易失性存储器模块包括第一区域与第二区域,并设定 第一区域为可存取,第二区域为不可存取。本方法还包括:若上述的计数值符合预设次数则执行第一程序。此第一程序包括:设定第二区域内的一有效数据为不可存取;告知主机系统可重写式非易失性存储器模块包括第三区域并设定第三区域为可存取,此第三区域会包括第一区域及至少部份的第二区域。
在一范例实施例中,在执行第一程序之后,上述的方法还包括:当从主机接收验证信息时,提供第三区域给主机系统以供存取。
在一范例实施例中,上述的第一程序为一不可逆程序。
基于上述,本发明一范例实施例所提出的存储器空间的管理方法,存储器控制器与存储器储存装置,可以在验证信息不符合预设验证信息超过一预设次数以后,将原本会被锁定的第二区域提供给主机系统。如此一来,存储器储存装置中的存储器空间可以更有效地被利用。
为使本发明的上述特征和优点能更明显易懂,下文特举实施例,并结合附图详细说明如下。
附图说明
图1A是根据第一范例实施例所绘示的主机系统与存储器储存装置。
图1B是根据第一范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。
图1C是根据第一范例实施例所绘示的主机系统与存储器储存装置的示意图。
图2是绘示图1A所示的存储器储存装置的概要方块图。
图3是根据第一范例实施例所绘示的存储器控制器的概要方块图。
图4与图5是根据第一范例实施例所绘示的管理可重写式非易失性存储器模块的范例示意图。
图6是根据第一范例实施例说明第一区域与第二区域的范例示意图。
图7是根据第一范例实施例说明重新配置多个逻辑区块地址的范例示意图。
图8是根据第一范例实施例说明管理存储器空间的方法的流程图。
图9是根据第二范例实施例说明存储器控制器的概要方块图。
图10是跟据第二范例实施例说明划分第一区域与第二区域的范例示意 图。
图11是根据第二范例实施例说明重新配置多个逻辑区块地址的范例示意图。
图12是根据第二范例实施例说明管理存储器空间的方法的流程图。
附图符号说明
1000:主机系统
1100:计算机
1102:微处理器
1104:随机存取存储器
1105:操作系统
1106:输入/输出装置
1107:应用程序
1108:系统总线
1110:数据传输接口
1202:鼠标
1204:键盘
1206:显示器
1208:打印机
1212:随身盘
1214:存储卡
1216:固态硬盘
1310:数码相机
1312:SD卡
1314:MMC卡
1316:存储棒
1318:CF卡
1320:嵌入式储存装置
100:存储器储存装置
102:连接器
104:存储器控制器
106:可重写式非易失性存储器模块
304(0)~304(R):物理区块
202、902:存储器管理电路
206:存储器接口
254:电源管理电路
252:缓冲存储器
256:错误检查与校正电路
402:数据区
404:闲置区
406:系统区
408:取代区
LBA(0)~LBA(D)、702(0)~702(D):逻辑区块地址
620、920:第一区域
640、940:第二区域
720、960:第三区域
S802、S804、S806、S808、S810、S812、S814、S816、S818、S822、S824:管理存储器空间的方法的步骤
904(0)~904(D)、906(0)~906(D):逻辑区块地址
S1202、S1204、S1206、S1208、S1210、S1212、S1214、S1216、S1218:管理存储器空间的方法的步骤
具体实施方式
[第一范例实施例]
一般而言,存储器储存装置(亦称,存储器储存系统)包括可重写式非易失性存储器模块与控制器(亦称,控制电路)。通常存储器储存装置是与主机系统一起使用,以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。
图1A是根据第一范例实施例所绘示的主机系统与存储器储存装置。
请参照图1A,主机系统1000一般包括计算机1100与输入/输出(input/output,I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory,RAM)1104、系统总线1108与数据传输接口 1110。微处理器1102会执行被载入至随机存取存储器1104中的操作系统1105与应用程序1107,以使主机系统1000根据使用者的操作而提供对应的功能。输入/输出装置1106包括如图1B的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是,图1B所示的装置非限制输入/输出装置1106,输入/输出装置1106可还包括其他装置。
在本发明实施例中,存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件耦接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如,存储器储存装置100可以是如图1B所示的随身盘1212、存储卡1214或固态硬盘(Solid State Drive,SSD)1216等的可重写式非易失性存储器储存装置。
一般而言,主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中,主机系统1000是以计算机系统来作说明,然而,在本发明另一范例实施例中主机系统1000可以是数码相机、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如,在主机系统为数码相机(摄影机)1310时,可重写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图1C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC,eMMC)。值得一提的是,嵌入式多媒体卡是直接耦接于主机系统的基板上。
图2是绘示图1A所示的存储器储存装置的概要方块图。
请参照图2,存储器储存装置100包括连接器102、存储器控制器104与可重写式非易失性存储器模块106。
在本范例实施例中,连接器102是相容于安全数字(Secure Digital,SD)接口标准。然而,必须了解的是,本发明不限于此,连接器102亦可以是符合并列先进附件(Parallel Advanced Technology Attachment,PATA)标准、序列先进附件(Serial Advanced Technology Attachment,SATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用序列总线(Universal Serial Bus,USB)标准、存储棒(Memory Stick,MS)接口标准、多媒体储存卡(Multi Media Card,MMC)接口标准、小型快闪 (Compact Flash,CF)接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。
存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令,并且根据主机系统1000的指令在可重写式非易失性存储器模块106中进行数据的写入、读取与擦除等运作。
可重写式非易失性存储器模块106是耦接至存储器控制器104,并且用以储存主机系统1000所写入的数据。可重写式非易失性存储器模块106具有物理区块304(0)~304(R)。例如,物理区块304(0)~304(R)可属于同一个存储器晶片(die)或者属于不同的存储器晶片。每一物理区块分别具有多个物理页面,并且每一物理页面具有至少一物理扇区,其中属于同一个物理区块的物理页面可被独立地写入且被同时地擦除。例如,每一物理区块是由128个物理页面所组成,并且每一物理页面具有8个物理扇区(sector)。也就是说,在每一物理扇区为512字节(byte)的例子中,每一物理页面的容量为4千字节(Kilobyte,KB)。然而,必须了解的是,本发明不限于此,每一物理区块是可由64个物理页面、256个物理页面或其他任意个物理页面所组成。
更详细来说,物理区块为擦除的最小单位。亦即,每一物理区块含有最小数目的一并被擦除的存储单元。物理页面为编程的最小单元。即,物理页面为写入数据的最小单元。然而,必须了解的是,在本发明另一范例实施例中,写入数据的最小单位亦可以是物理扇区或其他大小。每一物理页面通常包括数据位区与冗余位区。数据位区用以储存使用者的数据,而冗余位区用以储存系统的数据(例如,错误检查与校正码)。
在本范例实施例中,可重写式非易失性存储器模块106为多阶存储单元(Multi Level Cell,MLC)NAND快闪存储器模块,即一个存储单元中可储存至少2个位数据。然而,本发明不限于此,可重写式非易失性存储器模块106亦可是单阶存储单元(Single Level Cell,SLC)NAND快闪存储器模块、多阶存储单元(Trinary Level Cell,TLC)NAND型快闪存储器模块、其他快闪存储器模块或其他具有相同特性的存储器模块。
图3是根据第一范例实施例所绘示的存储器控制器的概要方块图。
请参照图3,存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。
存储器管理电路202用以控制存储器控制器104的整体运作。具体来说, 存储器管理电路202具有多个控制指令,并且在存储器储存装置100运作时,这些控制指令会被执行以进行数据的写入、读取与擦除等运作。
在本范例实施例中,存储器管理电路202的控制指令是以固件型式来实作。例如,存储器管理电路202具有微处理器单元(未绘示)与只读存储器(未绘示),并且这些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时,这些控制指令会由微处理器单元来执行以进行数据的写入、读取与擦除等运作。
在本发明另一范例实施例中,存储器管理电路202的控制指令亦可以程序码型式储存于可重写式非易失性存储器模块106的特定区域(例如,存储器模块中专用于存放系统数据的系统区)中。此外,存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是,此只读存储器具有驱动码,并且当存储器控制器104被致能时,微处理器单元会先执行此驱动码段来将储存于可重写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后,微处理器单元会运转这些控制指令以进行数据的写入、读取与擦除等运作。
此外,在本发明另一范例实施例中,存储器管理电路202的控制指令亦可以一硬件型式来实作。例如,存储器管理电路202包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元是耦接至微控制器。其中,存储器管理单元用以管理可重写式非易失性存储器模块106的物理区块;存储器写入单元用以对可重写式非易失性存储器模块106下达写入指令以将数据写入至可重写式非易失性存储器模块106中;存储器读取单元用以对可重写式非易失性存储器模块106下达读取指令以从可重写式非易失性存储器模块106中读取数据;存储器擦除单元用以对可重写式非易失性存储器模块106下达擦除指令以将数据从可重写式非易失性存储器模块106中擦除;而数据处理单元用以处理欲写入至可重写式非易失性存储器模块106的数据以及从可重写式非易失性存储器模块106中读取的数据。
主机接口204是耦接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说,主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中, 主机接口204是相容于SD标准。然而,必须了解的是本发明不限于此,主机接口204亦可以是相容于PATA标准、SATA标准、IEEE 1394标准、PCI Express标准、USB标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。
存储器接口206是耦接至存储器管理电路202并且用以存取可重写式非易失性存储器模块106。也就是说,欲写入至可重写式非易失性存储器模块106的数据会经由存储器接口206转换为可重写式非易失性存储器模块106所能接受的格式。
在本发明一范例实施例中,存储器控制器104还包括缓冲存储器252、电源管理电路254与错误检查与校正电路256。
缓冲存储器252是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可重写式非易失性存储器模块106的数据。
电源管理电路254是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。
错误检查与校正电路256是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说,当存储器管理电路202从主机系统1000中接收到写入指令时,错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code,ECC Code),并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可重写式非易失性存储器模块106中。之后,当存储器管理电路202从可重写式非易失性存储器模块106中读取数据时会同时读取此数据对应的错误检查与校正码,并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误检查与校正程序。
图4与图5是根据第一范例实施例所绘示的管理可重写式非易失性存储器模块的范例示意图。
必须了解的是,在此描述可重写式非易失性存储器模块106的物理区块的运作时,以“提取”、“交换”、“分组”、“轮替”等词来操作物理区块是逻辑上的概念。也就是说,可重写式非易失性存储器模块的物理区块的实际位置并未更动,而是逻辑上对可重写式非易失性存储器模块的物理区块进行操作。
请参照图4,存储器控制器104可将可重写式非易失性存储器模块的物理区块304(0)~304(R)逻辑地分组为多个区域,例如为数据区402、闲置区404、系统区406与取代区408。在另一范例实施例中,取代区408亦可与闲置区404共用包含无效数据的物理区块。
数据区402与闲置区404的物理区块是用以储存来自于主机系统1000的数据。具体来说,数据区402是已储存数据的物理区块,而闲置区404的物理区块是用以替换数据区402的物理区块。因此,闲置区404的物理区块为空或可使用的物理区块,即无记录数据或标记为已没用的无效数据。也就是说,在闲置区404中的物理区块已被执行擦除运作,或者当闲置区404中的物理区块被提取用于储存数据之前所提取的物理区块会先被执行擦除运作。因此,闲置区404的物理区块为可被使用的物理区块。
逻辑上属于系统区406的物理区块是用以记录系统数据,其中此系统数据包括关于存储器晶片的制造商与型号、存储器晶片的物理区块数、每一物理区块的物理页面数等。
逻辑上属于取代区408中的物理区块是替代物理区块。例如,可重写式非易失性存储器模块于出厂时会预留4%的物理区块作为更换使用。也就是说,当数据区402、闲置区404与系统区406中的物理区块损毁时,预留于取代区408中的物理区块是用以取代损坏的物理区块(即,坏物理区块(bad block))。因此,倘若取代区408中仍存有正常的物理区块且发生物理区块损毁时,存储器控制器104会从取代区408中提取正常的物理区块来更换损毁的物理区块。倘若取代区408中无正常的物理区块且发生物理区块损毁时,则存储器控制器104会将整个存储器储存装置100宣告为写入保护(write protect)状态,而无法再写入数据。
特别是,数据区402、闲置区404、系统区406与取代区408的物理区块的数量会依据不同的存储器规格而有所不同。此外,必须了解的是,在存储器储存装置100的运作中,物理区块关联至数据区402、闲置区404、系统区406与取代区408的分组关系会动态地变动。例如,当闲置区中的物理区块损坏而被取代区的物理区块取代时,则原本取代区的物理区块会被关联至闲置区。
请参照图5,如上所述,数据区402与闲置区404的物理区块是以轮替方式来储存主机系统1000所写入的数据。在本范例实施例中,存储器控制 器104会配置逻辑区块地址LBA(0)~LBA(D)(亦称第一逻辑区块地址)以利于在以上述轮替方式在储存数据的物理区块中进行数据存取。例如,当存储器储存装置100被操作系统1110通过文档系统(例如,FAT 32)格式化时,逻辑区块地址LBA(0)~LBA(D)分别地映射至数据区402的物理区块304(0)~304(D)。在此,存储器管理电路202会建立逻辑区块地址-物理区块映射表(logical block address-physical block mapping table),以记录逻辑区块地址与物理区块之间的映射关系。
在本范例实施例中,存储器储存装置100是一存储卡。而在存储卡规范中,一个存储卡仅支持一个分割区。因此,为了避免存储器储存装置100中的重要数据因遗失而被未经授权者读取,存储器管理电路202会将逻辑区块地址LBA(0)~LBA(D)划分为第一区域与第二区域,并且将第二区域设定为必需要经过身份认证才能存取。
图6是根据第一范例实施例说明第一区域与第二区域的范例示意图。
请参照图6,第一区域620包括逻辑区块地址LBA(0)~LBA(A),而第二区域640包括逻辑区块地址LBA(A+1)~LBA(D)。并且,在此假设第一区域620的容量为第一容量,而第二区域620的容量为第二容量。在本范例实施例中,第二区域640会被设定为必需要通过身份认证才能存取。也就是说,未通过身份认证之前,主机系统1000只能存取第一区域620。具体来说,每当主机系统1000启动时,主机系统1000的基本输入/输出系统(BIOS)会通过交握(handshaking)程序来识别存储器储存装置100。在交握程序中,主机系统1000可获知存储器储存装置100的类别为大容量储存类别、存储器储存装置100的容量等信息。特别的是,主机系统1000会根据存储卡规范传送一交握指令(在此亦称第一交握指令)给存储器管理电路202,此交握指令是用以询问存储器储存装置100包括了哪些区域。在接收到第一交握指令以后,存储器管理电路202会传送一讯息(在此亦称第一讯息)给主机系统1000以回应所接收到的第一交握指令。并且,存储器管理电路202会设定此第一讯息以通知主机系统1000存储器储存装置100仅包括第一区域620。接下来,主机系统1000便可以存取逻辑区块地址LBA(0)~LBA(A),而主机系统1000可以使用的容量便为第一区域620的第一容量。
在一范例实施例中,逻辑区块地址LBA(0)~LBA(A)所映射的物理区块中储存有一密码验证程序。主机系统1000可以通过存取逻辑区块地址 LBA(0)~LBA(A)来执行此密码验证程序以进行一使用者的身份认证。此密码验证程序被执行时,主机系统1000会要求主机系统1000的使用者输入一验证信息。主机系统1000会将使用者所输入的验证信息传送给存储器管理电路202,由存储器管理电路202判断所接收到的验证信息是否符合一预设验证信息。例如,验证信息包括使用者识别码与使用者密码,而预设验证信息是预设的使用者识别码与使用者密码。例如,预设验证信息是预先被储存在系统区406当中。若所接收到的验证信息不符合预设验证信息,存储器管理电路202会更新一个计数值,用以纪录主机系统1000的使用者输入错误的验证信息的次数。并且,存储器管理电路202会判断此计数值是否符合一预设次数。例如,此预设次数为3,而计数值是被预设为0。当判断所接收到的验证信息不符合预设验证信息时,存储器管理电路202会将计数值加1,并判断计数值是否大于等于3次。并且,若计数值大于等于3,表示计数值符合预设次数。然而,在其他范例实施例中,计数值会被预设为预设次数(即,3次),在判断所接收到的验证信息不符合预设验证信息时,存储器管理电路202会将计数值减1,并判断其是否小于等于0。并且,若计数值小于等于0,便表示计数值符合预设次数。然而,本发明并不限制判断计数值符合预设次数的方式。
特别的是,当计数值符合预设次数时,表示有未经授权者试图存取第二区域640。在现有技术中,存储器管理电路202会将第二区域640锁定以保护其中储存的数据。然而,当第二区域640被锁定以后,所映射的物理区块便无法再被使用。然而,在本范例实施例中,当计数值符合预设次数时,存储器管理电路202会重新配置多个逻辑区块地址以映射至物理区块304(0)~304(D),并提供这些逻辑区块地址给主机系统1000。如此一来,主机系统1000可以将原本会被锁定的第二区域640当做一般储存区使用。
具体来说,在本范例实施例中,当计数值符合预设次数时,存储器管理电路202会以一不断电方式重新建立存储器储存装置100与主机系统1000之间的耦接关(即,重新建立可重写式非易失性存储器模块106与主机系统1000之间的耦接关系)。特别的是,此不断电方式所指的是,存储器储存装置100并没有从主机系统1000上的一插槽或连接线中物理上地被移除。相反的是,存储器储存装置100会持续在连接在主机系统的一插槽或连接线中,而主机系统100会持续的供应电源给存储器储存装置100。也就是说, 存储器管理电路202仅是用虚拟的方式让主机系统1000以为其与存储器储存装置100的耦接关系被重新建立。接着,如图7所示,存储器管理电路202会重新配置多个逻辑区块地址702(0)~702(D)(亦称第二逻辑区块地址)以映射至物理区块304(0)~304(D)。并且,存储器管理电路202会将逻辑区块地址702(0)~702(D)划分为第三区域720。特别的是,存储器管理电路202会提供第三区域720给主机系统1000以供存取。具体来说,主机系统1000会与存储器储存装置100再进行一个交握程序,并传送一个交握指令(在此称第二指令)给存储器管理电路202。在接收到第二指令以后,存储器管理电路202会传送一个第二讯息给主机系统1000以回应所接收到的第二指令。此第二讯息是用以通知主机系统1000存储器储存装置100上仅包括了第三区域720。特别的是,第三区域702中的逻辑区块地址702(0)~702(D)是映射至物理区块304(0)~304(D)。也就是说,第三区域720的容量是第一区域620的容量与第二区域的容量的相加,亦即,第三区域720的容量是第一容量与第二容量的相加。如此一来,当使用者输入错误的验证信息超过一预设次数以后,存储器管理电路202会将物理区块304(0)~304(D)全部提供给主机系统1000与使用者作一般的存取使用,藉此增加存储器储存装置100中存储器空间的使用效率。
在另一范例实施例中,第三区域的容量会是第一容量与部份的第二容量的相加。具体来说,第二区域640中储存有被密码保护的有效数据,在此假设这些有效数据是储存在物理区块304(D)当中。在重新分配逻辑区块地址时,存储器管理电路202所分配的第二逻辑区块地址并不会映射至物理区块304(D)。也就是说,第三区域720会包括第一区域620与部份的第二区域640。本发明并不限制第三区域720的容量包含了多少的第二容量。在另一范例实施例中,第三区域的容量会是第一容量与第二容量的相加。在重新分配逻辑区块地址时,被分配至储存有被密码保护的有效数据的第二逻辑区块地址会被设定为损坏。
在另一范例实施例中,在重新配置逻辑区块地址702(0)~702(D)以后,存储器管理电路202会根据逻辑区块地址702(0)~702(D)建立一文档系统,使得主机系统1000可以根据此文档系统来存取逻辑区块地址702(0)~702(D)。例如,主机系统1000可以使用重新挂载(remount)的程序来将此建立的文档系统挂载至操作系统1105的文档系统之中。
除此之外,在另一范例实施例中,当判断当计数值符合预设次数时以后,存储器管理电路202也可传送一讯息(在此称第四讯息)给应用程序1107,通知逻辑区块地址LBA(0)~LBA(D)欲被改变。在接收到第四讯息以后,应用程序1107可以使用一使用者接口来通知主机系统1000的使用者必须将属于逻辑区块地址LBA(0)~LBA(A)的数据备份。并且,在使用者备份完数据以后,应用程序1107会下达重新格式化的指令(亦称第二指令)给存储器管理电路202来重新格式化存储器储存装置100。而存储器管理电路是在被格式化的过程中重新配置逻辑区块地址702(0)~702(D)。
另一方面,请参照回图6,当判断所接收到的验证信息符合预设验证信息时,存储器管理电路202会提供第二区域640给主机系统1000。具体来说,在一范例实施例中,当判断所接收到的验证信息符合预设验证信息时,存储器管理电路202会以不断电方式重新建立存储器储存装置100与主机系统1000的耦接关系。接下来,主机系统1000会与存储器储存装置100再进行一次交握程序。此时,主机系统1000会传送一交握指令(在此亦称第三交握指令)给存储器管理电路202,用以询问存储器储存装置100包含哪些区域。此时,存储器管理电路202会传送一讯息(在此亦称第三讯息)给主机系统1000以回应所接收的第三交握指令。此第三指令是用以告知主机系统1000存储器储存装置100上包括有第一区域620与第二区域640。并且,存储器管理电路202会提供逻辑区块地址LBA(0)~LBA(D)给主机系统1000来存取。因此,在所输入的验证信息符合预设验证信息以后,主机系统1000的使用者便可以通过逻辑区块地址LBA(0)~LBA(D)来存取物理区块304(0)~304(D)。
在本范例实施中,存储器储存装置100是一个存储卡。然而,在其他范例实施例中,存储器储存装置100是一个随身盘,而一个随身盘中可以包括多个分割。因此,当计数值符合预设次数时,存储器管理电路202可以将第一区域620设定为第一分割,并把第二区域640设定为第二分割。并且,存储器管理电路202会建立属于第一分割的文档系统,以及属于第二分割的文档系统。如此一来,主机系统1000便可以通过第一分割与第二分割来存取物理区块304(0)~304(D)。
图8是根据第一范例实施例说明管理存储器空间的方法的流程图。
请参照图8,在步骤S802中,存储器管理电路202会分配多个第一逻 辑区块地址以映射至部分的物理区块,并将这些第一逻辑区块地址至少划分为第一区域与第二区域。在步骤S804中,存储器管理电路202会从一主机系统接收第一交握指令。在步骤S806中,存储器管理电路202会传送第一讯息给主机系统以回应第一交握指令,此第一讯息是用以通知主机系统可重写式非易失性存储器模块包括第一区域。在步骤S808中,存储器管理电路202会从主机系统接收一验证信息,判断此验证信息是否符合一预设验证信息。
若验证信息符合预设验证信息,则在步骤S810中,存储器管理电路202会以一不断电方式重新建立主机系统与可重写式非易失性存储器模块的耦接关系。在步骤S812中,存储器管理电路202会接收第三交握指令。在步骤S814中,存储器管理电路202会传送第三讯息给主机系统以回应第三交握指令,此第三讯息是用以通知主机系统可重写式非易失性存储器模块包括第一区域与第二区域。
若所接收的验证信息不符合预设验证信息,在步骤S816中,存储器管理电路202会更新一计数值。在步骤S818中,存储器管理电路202会判断计数值是否符合一预设次数。
若计数值不符合预设次数,则存储器管理电路202会回到步骤S808。若计数值符合预设次数,在步骤S822中,存储器管理电路202会重新配置多个第二逻辑区块地址,并将第二逻辑区块地址划分为第三区域。在步骤S824中,存储器管理电路202会提供第三区域给主机系统以供存取。
其中步骤S822与S824亦称为第一程序。而步骤S810、S812与S814亦称为第二程序。然而,图8中各步骤已详细说明如上,在此便不再赘述。
[第二范例实施例]
第二范例实施例与第一范例实施例类似,以下仅就不同之处加以说明。在第一范例实施例中,存储器管理电路是先将第一区域提供给主机系统,并且直到主机系统传送正确的验证信息以后,存储器管理电路才会提供第二区域给主机系统。然而,在第二范例实施例中,存储器管理电路会先等待主机系统传送验证信息,等到确认验证信息的正确性以后,才会提供第一区域与第二区域给主机系统。在另一范例实施例中,存储器管理电路会先告知主机系统有一储存装置与其耦接,但此储存装置的系统信息(例如储存装置的容量或储存空间的规划)可在确认验证信息之前或之后告知主机系统。
图9是根据第二范例实施例说明存储器控制器的概要方块图。
请参照图9,在第二实施例中,存储器控制器104包括主机接口204、存储器管理电路902、存储器接口206、电源管理电路254、缓冲存储器252与错误检查与校正电路256。其中,主机接口204、存储器接口206、电源管理电路254、缓冲存储器252与错误检查与校正电路256已在第一实施例中详细说明,在此便不再赘述。
存储器管理电路902用以控制存储器控制器104的整体运作。具体来说,存储器管理电路902具有多个控制指令,并且在存储器储存装置100运作时,这些控制指令会被执行以进行数据的写入、读取与擦除等运作。
在本范例实施例中,存储器管理电路902的控制指令是以固件型式来实作。例如,存储器管理电路902具有微处理器单元(未绘示)与只读存储器(未绘示),并且这些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时,这些控制指令会由微处理器单元来执行以进行数据的写入、读取与擦除等运作。
在本发明另一范例实施例中,存储器管理电路902的控制指令亦可以程序码型式储存于可重写式非易失性存储器模块106的特定区域(例如,存储器模块中专用于存放系统数据的系统区)中。此外,存储器管理电路902具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是,此只读存储器具有驱动码,并且当存储器控制器104被致能时,微处理器单元会先执行此驱动码段来将储存于可重写式非易失性存储器模块106中的控制指令载入至存储器管理电路902的随机存取存储器中。之后,微处理器单元会运转这些控制指令以进行数据的写入、读取与擦除等运作。
此外,在本发明另一范例实施例中,存储器管理电路902的控制指令亦可以一硬件型式来实作。例如,存储器管理电路902包括微控制器、存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元。存储器管理单元、存储器写入单元、存储器读取单元、存储器擦除单元与数据处理单元是耦接至微控制器。其中,存储器管理单元用以管理可重写式非易失性存储器模块106的物理区块;存储器写入单元用以对可重写式非易失性存储器模块106下达写入指令以将数据写入至可重写式非易失性存储器模块106中;存储器读取单元用以对可重写式非易失性存储器模块106下达读取指令以从可重写式非易失性存储器模块106中读取数据;存储 器擦除单元用以对可重写式非易失性存储器模块106下达擦除指令以将数据从可重写式非易失性存储器模块106中擦除;而数据处理单元用以处理欲写入至可重写式非易失性存储器模块106的数据以及从可重写式非易失性存储器模块106中读取的数据。
图10是跟据第二范例实施例说明划分第一区域与第二区域的范例示意图。
请参照图10,存储器管理电路902会分配逻辑区块地址904(0)~904(D)(亦称第一逻辑区块地址)以映射至数据区402的物理区块304(0)~304(D),并且,存储器管理电路902会将逻辑区块地址904(0)~904(D)划分为第一区域920与第二区域940。其中,第一区域920包括逻辑区块地址904(0)~904(A),而第二区域940包括逻辑区块地址904(A+1)~904(D)。并且,第二区域940是被密码保护的,主机系统1000必须先通过身份认证才能存取第二区域940。然而,在第二范例实施例中,当存储器储存装置100耦接至主机系统1000时,存储器管理电路902并不会先提供第一区域920给主机系统。存储器管理电路902会先从主机系统1000接收一个验证信息,并判断此验证信息是否符合一个预设验证信息。在判断验证信息是否符合预设验证信息之后,存储器管理电路902才会决定是否要提供第一区域920与第二区域940给主机系统。具体来说,如果从主机系统1000所接收的验证信息符合预设验证信息,存储器管理电路902会通过传送一个讯息给主机系统1000,以告诉主机系统1000可重写式非易失性存储器模块106包括了第一区域920与第二区域940,并且告知主机系统1000第二区域940为可存取。此时,存储器管理电路902会将第一区域920与第二区域940设定为可存取。如此一来,当使用者在主机系统1000上所输入的验证信息符合预设验证信息时,使用者便可以通过主机系统1000来存取第一区域920与第二区域940。
另一方面,若接收到的验证信息并不符合预设验证信息,则存储器管理电路902会更新一计数值,并判断此计数值是否符合一预设次数。然而,存储器管理电路902判断计数值是否符合预设次数的方式与第一范例实施例中存储器管理电路202判断计数值是否符合预设次数的方式相同,在此便不再赘述。当判断计数值不符合预设次数时,存储器管理电路902会通过传送一讯息给主机系统1000,以告知主机系统1000可重写式非易失性存储器模 块106包括第一区域920与第二区域940。此时,存储器管理电路902会将第一区域920设定为可存取,并将第二区域940设定为不可存取。如此一来,虽然主机系统1000可以得知可重写式非易失性存储器模块106包括第一区域920与第二区域940,但由于主机系统1000并没有传送正确的验证信息给存储器管理电路902,因此主机系统1000并不能存取被密码保护的第二区域940。
此外,当判断计数值符合预设次数时,存储器管理电路902会重新分配多个逻辑区块地址,并从这些逻辑区块地址中划分出第三区域。此第三区域会包括第一区域920与至少部份的第二区域940。并且,存储器管理电路902会将划分出的第三区域提供给主机系统1000。特别的是,由于原本映射至第二区域940的物理区块中储存了被密码保护的有效数据。因此,在重新划分出第三区域时,存储器管理电路902会将原本属于第二区域940的有效数据设定为不可存取。例如,逻辑区块地址904(D-1)与904(D)是映射至物理区块304(D-1)与304(D),而物理区块304(D-1)与304(D)中储存了属于第二区域940的有效数据。换句话说,存储器管理电路902会将物理区块304(D-1)与304(D)中储存的数据设定为不可存取。
图11是根据第二范例实施例说明重新配置多个逻辑区块地址的范例示意图。
请参照图11,当判断计数值符合预设次数时,存储器管理电路902会重新分配逻辑区块地址906(0)~906(D)以映射至物理区块304(0)~304(D)。并且,存储器管理电路902会把逻辑区块地址906(0)~906(D)划分为第三区域960,并提供第三区域960给主机系统1000以供存取。特别的是,由于物理区块304(D-1)与304(D)储存有原本属于第二区域940的有效数据。因此,在一范例实施例中,存储器管理电路902会将映射至物理区块304(D-1)与304(D)的逻辑区块地址906(D-1)与906(D)设定为不可存取。如此一来,主机系统1000便不能存取物理区块304(D-1)与304(D)中储存的数据。然而,在另一范例实施例中,存储器管理电路902也可以先将物理区块304(D-1)与304(D)中储存的数据先删除,并将逻辑区块地址906(D-1)与906(D)设定为可存取。在另一范例实施例中,存储器管理电路902也可以将物理区块304(D-1)与304(D)设定为已损坏的物理区块。如此一来,主机系统便不能存取物理区块304(D-1)与304(D)。在另一范例实施例中,存储器管理电路902也可以仅 将逻辑区块地址906(0)~906(D-2)划分为第三区域,并将此第三区域提供给主机系统1000。换句话说,在一范例实施例中,第三区域960所包括的逻辑区块地址并不会映射至物理区块304(D-1)与304(D)。然而,本发明并不限定将物理区块304(D-1)与304(D)中的有效数据设定为不可存取的方式。
在存储器管理电路902提供第三区域960给主机系统1000以后,主机系统1000不需要通过身份认证便可以存取原本映射至第二区域940的物理区块。此时,如果主机系统1000再传送一验证信息给存储器管理电路902,存储器管理电路902会同样的提供第三区域960给主机系统1000,并不会判断验证信息是否符合预设验证信息。
值得注意的是,上述重新分配第二逻辑区块地址、划分第三区域960,并且提供第三区域960给主机系统1000的程序是一个不可逆程序。也就是说,可重写式非易失性存储器模块106自始不需要通过身份认证便可以存取,并不能将第三区域960划分回第一区域920与第二区域940。
图12是根据第二范例实施例说明管理存储器空间的方法的流程图。
请参照图12,在步骤S1202中,存储器管理电路902会分配多个第一逻辑地址以映射至部分的物理区块,并将这些第一逻辑地址至少划分为第一区域与第二区域。在步骤S1204中,存储器管理电路902会从主机系统接收一验证信息。在步骤S1206中,存储器管理电路902会判断此验证信息是否符合一预设验证信息。
若验证信息符合预设验证信息,在步骤S1208中,存储器管理电路902会告知主机系统第二区域为可存取。
若验证信息不符合预设验证信息,在步骤S1210中,存储器管理电路902会更新一个计数值。在步骤S1212中,存储器管理电路902会判断此计数值是否符合一预设次数。
若计数值不符合预设次数,在步骤S1214中,存储器管理电路902会告知主机系统可重写式非易失性存储器模块包括第一区域与第二区域,并设定第一区域为可存取,第二区域为不可存取。
若计数值符合预设次数,在步骤S1216中,存储器管理电路902会设定第二区域内的一有效数据为不可存取。在步骤S1218中,存储器管理电路902会告知主机系统可重写式非易失性存储器模块包括第三区域并设定第三区域为可存取,此第三区域会包括第一区域及至少部份的第二区域。
其中步骤S1208亦称为第二程序;步骤S1214亦称为第三程序;步骤S1216与步骤S1218称为第一程序,其中,在本范例实施例中,此第一程序可是一个不可逆的程序,但不以此为限。具体的说,当存储器管理电路902曾经告知主机系统可重写式非易失性存储器模块包括第三区域后,存储器管理电路902即会固定系统储存空间的规划,亦即在正常的使用状况下,即便收到一正确的验证信息,存储器管理电路也不会再提供具有保密功能的第二区域给主机系统。图12中各步骤已详细说明如上,在此便不再赘述。
综上所述,本发明范例实施例所提出的管理存储器空间的方法、存储器控制器与存储器储存装置,可以在使用者输入错误的验证信息超过一预设次数以后,把原本会被锁定的区域开放给使用者使用。如此一来,可以增加存储器储存装置中存储器空间的使用效率。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,本领域的技术人员,在不脱离本发明的精神和范围的前途下,可作若干的更动与润饰,故本发明的保护范围是以本发明的权利要求为准。
Claims (18)
1.一种管理存储器空间的方法,用于一可重写式非易失性存储器模块,其中该可重写式非易失性存储器模块包括多个物理区块,该方法包括:
分配多个第一逻辑区块地址以映射至部分的这些物理区块,并将这些第一逻辑区块地址至少划分为一第一区域与一第二区域,其中该第一区域的容量为一第一容量,该第二区域的容量为一第二容量;
从一主机系统接收一第一交握指令;
传送一第一讯息给该主机系统以回应该第一交握指令,该第一讯息是用以通知该主机系统该可重写式非易失性存储器模块包括该第一区域;
从该主机系统接收一验证信息,并判断该验证信息是否符合一预设验证信息;
若该验证信息不符合该预设验证信息,更新一计数值;以及
若该计数值符合一预设次数,执行一第一程序,该第一程序包括:
重新配置多个第二逻辑区块地址,并将这些第二逻辑区块地址划分为一第三区域,其中该第三区域的容量为该第一容量与至少部份的该第二容量的相加;以及
提供该第三区域给该主机系统以供存取。
2.如权利要求1所述的管理存储器空间的方法,还包括:
若该验证信息符合该预设验证信息,执行一第二程序,该第二程序包括:
以一不断电方式重新建立该主机系统与该可重写式非易失性存储器模块的一耦接关系;
接收一第三交握指令;以及
传送一第三讯息给该主机系统以回应该第三交握指令,该第三讯息是用以通知该主机系统该可重写式非易失性存储器模块包括该第一区域与该第二区域。
3.如权利要求1所述的管理存储器空间的方法,其中该第一程序还包括:
以一不断电方式重新建立该主机系统与该可重写式非易失性存储器模块的一耦接关系。
4.如权利要求1所述的管理存储器空间的方法,其中该第一程序还包括:
传送一第四讯息给该主机系统,其中该第四讯息用以通知该主机系统这些第一逻辑区块地址欲被改变。
5.如权利要求1所述的管理存储器空间的方法,还包括:
若该计数值符合该预设次数,将该第一区域设定为一第一分割,将该第二区域设定为一第二分割,并且建立该第一分割的一文档系统与该第二分割的一文档系统。
6.一种存储器储存装置,包括:
一连接器,用以耦接至一主机系统;
一可重写式非易失性存储器模块,包括多个物理区块;以及
一存储器控制器,耦接至该连接器与该可重写式非易失性存储器模块,
其中,该存储器控制器分配多个第一逻辑区块地址以映射至部分的这些物理区块,并将这些第一逻辑区块地址至少划分为一第一区域与一第二区域,其中该第一区域的容量为一第一容量,该第二区域的容量为一第二容量,
其中,该存储器控制器从一主机系统接收一第一交握指令,
其中,该存储器控制器传送一第一讯息给该主机系统以回应该第一交握指令,该第一讯息用以通知该主机系统该存储器储存装置包括该第一区域,
其中,该存储器控制器从该主机系统接收一验证信息,并判断该验证信息是否符合一预设验证信息,
其中,若该验证信息不符合该预设验证信息,该存储器控制器更新一计数值,
其中,若该计数值符合一预设次数时,该存储器控制器重新配置多个第二逻辑区块地址,并将这些第二逻辑区块地址划分为一第三区域,其中该第三区域的容量为该第一容量与至少部份的该第二容量的相加,该存储器控制器还提供该第三区域给该主机系统以供存取。
7.如权利要求6所述的存储器储存装置,其中若该验证信息符合该预设验证信息,该存储器控制器以一不断电方式重新建立该主机系统与该存储器储存装置的一耦接关系,
该存储器控制器还接收一第三交握指令,并传送一第三讯息给该主机系统以回应该第三交握指令,其中该第三讯息是用以通知该主机系统该存储器储存装置包括该第一区域与该第二区域。
8.如权利要求6所述的存储器储存装置,其中该存储器控制器还以一不断电方式重新建立该主机系统与该存储器储存装置的一耦接关系。
9.如权利要求6所述的存储器储存装置,其中该存储器控制器还传送一第四讯息给该主机系统,其中该第四讯息用以通知该主机系统这些第一逻辑区块地址欲被改变。
10.如权利要求6所述的存储器储存装置,其中若该计数值符合该预设次数,该存储器控制器将该第一区域设定为一第一分割,将该第二区域设定为一第二分割,并且建立该第一分割的一文档系统与该第二分割的一文档系统。
11.一种存储器控制器,包括:
一主机接口,用以耦接至一主机系统;
一存储器接口,用以耦接至一可重写式非易失性存储器模块,该可重写式非易失性存储器模块包括多个物理区块;以及
一存储器管理电路,耦接至该连接器与该可重写式非易失性存储器模块,
其中,该存储器管理电路分配多个第一逻辑区块地址以映射至部分的这些物理区块,并将这些第一逻辑区块地址至少划分为一第一区域与一第二区域,其中该第一区域的容量为一第一容量,该第二区域的容量为一第二容量,
其中,该存储器管理电路从一主机系统接收一第一交握指令,
其中,该存储器管理电路传送一第一讯息给该主机系统以回应该第一交握指令,该第一讯息用以通知该主机系统该可重写式非易失性存储器模块包括该第一区域,
其中,该存储器管理电路从该主机系统接收一验证信息,并判断该验证信息是否符合一预设验证信息,
其中,若该验证信息不符合该预设验证信息,该存储器管理电路更新一计数值,
其中,若该计数值符合一预设次数时,该存储器管理电路重新配置多个第二逻辑区块地址,并将这些第二逻辑区块地址划分为一第三区域,其中该第三区域的容量为该第一容量与至少部份的该第二容量的相加,该存储器管理电路还提供该第三区域给该主机以供存取。
12.如权利要求11所述的存储器控制器,其中若该验证信息符合该预设验证信息,该存储器管理电路以一不断电方式重新建立该主机系统与该可重写式非易失性存储器模块的一耦接关系,
该存储器管理电路还接收一第三交握指令,并传送一第三讯息给该主机系统以回应该第三交握指令,其中该第三讯息是用以通知该主机系统该可重写式非易失性存储器模块包括该第一区域与该第二区域。
13.如权利要求11所述的存储器控制器,其中该存储器管理电路还以一不断电方式重新建立该主机系统与该可重写式非易失性存储器模块的一耦接关系。
14.如权利要求11所述的存储器控制器,其中该存储器管理电路还传送一第四讯息给该主机系统,其中该第四讯息用以通知该主机系统这些第一逻辑区块地址欲被改变。
15.如权利要求11所述的存储器控制器,其中若该计数值符合该预设次数,该存储器管理电路将该第一区域设定为一第一分割,将该第二区域设定为一第二分割,并且建立该第一分割的一文档系统与该第二分割的一文档系统。
16.一种管理存储器空间的方法,用于一可重写式非易失性存储器模块,该可重写式非易失性存储器模块包括多个物理区块,该方法包括:
分配多个第一逻辑区块地址以映射到至少部分的这些物理区块,并将这些第一逻辑区块地址至少划分为一第一区域与一第二区域;
从该主机系统接收一验证信息,并判断该验证信息是否符合一预设验证信息;
若该验证信息符合该预设验证信息,执行一第二程序,该第二程序包括:
告知该主机系统该第二区域为可存取;
若该验证信息不符合该预设验证信息,更新一计数值并判断该计数值是否符合一预设次数;
若该计数值不符合该预设次数,执行一第三程序,该第三程序包括:
告知该主机系统该可重写式非易失性存储器模块该第一区域为可存取,该第二区域为不可存取;
若该计数值符合该预设次数,执行一第一程序,该第一程序包括:
设定该第二区域内的一有效数据为不可存取;
告知该主机系统该可重写式非易失性存储器模块的一第三区域为可存取,其中该第三区域包括该第一区域及至少部份的该第二区域。
17.如权利要求16所述的管理存储器空间的方法,其中在执行该第一程序之后,该方法还包括:
当从该主机接收该验证信息后,提供该第三区域给该主机系统以供存取。
18.如权利要求16所述的管理存储器空间的方法,其中该第一程序为一不可逆程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210110619.9A CN103377132B (zh) | 2012-04-16 | 2012-04-16 | 管理存储器空间的方法、存储器控制器与存储器储存装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210110619.9A CN103377132B (zh) | 2012-04-16 | 2012-04-16 | 管理存储器空间的方法、存储器控制器与存储器储存装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103377132A true CN103377132A (zh) | 2013-10-30 |
CN103377132B CN103377132B (zh) | 2016-02-10 |
Family
ID=49462280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210110619.9A Active CN103377132B (zh) | 2012-04-16 | 2012-04-16 | 管理存储器空间的方法、存储器控制器与存储器储存装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103377132B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108777714A (zh) * | 2018-06-05 | 2018-11-09 | 宁波市鄞州智伴信息科技有限公司 | 安全可靠的汽车导航通信控制系统 |
CN109165532A (zh) * | 2017-06-27 | 2019-01-08 | 慧荣科技股份有限公司 | 存储装置管理方法以及存储装置管理系统 |
CN111783163A (zh) * | 2020-07-01 | 2020-10-16 | 联想(北京)有限公司 | 一种主机保护区的实现方法、装置和电子设备 |
CN113377282A (zh) * | 2020-03-09 | 2021-09-10 | 慧荣科技股份有限公司 | 数据存储装置与数据处理方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050144363A1 (en) * | 2003-12-30 | 2005-06-30 | Sinclair Alan W. | Data boundary management |
EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
CN102334093A (zh) * | 2009-03-18 | 2012-01-25 | 株式会社日立制作所 | 存储控制装置以及虚拟卷的控制方法 |
CN102402396A (zh) * | 2010-09-15 | 2012-04-04 | 群联电子股份有限公司 | 复合式储存装置及其复合式储存媒体控制器与编址方法 |
-
2012
- 2012-04-16 CN CN201210110619.9A patent/CN103377132B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050144363A1 (en) * | 2003-12-30 | 2005-06-30 | Sinclair Alan W. | Data boundary management |
EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
CN102334093A (zh) * | 2009-03-18 | 2012-01-25 | 株式会社日立制作所 | 存储控制装置以及虚拟卷的控制方法 |
CN102402396A (zh) * | 2010-09-15 | 2012-04-04 | 群联电子股份有限公司 | 复合式储存装置及其复合式储存媒体控制器与编址方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109165532A (zh) * | 2017-06-27 | 2019-01-08 | 慧荣科技股份有限公司 | 存储装置管理方法以及存储装置管理系统 |
CN108777714A (zh) * | 2018-06-05 | 2018-11-09 | 宁波市鄞州智伴信息科技有限公司 | 安全可靠的汽车导航通信控制系统 |
CN113377282A (zh) * | 2020-03-09 | 2021-09-10 | 慧荣科技股份有限公司 | 数据存储装置与数据处理方法 |
CN111783163A (zh) * | 2020-07-01 | 2020-10-16 | 联想(北京)有限公司 | 一种主机保护区的实现方法、装置和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN103377132B (zh) | 2016-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI447580B (zh) | 管理記憶體空間的方法、記憶體控制器與記憶體儲存裝置 | |
CN103377129B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
CN101957797B (zh) | 闪速存储器逻辑区块管理方法及其控制电路与储存系统 | |
CN104423888A (zh) | 数据写入方法、存储器控制电路单元与存储器存储装置 | |
CN104732153A (zh) | 数据抹除方法、存储器控制电路单元及存储器存储装置 | |
CN104765569A (zh) | 数据写入方法、存储器控制电路单元与存储器储存装置 | |
CN102053796A (zh) | 闪存储存系统、闪存控制器与数据处理方法 | |
CN103514096A (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
CN102890655A (zh) | 存储器储存装置、其存储器控制器与有效数据识别方法 | |
CN103593296A (zh) | 数据储存方法、存储器控制器与存储器储存装置 | |
CN103136111A (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
CN102446137B (zh) | 数据写入方法、存储器控制器与存储器储存装置 | |
CN103377132B (zh) | 管理存储器空间的方法、存储器控制器与存储器储存装置 | |
CN102902626A (zh) | 区块管理方法、存储器控制器与存储器储存装置 | |
CN103218300B (zh) | 数据处理方法、存储器控制器与存储器储存装置 | |
CN102129353A (zh) | 闪存储存系统、闪存控制器与数据写入方法 | |
CN103914391A (zh) | 数据读取方法、存储器控制器与存储器存储装置 | |
CN103513930A (zh) | 存储器管理方法、存储器控制器与存储器储存装置 | |
CN103544118A (zh) | 存储器储存装置、其存储器控制器与数据写入方法 | |
CN103714008A (zh) | 数据存储方法、存储器控制器与存储器存储装置 | |
CN102999437A (zh) | 数据搬移方法、存储器控制器与存储器储存装置 | |
CN103324581B (zh) | 编程存储单元与数据读取方法、存储器控制器与储存装置 | |
CN102543184A (zh) | 存储器储存装置、其存储器控制器与数据写入方法 | |
CN102110056B (zh) | 闪存管理方法、闪存控制器与闪存存储系统 | |
CN102650971B (zh) | 存储器管理方法、存储器控制器与存储器储存装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |