CN103369253B - 成像装置及成像方法 - Google Patents

成像装置及成像方法 Download PDF

Info

Publication number
CN103369253B
CN103369253B CN201210082270.2A CN201210082270A CN103369253B CN 103369253 B CN103369253 B CN 103369253B CN 201210082270 A CN201210082270 A CN 201210082270A CN 103369253 B CN103369253 B CN 103369253B
Authority
CN
China
Prior art keywords
pixel
exposure
image
time
division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210082270.2A
Other languages
English (en)
Other versions
CN103369253A (zh
Inventor
徐辰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
JIANGSU SMARTSENS TECHNOLOGY Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU SMARTSENS TECHNOLOGY Ltd filed Critical JIANGSU SMARTSENS TECHNOLOGY Ltd
Priority to CN201210082270.2A priority Critical patent/CN103369253B/zh
Priority to PCT/CN2013/073195 priority patent/WO2013143442A1/zh
Publication of CN103369253A publication Critical patent/CN103369253A/zh
Application granted granted Critical
Publication of CN103369253B publication Critical patent/CN103369253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及成像装置及成像方法。成像装置，包括：像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；所述分裂像素具有相同颜色且彼此相邻；以及控制电路，控制所述像素阵列，且所述控制电路控制所述至少一组分裂像素中每个分裂像素的曝光时间。

Description

成像装置及成像方法
技术领域
本发明涉及成像领域，特别地涉及一种成像装置及成像方法。
背景技术
对于图像质量的要求一直以来不断地提高。获得高质量的图像离不开好的成像装置。一般而言，从两个方面进行考察可以成像装置的好坏：一个是像素集成度，也就是获得图像的分辨率；另一个是获得图像的表现力。目前，图像表现力方面得到了更多的关注。特别是不借助结构复杂的硬件而获取高分辨率高质量的图像更是成为目前成像领域研发工作的努力方向。例如，在如卡片式相机的便携式成像装置上获取高分辨率高质量的照片。
成像装置一般具有像素阵列。像素阵列中的每一个像素包括感光器件，例如光电二极管、光开关等。每个感光器件接收光的能力不同。这种能力的不同反映到成像装置上使成像装置具有不同的光动态范围，即成像装置可接收光的范围。当成像装置的光动态范围小于外界光强度的变化时，外界的景象就无法完全反映到所获取的图像中。本领域中一直希望能够有一种简便的方式能够解决这一问题。
发明内容
针对现有技术中存在的问题，根据本发明的一个方面，提出一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；所述分裂像素具有相同颜色且彼此相邻；以及控制电路，控制所述像素阵列，且所述控制电路控制所述至少一组分裂像素中每个分裂像素的曝光时间。
根据本发明的另一个方面，提出一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；以及控制电路，控制所述像素阵列；其中，所述控制电路在第一曝光时间内对所述至少一组分裂像素中的第一分裂像素曝光，得出第一图像；所述控制电路在第二曝光时间内对所述至少一组分裂像素中的第二分裂像素曝光，得出第二图像；其中，所述控制电路进一步读取所述第一图像和所述第二图像。
根据本发明的另一个方面，提出一种成像装置，包括：像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；控制电路，控制所述像素阵列；其中，所述控制电路在第一曝光时间内对所述至少一组分裂像素中的第一分裂像素曝光，得出第一图像；所述控制电路在第二曝光时间内对所述至少一组分裂像素中的第二分裂像素曝光，得出第二图像；所述第一曝光时间不同于所述第二曝光时间；其中，所述控制电路进一步读取所述第一图像和所述第二图像；以及图像处理器，其组合所述第一图像和所述第二图像。
根据本发明的另一个方面，提出一种成像方法，在如上所述的成像装置中，所述方法包括：在第一曝光时间内，对所述像素阵列中的至少一组分裂像素中的第一分裂像素进行曝光；以及在第二曝光时间内，对所述像素阵列中的所述至少一组分裂像素中的第二分裂像素进行曝光。
根据本发明的另一个方面，提出一种成像方法，包括：在第一曝光时间内，对像素阵列中的至少一组分裂像素中的第一分裂像素进行曝光，得出第一图像；在第二曝光时间内，对所述像素阵列中的所述至少一组分裂像素中的第二分裂像素进行曝光，得出第二图像，其中，第一时间不同于第二时间；同时读取所述第一图像和所述第二图像；以及组合所述第一图像和所述第二图像。
附图说明
图1是表示了一种成像装置的结构的示意图；
图2是表示了一种代表性像素结构的示意图；
图3是表示了一种代表性像素结构的示意版图；
图4是根据本发明的一个实施例的成像装置的像素阵列的示意图
图5是根据本发明的一个实施例的成像方法的流程图；
图6是根据本发明的一个实施例的像素区域结构的示意图；
图7是根据本发明的一个实施例的分裂像素的结构示意图；
图8是根据本发明的一个实施例的像素结构示意图；
图9是根据本发明的一个实施例的像素阵列的电路示意图；
图10是根据本发明的一个实施例的高分辨率模式下的时序图；
图11是根据本发明的一个实施例的高感光度模式下的时序图；
图12是根据本发明的一个实施例的高光动态范围模式下的时序图；
图13是根据本发明的一个实施例，组合分裂像素两次曝光的图像的方法流程图；
图14a-图14c是根据图13所示的实施例的组合算法的示意图；
图15是根据本发明的一个实施例的像素阵列的电路示意图；
图16是根据本发明的一个实施例，组合分裂像素4次曝光的图像的方法流程图；
图17a-图17c是根据图16所示的实施例的组合算法的示意图；以及
图18是根据本发明的一个实施例的系统的示意图。
具体实施方式
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明的目的，图1描述了一种代表性成像装置，其包含一个像素阵列。图2中描述一种代表性的像素，并且像素阵列中的所有像素通常都将以类似的方式制造。
图1表示了一种成像装置的结构的示意图。图1所示的成像装置100，例如CMOS成像装置，包括像素阵列110。像素阵列110包含排列成行和列的多个像素。像素阵列110中每一行像素由行选择线全部同时接通，且每一列像素分别由列选择线选择性地输出。每一像素具有行地址和列地址。像素的行地址对应于由行解码和驱动电路120驱动的行选择线，而像素的列地址对应于由列解码和驱动电路130驱动的列选择线。控制电路140控制行解码和驱动电路120和列解码和驱动电路130以选择地读出像素阵列中适当的行和列对应的像素输出信号。
像素输出信号包括像素重设信号Vrst和像素图像信号Vsig。像素重设信号Vrst代表重设感光器件(如光电二极管)的浮动扩散区域时从浮动扩散区域获得的信号。像素图像信号Vsig代表由感光器件所获取的代表图像的电荷转移到浮动扩散区域后所获得的信号。像素重设信号Vrst和像素图像信号Vsig均由列采样和保持电路150读取，并经过差动放大器160相减。差动放大器160所输出的Vrst-Vsig信号即表示感光器件所获取的图像信号。该图像信号经过模数转换器ADC170后转换为数字信号，然后由图像处理器180进行进一步处理，以输出数字化的图像。
图2是表示了一种代表性像素结构的示意图。图2的像素200包括光电二极管202，转移晶体管204，重设晶体管206，源极跟随晶体管208和行选择晶体管210。光电二极管202连接到转移晶体管204的源极。转移晶体管204由信号TX控制。当TX控制转移晶体管至“on”状态时，光电二极管中积累的电荷被转移到存储区域21中。同时，光电二极管202被重设。源极跟随晶体管208的栅极连接到存储区域21。源极跟随晶体管208放大从存储区域21接收的信号。重设晶体管206源极也连接到存储区域21。重设晶体管206由信号RST控制，用来重设存储区域21。像素200还进一步包括由行选择晶体管210。行选择晶体管210由信号RowSel控制，将源极跟随晶体管208放大的信号输出到输出线Vout。
图3也是表示了一种代表性像素结构的示意图。图3并不是抽象的电路逻辑关系示意图，而是具体的半导体结构示意图。图3所述的像素300包括了光电二极管302作为感光器件。像素300包括转移栅极303，其与光电二极管302和存储区域，即浮动扩散区域304一起形成转移晶体管。像素300还包括重设栅极305，其连接在浮动扩散区域304和有源区域306之间，以重设浮动扩散区域304。有源区域306连接到电极源Vaa。像素300还包括源极跟随栅极307，其连接在有源区域306和308之间，形成源极跟随晶体管，并且源极跟随栅极307通过电连接347电耦合到浮动扩散区域304。像素300进一步包括行选择晶体管栅极309，其连接在有源区域308和作为像素输出端的有源区域310之间，形成行选择晶体管。
上述晶体管的源极区/漏极区、浮动扩散区、在栅极下一级在源极/漏极区之间的沟道区、和光电二极管因其掺杂性而定义为有源区域，其与栅极结构相结合而定义有源电子装置。
对于同一图像采用不同曝光时间的两次曝光可以增加成像装置的光动态范围。如果曝光时间足够长，图像中较暗的部分可以完全反映到最终获得的图像中；但是，如果图像的光强度变化超过了成像装置的动态范围，图像中较亮的部分反映到最终获得的图像上将都是白色。也就是说，超过成像装置感光能力的这部分光强度变化信息将会丢失。如果曝光时间足够短，图像中最强的光强度也没有超过成像装置的感光能力，图像中较亮的部分的光强度变化信息将会保留；然而，由于曝光时间太短，缺乏足够的采样，图像中较暗部分的信息将会丢失。本发明的采用不同曝光时间增加成像装置光动态范围的方法就综合考虑了上述两种情况。对于同一图像，采用不同的曝光时间进行两次曝光；然后在图像的后续处理过程中，综合考虑两次曝光的结果从而将两次曝光得到的图像信息都反映在最终获得的图像中。因为最终获得的图像既保留了图像中较亮部分的信息，也保留了图像中较暗部分的信息，所以图像反映了更大范围的光强度变化。由此，可以在不增加任何硬件代价的前提下提高成像装置的光动态范围。
本发明创新地提出了一种分裂像素的理念，从而在不降低成像装置图像分辨率的前提下，通过多次曝光来大幅度提高成像装置的光动态范围。并且本发明的成像装置可以在高光动态范围模式和非高光动态范围模式之间自由切换。
图4是根据本发明的一个实施例的成像装置的像素阵列的示意图。如图所示，像素阵列400是彩色像素阵列，R、G和B分别代表红、绿和蓝不同的颜色，S代表曝光时间短的像素，L代表曝光时间长的像素。由此，像素GS就代表曝光时间短的绿色像素，RL就代表曝光时间长的红色像素，以此类推。从图中明确可以看出，像素阵列400中的像素不是通常的正方形(包括类似正方形)，而是从一个正方形的像素分裂成两个矩形(包括类似矩形)的分裂像素。当然，一个像素也可以分为两部分或是更多部分(子像素sub-pixel或分裂像素split-pixel)。根据本发明的一个实施例，分裂像素也可以是正方形的。以像素群组410为例，其包括像素411-418。左上角的G像素被2个矩形像素GS411和GL412代替，右上角的R像素被2个矩形像素RS413和RL414代替，左下角的B像素被2个矩形像素BS415和BL416代替，右下角的G像素被2个矩形像素GS417和GL418代替。这样，原本的4个像素分裂成8个像素。由于分裂像素可以被认为来自同一像素，因此各个分裂像素具有相同的颜色而且彼此相邻；并且分裂像素之间的距离远小于原本像素之间的距离，即分裂后各个组分裂像素之间的距离。例如：直接相邻的两个分裂像素之间的距离为大约0.25um；而各个组分裂像素之间的距离(即未分裂前各个像素之间的距离)为大约0.5um。
同一像素分裂成的两个分裂像素的曝光时间长短可以不同。在每一个分裂像素中实现一个不同的曝光读出。在后续处理中组合所有的分裂像素后就会形成一个完整的高动态范围的图像。而且，如果不需要高动态范围的图像时，所有的分裂像素会在同一时间以同一个曝光值读出。因为所有的分裂像素的输出信号会叠加，这样会对低光照的感光度有较大提升。同时也就实现了从高光动态范围(High Dynamic Range)HDR模式到高感度非HDR模式的无缝转换。当然，如果分裂像素的曝光时间是独立的，其也可以作为独立像素输出，从而提高成像装置的分辨率。
图5是根据本发明的一个实施例的成像方法的流程图。如图5所示，成像方法500采用包含像素阵列的成像装置摄取图像。该成像装置具有预定的光动态范围。该成像装置的像素阵列包括至少一组像素，其可以被认为是由一个像素分裂而来，其中至少包括第一分裂像素和第二分裂像素。在步骤510，判断是否待摄取的图像的光强度变化超过了成像装置的光动态范围，如果超过，则启动高光动态范围模式，否则采用正常模式摄取图像。现有的成像装置，例如数码相机，很多都带有一个显示屏，以向用户实时显示成像装置的镜头所指向的目标。通过实时图像可以分辨图像是否过亮或过暗，是否反映了希望关注的细节，从而可以直接分辨是否应当启用高光动态范围模式。应当注意，成像装置的显示屏仅是说明目的。本发明的成像装置或者成像方法并不要求包含显示屏。
还可以采用多种方法来判断待摄取的图像的光强度是否超出成像装置的光动态范围。例如，可以通过计算图像的平均亮度，对比度，或者关注区域亮度或对比度与其他区域的关系来进行判断。例如，一般而言，图像都会有一个关注区域(ROI，Region OfInterest)。摄取的图像应当尽可能反映关注区域的细节。在关注区域的细节得到最好处理的情况下，判断图像的其他区域是否过亮或者过暗，从而可以确定光强度变化是否超出成像装置的光动态范围。
如果需要待摄取的图像的光强度是否超出成像装置的光动态范围，在步骤520，切换到高光动态模式，否则仍采用正常模式摄取图像。在步骤530，对整个像素阵列中至少一组像素中的第一分裂像素采用第一曝光时间曝光。在步骤540，对整个像素阵列中该至少一组像素中的第二分裂像素采用第二曝光时间曝光。第一曝光时间不同于第二曝光时间。根据本发明的一个实施例，第一曝光时间长于第二曝光时间。例如，第一曝光时间是40毫秒，第二曝光时间是10毫秒。在步骤550，读出，最好同时读出，整个像素阵列中该至少一组像素中第一分裂像素和第二分裂像素。在步骤560，将从整个像素阵列中该至少一组像素中第一分裂像素得出的图像与从整个像素阵列中该至少一组像素中第二分裂像素得出的图像组合，从而得出最终的图像。由此，最终图像中既包括了第一分裂像素所获取的待摄取图像中较暗部分的信息，也包括了第二分裂像素所获取的待摄取图像中较亮部分的信息。所以，最终图像中获得了比成像装置本身更大的光动态范围。
图6是根据本发明的一个实施例的像素区域结构的示意图。如图所示，像素阵列600的像素区域包括微距镜层610、色彩滤镜层620、互连层630和半导体层640。微距镜层610在像素区域的最外层，示例性地，包括：微距镜611-613。如图所示，每个微距镜将外界的光聚焦到对应的光电二极管上。色彩滤镜层620在微距镜层610下方，用来滤除除特定颜色光外的其他颜色的光，从而使像素只对某一选定颜色的光感光，示例性地，包括：R、G和B三种滤镜。半导体层640包括P型衬底以及在P型衬底上形成的光电二极管。互连层630用来互连金属走线，实现信号传输，示例性地，包括：金属走线633。根据本发明的一个实施例，晶体管栅极636也设置在互连层630。
进一步地，在实现本发明的分裂像素的技术方案时，以下2个问题是值得关注的问题。首先，由于采用了非方形的分裂像素，非方形像素周边的边角效应可能对暗电流的影响。而且，如果希望微距镜聚光到光电二极管上，微距镜也必须是矩形。矩形的微距镜增加了加工的难度：(1)使用回流工艺(re-flow process)有可能在长边发生融合效应(mergeeffect)；(2)长边和短边曲线形状上会有不同，短边会比长边形状更曲线一些。其次，由于分裂后的两个或多个分裂像素距离很近，分裂像素之间的晕散(blooming)现象会产生很大的干扰，影响图像质量。特别是当曝光时间的长短不同时，晕散现象会更为明显。
图7是根据本发明的一个实施例的分裂像素的结构示意图。如图所示，像素阵列700中的示例性的像素701分成上下两个矩形的分裂像素702和703。以像素702为例，其包括了微距镜704和在微距镜704下方的光电二极管706。同时参考图3，像素702还包括转移栅极712和重设栅极714。各种控制信号的走线722与转移栅极712和重设栅极714分别连接。由于此部分已在图1-图3中详细说明，图7中仅以走线722示例性示出，这里也不再赘述。类似地，像素703包括了微距镜705和在微距镜705下方的光电二极管707。同时参考图3，像素703还包括转移栅极713和重设栅极715。各种控制信号的走线724与转移栅极713和重设栅极715分别连接。类似地，图7中仅以走线724示例性示出，不再赘述。
图7中所示的是根据本发明的实施例的经过优化的像素版图。其中，像素701内的微距镜和在微距镜下方的光电二极管放置在矩形分裂像素版图中的一侧，而各种晶体管和信号连线则放置在矩形分裂像素版图中的另一侧。由此，微距镜的边缘到矩形像素另一侧的边缘之间被留出了一个区域(如图中附图标记d所示)。如果从整个像素阵列来看，在各个分裂像素的之间出现了一个“空隙”(gap)。从成像装置的像素阵列的设计上看，“空隙”是应当尽可能避免的。然而，通过留出“空隙”，本发明的这一实施例可以有效的解决因长边和短边曲线形状上会有不同而影响到的光线聚焦效果问题。同时，这也为微距镜的加工提供了方便，降低了加工微距镜的成本。
图8是根据本发明的一个实施例的像素结构示意图。特别地，图8详细示出了例如图6中所示的半导体层的结构。另外，图8还详细地描述了本发明的一个实施例中为防止电子晕散而采取措施。如图所示，像素阵列800包括了2个分裂像素810和820。图中示出了两个分裂像素810和820的光电二极管的PN结。在光电二极管感光时，光电二极管中会富集电子。由于热运动或者其他原因，部分电子会从光电二极管中脱离而进入到衬底中，形成晕散(blooming)电子。特别是对于本发明而言，两个分裂像素的曝光时间可能不同。例如，分裂像素810是两个分裂像素中采用曝光较长的那个像素，分裂像素820是两个分裂像素中采用曝光较短的那个像素。由于分裂像素810曝光时间较长，在其光电二极管中产生的光感应电子数要远远多于分裂像素820。因此，分裂像素810中的部分电子会脱离而进入到分裂像素820中，造成在分裂像素820中产生错误光感应电荷。
为了避免出现上述情况，很重要的一个方面就是分裂像素之间的有效隔离。如图8所示，根据本发明的一个实施例，以下3种方式被采用以进行有效隔离。
(1)P阱(P-well)
P阱能够形成一个电子势垒，来阻止晕散电子。对于表面晕散电子和中间晕散电子，P阱都比较有效。如图8所示，分裂像素810和820具有一个宽度为L2的P阱，P阱中具有宽度为L1的浅沟道隔离(shallow trench isolation，STI)。STI和P阱的宽度尺寸非常重要。STI宽度不宜过窄，否则就会影响到STI的形成和深度，以至于影响到场氧(field oxide)晶体管的开启特性，造成逻辑错误。STI宽度也不宜过宽，如果太接近P阱的边缘，会造成非常高的暗电流。这是因为在STI边缘区域，硅晶体结构变形较大，缺陷也比较集中，缺陷会造成电子-空穴的产生，导致在没有光线的情况下也有较大电流流过。同样，P阱的宽度不宜太窄，否则在掺杂(drive in)的时候会形成一个矩形的形状，会影响到Pwell的注入深度。P阱也不宜太宽，则光电二极管的面积就会被缩小，从而影响到像素的感光度。
根据本发明的一个实施例，在分裂像素的版图和工艺的设计中，所涉及的各个距离尺寸为(基于0.11um CMOS工艺)：
根据本发明的一个实施例，采用三次P阱(pwell1，pwell2，pwell3)注入的形式来平衡注入深度和表面P阱的宽度的矛盾。根据本发明的一个实施例，形成P阱的方法包括如下步骤：
1.DUV光刻胶的涂抹
将DUV光刻胶涂在晶片(wafer)表面，其使用的图案是由P阱掩膜来决定，主要覆盖像素阵列以外的区域。
2.光刻胶和掩模的检查
检查在光刻胶图像中的瑕疵。检查光刻掩膜是否与晶片之间已对准。
3.P-well离子注入1
这是三次Pwell离子注入的第一步。使用的是硼离子注入。注入的能量为中等，大约为150-260KeV，例如200KeV。能量足以满足穿透晶片表面的氧化层和STI的厚度到达下面的区域(例如：1～2um)。
4.Pwell离子注入2
这是三次Pwell离子注入的第二步。注入时的使用较高的能量使注入的硼离子能够达到较第一次注入深的衬底区域(例如：2～3um)。此次使用的能量大约为300-400KeV，例如350KeV。能量同样满足穿透晶片表面的氧化层和STI的厚度。
5.Pwell离子注入3
这是三次Pwell离子注入的第三步。注入时的使用最高的能量，例如500KeV。注入的硼离子能够穿透晶片表面的氧化层和STI的厚度，到达下面深层硅区域D1(例如：3～4um)。
6.去除光刻胶及表面清洗
把做完离子注入的晶片放到氧气等离子室清洗掉使用后的光刻胶，并将残留在晶片表面上的光刻胶的清洗。
三次P阱注入方式不但增加了注入深度，而且也会形成比较均匀的P阱分布，从而更加有效的起到隔离两个相邻分裂像素的作用。
(2)横向溢漏LOD(lateral overflow drain)
如图8所示，在分裂像素810和820的外侧各形成一个横向溢漏LOD区域841和842。LOD区域在像素积分(感光)的过程中一直处于高电压偏置。这样就会形成一个对于电子来说的一个势阱，其对于表面产生的晕散电子进行收集。
(3)N桶收集(N-tub)技术
对于深层处的晕散电子，上面的方法变得不太有效。如图8所示，本发明采用N-tub技术来解决这个问题。即通过形成一个衬底深层的N-tub收集区域收集晕散电子。
形成N-tub的方法可以有很多种。比如，可以通过晶片准备期间对整个晶片进行一个全面(blanket)注入，并采用比较高的能量来产生一定的深度。或者采用N型的衬底材料，再在其上生长P-Epi。或者，在P型衬底的晶片上，注入一层N，再打磨到N，之后再在其上生长一层P-Epi。由于N-tub的是永远偏置在高电位上，这样也会产生针对电子的势阱，用于对于深层次的blooming电子进行收集。
根据本发明的一个实施例，形成N-tub的方法包括如下步骤：
1 DUV光刻胶的涂抹
将DUV光刻胶涂在晶片(wafer)表面，其使用的图案是由P阱掩膜来决定，主要覆盖像素阵列以外的区域。
2.光刻胶和掩模的检查
检查在光刻胶图像中的瑕疵。检查光刻掩膜是否与晶片之间已对准。
3.N-tub离子注入
使用很高的离子注入能量(例如大约1MeV)把磷离子打入到晶片较深的区域D2(例如4～5微米)。这一步的离子注入计量较小，大约使用的是1x1012cm-2左右。
4.去除光刻胶及表面清洗
把做完离子注入的晶片放到氧气等离子室清洗掉使用后的光刻胶，并将残留在晶片表面上的光刻胶的清洗。
N-tub离子注入的特点是采用较大的注入能量增加注入深度，这样才不会影响到上面的感光二极管的光电学特性。并且，采用磷离子而不是砷离子的原因是，磷离子较小，不但可以被注入到较深的硅体中，而且不会对上面的结构造成离子碰撞物理损坏。
图9是根据本发明的一个实施例的像素阵列的电路示意图。如图9所示，每一分裂像素群组包括2个分裂像素。为了节约电路的有效面积，两个分裂像素可以采用晶体管共享(transistor sharing)结构。例如，两个分裂像素可以共享一组像素读出电路，其共享包括但不限于：重置晶体管，源极跟随晶体管和行选择晶体管。通过晶体管共享，可以尽量增大像素感光面积，来提高成像质量。图10是高分辨率模式下的时序图。图11是高感光度模式下的时序图。图12是高光动态范围模式下的时序图。如图9的电路连接关系所示，并参考时序图10-12，可以理解，本发明的成像装置能够自由地在高分辨率、高感光度和高光动态范围模式之间切换。
如图10所示，首先RowSel线上提供一个脉冲来选择该行。在RST线上提供一个脉冲来重设存储区域，例如图2中的存储区域21。接下来，在SHR线上提供一个脉冲来对重设后的存储区域采样，产生Vrst信号。在TxA线上同时提供一个脉冲信号将分裂像素的感光器件(如图2中的光电二极管202)上的电荷转移到其各自的存储区域上。然后在SHS线上提供一个脉冲信号，采样分裂像素的存储区域上存储的电荷以产生Vsig信号。接下来，在RST线为高时，在TxA线上提供一个脉冲以重设各自分裂像素的感光器件。感光元件在重设后开始累积电荷。对于TxB线，其与TxA线完全独立。在高分辨率模式high resolution mode(HR)下，所有的分裂像素单元都会被依次读出。因为分裂像素特别是绿颜色的分裂像素的数目为以前的两倍。这样会使整个图像的分辨率得到有效提升。
如图11所示，首先RowSel线上提供一个脉冲来选择该行。在RST线上提供一个脉冲来重设存储区域，例如图2中的存储区域21。接下来，在SHR线上提供一个脉冲来对重设后的存储区域采样，产生Vrst信号。在TxA和TxB线上同时提供一个脉冲信号将分裂像素的感光器件(如图2中的光电二极管202)上的电荷转移到其各自的存储区域上。然后在SHS线上提供一个脉冲信号，采样分裂像素的存储区域上存储的电荷以产生Vsig信号。
接下来，在RST线为高时，同时在TxA和TxB线上提供一个脉冲以重设各自分裂像素的感光器件。感光元件在重设后开始累积电荷。在高感光度模式high sensitivity mode(HS)下，长曝光和短曝光的子像素单元会使用同一个曝光值。两个子像素的信号被同时传输(TXA和TXB同时打开)，并在浮动扩散(floating diffusion)区域直接将得到电荷域的叠加。使得整个图像的低照感光度会有两倍的提升。
如图12所示，首先RowSel线上提供一个脉冲来选择该行。在RST线上提供一个脉冲来重设存储区域，例如图2中的存储区域21。接下来，在SHR线上提供一个脉冲来对重设后的存储区域采样，产生Vrst信号。在TxA和TxB线上同时提供一个脉冲信号将分裂像素的感光器件(如图2中的光电二极管202)上的电荷转移到其各自的存储区域上。然后在SHS线上提供一个脉冲信号，采样分裂像素的存储区域上存储的电荷以产生Vsig信号。
接下来，在RST线为高时，TxA线上提供一个脉冲以重设分裂像素A的感光器件。在不同的时刻，同样RST线为高时，在TxB线上提供另一个脉冲以重设分裂像素B的感光器件。感光元件在重设后开始累积电荷。由于分裂像素A和B从不同的时刻开始累积电荷；并且，如前所述，它们几乎被同时被采样，因此，具有不同的电荷累积时间，从而具有了不同的曝光时间。
图13是根据本发明的一个实施例，组合分裂像素两次曝光的图像的方法，其中第一分裂像素和第二分裂像素具有不同的曝光时间，且读取第一分裂像素得出第一输出电压，读取第二分裂像素得出第二输出电压。在本实施例中，将第一分裂像素和第二分裂像素得出的第一输出点也和第二输出电压组合以得出最终的输出电压。如图13所示，在步骤1320中，首先读取第一分裂像素的第一输出电压V1。读取的第一输出电压V1可以保持在存储器1中。在步骤1340中，将第一输出电压V1放大预定的倍数。这个预定的倍数是第二像素和第一像素曝光时间之比。例如，如果第二像素的曝光时间是第一像素曝光时间的2倍，这个放大倍数就是2。放大倍数也可以小于1。在步骤1350，确定经放大的第一输出电压V1是否超过一个预定的阈值。该预定的阈值小于或等于饱和电压。在步骤1360，如果经放大的第一输出电压V1大于阈值，则舍弃第一输出电压V1而读取并保留第二像素的第二输出电压V2。在步骤1370，如果经放大的第一输出电压V1小于阈值，则舍弃第二像素的第二输出电压V2而保留第一像素的第一输出电压V1。在步骤1380，输出保留的电压作为组合后的最终电压。
图14a-图14c是图13组合算法的一个实施例的示意图，其中圈和加号，即是HDR组合算符，用来表示组合不同的数值。在本实施例中，假设两个子像素分别为：分裂像素A和分裂像素B。其中分裂像素A的曝光时间是分裂像素B的两倍。图14a表示了分裂像素A和分裂像素B各自的响应曲线。图14b表示了在处理中对像素B的数据进行x2的运算后，分裂像素A和分裂像素B各自的响应曲线。图14c表示了对输出的数据进行比较选择完成后的响应曲线。如果数据小于Vsat值(即分裂像素的饱和电压)，则选择使用像素A的输出；如果数据大于Vsat值，则选择使用像素B x2的输出。最终的合成曲线仍然是一条直线。而最终整个感应曲线的饱和电压相当于从之前的Vsat提升到了2x Vsat。合成之后的曲线的动态范围相比只用一个曝光时间的增加量可以由以下的计算公式：
ΔDR＝20log(PixelA/PixelB)＝20log(2∶1)＝6dB
图15是根据本发明的一个实施例的像素阵列的电路示意图。如图15所示，每一分裂像素群组包括4个分裂像素，像素A-D。为了节约电路的有效面积，4个分裂像素可以采用晶体管共享(transistor sharing)结构。例如，4个分裂像素可以共享一组像素读出电路，即共享包括但不限于：重置晶体管，源极跟随晶体管和行选择晶体管。通过晶体管共享，可以尽量增大像素感光面积，来提高成像质量。图16是根据本发明的一个实施例，组合分裂像素4次曝光的图像的方法，其中第一分裂像素、第二分裂像素、第三分裂像素和第四分裂像素具有不同的曝光时间，且读取第一分裂像素得出第一输出电压，读取第二分裂像素得出第二输出电压，读取第三分裂像素得出第三输出电压，且读取第四分裂像素得出第四输出电压。在本实施例中，首先将第一分裂像素和第二分裂像素组合，同时将第三分裂像素和第四分裂像素组合，然后再将第一和第二分裂像素组合后的结果与第三和第四分裂像素组合后的结果组合以得出最终的输出电压。每次组合的方式都与图13的实施例所描述的方式类似。
如图16所示，在步骤1602中，首先读取第一分裂像素的第一输出电压V1。读取的第一输出电压V1可以保持在存储器1中。在步骤1604中，将第一输出电压V1放大预定的倍数。这个预定的倍数是第二分裂像素和第一分裂像素曝光时间之比。在步骤1605，确定经放大的第一输出电压V1是否超过一个预定的阈值。该预定的阈值小于或等于饱和电压。在步骤1606，如果经放大的第一输出电压V1大于阈值，则舍弃第一输出电压V1而读取并保留第二分裂像素的第二输出电压V2。在步骤1607，如果经放大的第一输出电压V1小于阈值，则舍弃第二分裂像素的第二输出电压V2而保留第一分裂像素的第一输出电压V1。在步骤1608，输出保留的电压作为组合后的结果，即第一结果电压。
在步骤1620中读取第三分裂像素的第三输出电压V3。读取的第一输出电压V3可以保持在存储器2中。在步骤1640中，将第一输出电压V3放大预定的倍数。这个预定的倍数是第四分裂像素和第三分裂像素曝光时间之比。在步骤1650，确定经放大的第三输出电压V3是否超过预定的阈值。该预定的阈值小于或等于饱和电压。在步骤1660，如果经放大的第三输出电压V3大于阈值，则舍弃第三输出电压V3而读取并保留第四分裂像素的第四输出电压V4。在步骤1670，如果经放大的第三输出电压V3小于阈值，则舍弃第四分裂像素的第四输出电压V4而保留第三分裂像素的第三输出电压V3。在步骤1680，输出保留的电压作为组合后的结果，即第二结果电压。
接下来，组合第一结果电压和第二结果电压。在步骤1690中，将第一结果电压放大预定的倍数。这个预定的倍数是第二分裂像素和第一分裂像素曝光时间之比与第四分裂像素和第三分裂像素曝光时间之比的乘积。在步骤1691，确定经放大的第一结果电压是否超过预定的阈值。该预定的阈值通常由饱和电压乘以第二分裂像素和第一分裂像素曝光时间之比与第四分裂像素和第三分裂像素曝光时间之比的均值来确定。如果经放大的第一电压大于阈值，则舍弃第一电压而读取并保留第二输出电压。在步骤1693，如果经放大的第一电压小于阈值，则舍弃第二输出电压而保留第一输出电压。在步骤1680，输出保留的电压作为组合后的结果输出。通常取第二分裂像素和第一分裂像素曝光时间之比与第四分裂像素和第三分裂像素曝光时间之比相同，例如正整数n，n＝2、4、6、8依次类推。由此，在组合第一结果电压和第二结果电压时，预订的放大倍数为n2，而阈值为n乘以饱和电压。
图17a-图17c是图16组合算法的一个实施例的示意图，其中圈和加号，即是HDR组合算符，用来表示组合不同的数值。在本实施例中，假设两个子像素分别为：分裂像素A-D。其中分裂像素A的曝光时间是分裂像素B的两倍，以此类推。图17a表示了分裂像素A-D各自的响应曲线。图17b表示了在处理中对像素A和B的数据以及分裂像素C和D分别组合后得到的响应曲线。图17c表示了继续组合像素A和B的数据以及分裂像素C和D分别组合后得到的响应曲线后得到的响应曲线。最终的合成曲线仍然是一条直线。最终整个感应曲线的饱和电压相当于从之前的Vsat提升到了8xVsat。合成之后的曲线的动态范围相比只用一个曝光时间的增加量可以由以下的计算公式：
ΔDR＝20log(PixelA/PixelD)＝20log(8∶1)＝18dB
图18是根据本发明的一个实施例的系统的示意图。图18说明包含图像传感器1810的处理器系统1800。其中，图像传感器1810如本发明所描述的图像传感器。所述处理器系统1800示范说明具有可包含图像传感器装置的数字电路的系统。在不加限制的情况下，此系统可包含计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动对焦系统、星体追踪仪系统、运动检测系统、图像稳定化系统和数据压缩系统。
处理器系统1800(例如，相机系统)通常包括中央处理单元(CPU)1840(例如微处理器)，其经由总线1801而与输入/输出(I/O)装置1820通信。图像传感器1810也经由总线1801而与CPU 1840通信。基于处理器的系统1800还包含随机存取存储器(RAM)1830，且可包含可移除存储器1850(例如快闪存储器)，其也经由总线1801而与CPU 1840通信。图像传感器1810可与处理器(例如CPU、数字信号处理器或微处理器)组合，单个集成电路或不同于所述处理器的芯片上可有或没有存储器存储装置。图像组合和处理的计算可由图像传感器1810或由CPU 1840执行。
本发明的技术内容和技术特点已揭示如上，然而所属领域技术人员仍可能基于本发明的教示和揭示内容而作出种种不背离本发明精神的替代和修正。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替代和修正，并为上述权利要求书所涵盖。

Claims (19)

1.一种成像装置，包括：
像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；所述分裂像素具有相同颜色且彼此相邻；以及
控制电路，控制所述像素阵列，且所述控制电路控制所述至少一组分裂像素中每个分裂像素的曝光时间；
其中，所述像素阵列包括相邻的第一组分裂像素和第二组分裂像素，其中两个相邻的所述分裂像素之间的距离小于所述第一组分裂像素和所述第二组分裂像素之间的距离。
2.根据权利要求1所述的成像装置，其中：所述分裂像素是矩形的。
3.根据权利要求1所述的成像装置，其中：所述分裂像素包括微距镜和光电二极管，所述微距镜和光电二极管经设置而偏向分裂像素的一侧。
4.根据权利要求1所述的成像装置，其中：所述分裂像素包括微距镜层、色彩滤镜层、互连层和半导体层，其中所述色彩滤镜层在所述微距镜层和所述互连层之间，所述半导体层中所述互连层之下。
5.根据权利要求4所述的成像装置，其中：所述分裂像素包括半导体层中的光电二极管，其中两个相邻的所述分裂像素之间具有P阱和浅沟道隔离。
6.根据权利要求5所述的成像装置，其中：所述P阱经三次P阱注入形成，所述三次P阱注入的能量分别为大约150-260KeV、大约300-400KeV和大约500KeV。
7.根据权利要求6所述的成像装置，其中：所述浅沟道隔离的宽度为大约0.1-0.3um，所述P阱的宽度为大约0.25-0.55um，所述P阱的深度为2-5um。
8.根据权利要求4所述的成像装置，其中：所述分裂像素包括半导体层中的光电二极管，其中两个相邻的所述分裂像素各自的所述光电二极管外侧设置横向溢漏区域。
9.根据权利要求4所述的成像装置，其中：所述半导体层包括N桶收集区域。
10.一种成像装置，包括：
像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；其中，所述像素阵列包括相邻的第一组分裂像素和第二组分裂像素，其中两个相邻的所述分裂像素之间的距离小于所述第一组分裂像素和所述第二组分裂像素之间的距离；以及
控制电路，控制所述像素阵列；其中，所述控制电路在第一曝光时间内对所述至少一组分裂像素中的第一分裂像素曝光，得出第一图像；所述控制电路在第二曝光时间内对所述至少一组分裂像素中的第二分裂像素曝光，得出第二图像；其中，所述控制电路进一步读取所述第一图像和所述第二图像。
11.根据权利要求10所述的成像装置，其中：所述控制电路控制使得所述第一曝光时间独立于所述第二曝光时间；或者所述第一曝光时间等于所述第二曝光时间；或者所述第一曝光时间不同于所述第二曝光时间。
12.一种成像装置，包括：
像素阵列，其包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；其中，所述像素阵列包括相邻的第一组分裂像素和第二组分裂像素，其中两个相邻的所述分裂像素之间的距离小于所述第一组分裂像素和所述第二组分裂像素之间的距离；
控制电路，控制所述像素阵列；其中，所述控制电路在第一曝光时间内对所述至少一组分裂像素中的第一分裂像素曝光，得出第一图像；所述控制电路在第二曝光时间内对所述至少一组分裂像素中的第二分裂像素曝光，得出第二图像；所述第一曝光时间不同于所述第二曝光时间；其中，所述控制电路进一步读取所述第一图像和所述第二图像；以及
图像处理器，其组合所述第一图像和所述第二图像。
13.根据权利要求12所述的成像装置，其中：所述图像处理器针对所述第一图像中的第一像素和所述第二图像中的第二像素，
将所述第一像素的第一输出电压放大预定的倍数；
确定所述经放大的第一输出电压是否超过阈值；
响应于超过阈值，舍弃所述第一输出电压，保留所述第二像素的第二输出电压；
响应于未超过阈值，保留所述第一输出电压，舍弃所述第二像素的第二输出电压。
14.根据权利要求12所述的成像装置，其中：
所述至少一组分裂像素包括第三分裂像素，其在第三曝光时间内曝光，得出第三图像；
所述至少一组分裂像素包括第四分裂像素，其在第四曝光时间内曝光，得出第四图像，其中，所述第一曝光时间、所述第二曝光时间、所述第三曝光时间和所述第四曝光时间各不相同；
其中，所述控制电路进一步在读取所述第一图像和所述第二图像的同时读取所述第三图像和所述第四图像；以及
所述图像处理器组合第一图像、第二图像、所述第三图像和所述第四图像。
15.根据权利要求14所述的成像装置，其中，所述图像处理器进一步
根据第一阈值，组合第一图像和第二图像，得出第一结果电压；
根据第二阈值，组合第三图像和第四图像，得出第二结果电压；
将所述第一结果电压放大预定倍数再乘以另一预定的倍数，得出经放大的第三输出电压；
确定所述经放大的第三输出电压是否超过饱和电压与所述第一阈值和所述第二阈值的均值的乘积；
响应于超过，舍弃所述第一结果电压，保留所述第二结果电压；
响应于未超过，保留所述第二结果电压，舍弃所述第一结果电压。
16.一种成像方法，在如权利要求1所述的成像装置中，所述方法包括：
在第一曝光时间内，对所述像素阵列中的至少一组分裂像素中的第一分裂像素进行曝光；以及
在第二曝光时间内，对所述像素阵列中的所述至少一组分裂像素中的第二分裂像素进行曝光。
17.如权利要求16所述的成像方法，其中所述第一曝光时间独立于所述第二曝光时间；或者所述第一曝光时间等于所述第二曝光时间；或者所述第一曝光时间不同于所述第二曝光时间。
18.如权利要求17所述的成像方法，根据图像针对高分辨率、高感光度、高光动态范围的需求，选择所述第一曝光时间和所述第二曝光时间的关系。
19.一种像素阵列的成像方法，其中所述像素阵列包括排列成行和列的多个像素；所述像素阵列包括至少一组分裂像素；其中，所述像素阵列包括相邻的第一组分裂像素和第二组分裂像素，其中两个相邻的所述分裂像素之间的距离小于所述第一组分裂像素和所述第二组分裂像素之间的距离；所述方法包括：
在第一曝光时间内，对像素阵列中的至少一组分裂像素中的第一分裂像素进行曝光，得出第一图像；
在第二曝光时间内，对所述像素阵列中的所述至少一组分裂像素中的第二分裂像素进行曝光，得出第二图像，其中，第一时间不同于第二时间；
同时读取所述第一图像和所述第二图像；以及
组合所述第一图像和所述第二图像。
CN201210082270.2A 2012-03-26 2012-03-26 成像装置及成像方法 Active CN103369253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210082270.2A CN103369253B (zh) 2012-03-26 2012-03-26 成像装置及成像方法
PCT/CN2013/073195 WO2013143442A1 (zh) 2012-03-26 2013-03-26 成像装置及成像方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210082270.2A CN103369253B (zh) 2012-03-26 2012-03-26 成像装置及成像方法

Publications (2)

Publication Number Publication Date
CN103369253A CN103369253A (zh) 2013-10-23
CN103369253B true CN103369253B (zh) 2017-02-08

Family

ID=49258217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210082270.2A Active CN103369253B (zh) 2012-03-26 2012-03-26 成像装置及成像方法

Country Status (2)

Country Link
CN (1) CN103369253B (zh)
WO (1) WO2013143442A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103096002B (zh) * 2013-01-16 2016-08-03 江苏思特威电子科技有限公司 成像装置及其成像方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312374A (ja) * 2003-04-07 2004-11-04 Fuji Photo Film Co Ltd 撮像方法
CN101233762A (zh) * 2005-07-28 2008-07-30 伊斯曼柯达公司 具有改善的光敏感度的图像传感器
CN101854488A (zh) * 2009-03-31 2010-10-06 索尼公司 固体摄像装置、固体摄像装置的信号处理方法以及摄像装置
CN101919238A (zh) * 2007-10-26 2010-12-15 豪威科技有限公司 用于色彩内插法的、具有简化存储器的高动态范围的图像传感器
TW201130303A (en) * 2009-09-16 2011-09-01 Altasens Inc Image sensor with wide dynamic range
CN202713478U (zh) * 2012-03-26 2013-01-30 徐辰 成像装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312374A (ja) * 2003-04-07 2004-11-04 Fuji Photo Film Co Ltd 撮像方法
CN101233762A (zh) * 2005-07-28 2008-07-30 伊斯曼柯达公司 具有改善的光敏感度的图像传感器
CN101919238A (zh) * 2007-10-26 2010-12-15 豪威科技有限公司 用于色彩内插法的、具有简化存储器的高动态范围的图像传感器
CN101854488A (zh) * 2009-03-31 2010-10-06 索尼公司 固体摄像装置、固体摄像装置的信号处理方法以及摄像装置
TW201130303A (en) * 2009-09-16 2011-09-01 Altasens Inc Image sensor with wide dynamic range
CN202713478U (zh) * 2012-03-26 2013-01-30 徐辰 成像装置

Also Published As

Publication number Publication date
WO2013143442A1 (zh) 2013-10-03
CN103369253A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US11798962B2 (en) Solid-state imaging device with a pixel having a partially shielded photoelectric conversion unit region for holding charge
US20200350358A1 (en) Solid-state imaging device, drive method thereof and electronic apparatus
CN108475691B (zh) 固态成像装置和电子设备
US7728279B2 (en) Methods, devices, and systems related to pixel arrays
US8138530B2 (en) CMOS image sensor having a crosstalk prevention structure
US9231015B2 (en) Backside-illuminated photosensor array with white, yellow and red-sensitive elements
CN101969065B (zh) 固体摄像器件、固体摄像器件制造方法和电子装置
CN103545329B (zh) 固态成像装置、制造固态成像装置的方法以及电子设备
TW201630173A (zh) 固體攝像裝置及固體攝像裝置之製造方法
US20120085888A1 (en) Back-side illuminated solid-state imaging device
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
US20060226438A1 (en) Solid-state imaging device
US20160307948A1 (en) Pixel having a plurality of pinned photodiodes
JP2010114275A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
KR20110049303A (ko) 배수 통로를 갖는 광차단 금속배선이 있는 시모스 이미지 센서 및 제조 방법
Venezia et al. $1.5\mu\mathrm {m} $ Dual Conversion Gain, Backside Illuminated Image Sensor Using Stacked Pixel Level Connections with 13ke-Full-Well Capacitance and 0.8 e-Noise
CN202713478U (zh) 成像装置
CN103811512A (zh) 一种防止图像弥散的图像传感器像素结构及其制造方法
US7808022B1 (en) Cross talk reduction
US8462239B2 (en) Solid-state imaging device and electronic imaging device having multi-stage element isolation layer
CN103369253B (zh) 成像装置及成像方法
EP3082165B1 (en) A pixel having a plurality of pinned photodiodes
JP2012084645A (ja) 裏面照射型固体撮像装置
JPS6021680A (ja) 固体撮像素子とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151013

Address after: Four road 215513 Jiangsu Province along the Yangtze River in Changshou City Development Zone No. 11 Branch Park Room 301

Applicant after: JIANGSU SMARTSENS TECHNOLOGY, LTD.

Address before: Four road 215513 Jiangsu Province along the Yangtze River in Changshou City Development Zone No. 11 Branch Park Room 301

Applicant before: Xu Chen

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181017

Address after: 200233, 11 floor, innovation building, 1009 Yishan Road, Xuhui District, Shanghai.

Patentee after: Shanghai Ye Core Electronic Technology Co. Ltd.

Address before: 215513 Room 301, four Chuang Chuang, four sea road, Changshou City Development Zone, Jiangsu

Patentee before: JIANGSU SMARTSENS TECHNOLOGY, LTD.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Room 612, 6th floor, No. 111 Building, Kexiang Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 2001

Patentee after: STEVE (SHANGHAI) ELECTRONIC TECHNOLOGY CO., LTD

Address before: 200233, 11 floor, innovation building, 1009 Yishan Road, Xuhui District, Shanghai.

Patentee before: Shanghai Ye Core Electronic Technology Co. Ltd.

CP03 Change of name, title or address
CP01 Change in the name or title of a patent holder

Address after: Room 612, 6th floor, No. 111 Building, Kexiang Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 2001

Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Room 612, 6th floor, No. 111 Building, Kexiang Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 2001

Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder