CN103368686A - 用于传送及接收数据的装置和方法 - Google Patents
用于传送及接收数据的装置和方法 Download PDFInfo
- Publication number
- CN103368686A CN103368686A CN2012101017956A CN201210101795A CN103368686A CN 103368686 A CN103368686 A CN 103368686A CN 2012101017956 A CN2012101017956 A CN 2012101017956A CN 201210101795 A CN201210101795 A CN 201210101795A CN 103368686 A CN103368686 A CN 103368686A
- Authority
- CN
- China
- Prior art keywords
- data
- clock
- grouped
- partition
- during
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明公开了一种数据传送装置,包含有一数据分割单元,用来接收一原始传输数据,并将该原始传输数据分割成多个分割数据;一数据产生单元,用来根据该多个分割数据与多个时钟数据,产生多个分组数据,其中,每一时钟数据为一多比特数据;以及一数据输出单元,用来输出该多个分组数据至一数据接收装置;其中,每一分组数据包含有一分割数据与一时钟数据,该每一分组数据对应于一分组数据期间,该分割数据对应于该分组数据期间的一分割数据期间及该时钟数据对应于该分组数据期间的一时钟期间。
Description
技术领域
本发明涉及一种用于传送及接收数据的装置和方法,尤其涉及一种同时用于传送及接收包含时钟数据与传输数据的装置和方法。
背景技术
一般来说,传送端(Transmitter,TX)与接收端(Receiver,RX)在传输数据时,除了需要有传送/接收数据的机制之外,也需要有传送/接收时钟(Clock)信息的机制。在高速接口传输数据时,为了要提高信号传输质量、降低电磁干扰(Electromagnetic interference,EMI)、提供除错机制(Errorcorrection)以及节省时钟电路,一般会利用将欲传输的数据及时钟加以编码(encoding)来满足以上需求。
另外,为了重建时钟信号,已知的时钟嵌入式接口通常会在欲传输的数据或指令中,加入恢复时钟信号所需的时钟信息,俾使工作系统的时钟信号能供其正常运作,然而,通过上述工作方式将会限制传输过程中的数据传输效率。因此,提供一种更有效率的时钟信息的设计或编码方式,用以提高传输效率,同时提高产品的应用范围,已成为本领域的重要课题。
发明内容
因此,本发明的主要目的即在于提供一种同时包含时钟数据与分组数据的用于传送及接收数据的装置和方法。
本发明公开一种数据传送装置,包含有一数据分割单元,用来接收一原始传输数据,并将该原始传输数据分割成多个分割数据;一数据产生单元,用来根据该多个分割数据与多个时钟数据,产生多个分组数据,其中,每一时钟数据为一多比特数据;以及一数据输出单元,用来输出该多个分组数据至一数据接收装置;其中,每一分组数据包含有一分割数据与一时钟数据,该每一分组数据对应于一分组数据期间,该分割数据对应于该分组数据期间的一分割数据期间及该时钟数据对应于该分组数据期间的一时钟期间。
本发明公开另一种数据传送方法,包含有接收一原始传输数据,并将该原始传输数据分割成多个分割数据;根据该多个分割数据与多个时钟数据,产生多个分组数据,其中,每一时钟数据为一多比特数据;以及输出该多个分组数据至一数据接收装置;其中,每一分组数据包含有一分割数据与一时钟数据,该每一分组数据对应于一分组数据期间,该分割数据对应于该分组数据期间的一分割数据期间及该时钟数据对应于该分组数据期间的一时钟期间。
本发明公开另一种数据接收装置,包含有一数据接收单元,用来接收来自于一数据传送装置的多个分组数据;一数据撷取单元,用来根据每一分组数据中的一时钟信号,撷取出一分割数据,其中,每一时钟数据为一多比特数据;以及一数据重组单元,用来将该数据撷取单元所撷取到的该分割数据重组成一原始传输数据。
本发明公开另一种数据接收方法,包含有接收来自于一数据传送装置的多个分组数据;根据每一分组数据中的一时钟信号,撷取出一分割数据,其中,每一时钟数据为一多比特数据;以及将该数据撷取单元所撷取到的该分割数据重组成一原始传输数据分组数据。
附图说明
图1为本发明实施例一数据传输系统的示意图。
图2为本发明实施例一分组数据的示意图。
图3为本发明实施例另一分组数据的示意图。
图4为图2分组数据类型的控制指令查找表的示意图。
图5为图3分组数据类型的控制指令查找表的示意图。
图6为本发明实施例一数据传输流程的示意图。
图7为本发明实施例一数据接收流程的示意图。
其中,附图标记说明如下:
1 数据传输系统
10 数据传输装置
100 数据分割单元
102 数据产生单元
104 数据输出单元
12 数据接收装置
120 数据接收单元
122 数据撷取单元
124 数据重组单元
60 数据传输流程
70 数据接收流程
600、602、604、606、608、700、702、步骤
704、706、708
CI、CI_1、CI_10、CI_12 时钟数据
Data_ori 原始传输数据
Data_raw 分割数据
M、N、X、Y 比特数量
PA、PA_1 分组数据
Table1、Table2 控制指令查找表
具体实施方式
在本实施例中,建立一数据传输系统1包含一数据传输装置10以及一数据接收装置12,如图1所示。数据传输装置10包含有一数据分割单元100、一数据产生单元102以及一数据输出单元104。数据接收装置12包含有一数据接收单元120、一数据撷取单元122以及一数据重组单元124。另外,数据传输装置10以及数据接收装置12之间,是根据一有线或无线方式的传输来建立两者间的数据传输机制。
详细来说,数据传输装置10是通过数据分割单元100接收一原始传输数据Data_ri,较佳地,原始传输数据Data_ori包含有原始数据及/或原始传输指令,但不以此为限。数据分割单元100再根据预设好的传输协议(或根据不同需求,俾使使用者能适应性地调整该传输协议),将原始传输数据Data_ori分割成多个分割数据Data_raw,用以传输至数据产生单元102。至于数据产生单元102也同时接收时钟数据CI(或是自行产生多个时钟数据)以及多个分割数据Data_raw,并将每一分割数据Data_raw与每一时钟数据CI组合形成一分组数据PA,进而产生多个分组数据PA并提供至数据输出单元104。数据输出单元104根据前述有线或无线方式的传输将所有分组数据PA依序传输至数据接收装置12的数据接收单元120。当然,数据接收单元120也遵守有线或无线方式的传输,用以接收分组数据PA并将所接收的分组数据PA传输至数据撷取单元122。数据撷取单元122还包含一判断单元(图中未示),用来判断对应于数据产生单元102的时钟数据CI是否被正确接收及其传输格式是否满足一预设格式。数据撷取单元122进一步根据每一分组数据PA的时钟数据CI,撷取出相对应的分割数据Data_raw。最后,数据重组单元124可预设一查找表(图中未示),用来将所撷取出的分割数据Data_raw重组为原始传输数据Data_ori,以完成数据传输装置10与数据接收装置12之间的数据传输。
请参考图2,图2为本发明实施例一分组数据PA的示意图。详细来说,分组数据PA满足数据传输装置10与数据接收装置12之间有线或无线方式的传输(在此仅均以两个分组数据PA为示范),每一分组数据PA分别包含有一时钟数据CI与一分割数据Data_raw,其中,时钟数据CI是为由多个比特所组成的多比特数据,分割数据Data_raw则包含至少一比特长度的数据。举例来说,如图2所示,M与N则分别代表时钟数据CI与分割数据Data_raw的比特数量,其中,M≥2及N≥1。进一步地,每一分组数据PA是对应于一分组数据期间,而且该分组数据期间包含有一分割数据期间与一时钟期间。分割数据Data_raw会对应于该分割数据期间,时钟数据CI会对应于该时钟期间。在此情况下,针对数据传输装置10而言,每一分组数据PA将会在相对应的分组数据期间被传送出去。也就是说,分割数据Data_raw会在相对应分组数据期间中的分割数据期间被传送出去,同样地,时钟数据CI会在相对应分组数据期间中的时钟期间被传送出去。值得注意的是,在此实施例中,时钟数据CI的时钟期间是领先于分割数据Data_raw的分割数据期间。也就是说,每一分组数据PA中时钟数据CI位在分割数据Data_raw的前方。如图2所示,所有分组数据PA会依序串行连接,即前一分组的分割数据Data_raw串接其后一分组数据的时钟数据CI。相对地,在数据接收装置12中,将会先收到分组数据PA的时钟数据CI,然后才收到分组数据PA的分割数据Data_raw。因此,针对每一分组数据PA,数据撷取单元122可在检测出相对应的时钟数据CI后,再撷取出相对应的分割数据Data_raw。
换个角度来看,若改变图2中分组数据PA的组成方式,将原本位在前方一分组数据PA的分割数据Data_raw与位在其后方一分组数据PA的时钟数据CI设定为一新的分组数据,俾使时钟数据CI的时钟期间是落后于分割数据Data_raw的分割数据期间。也就是说,针对每一分组数据PA而言,时钟数据CI位在分割数据Data_raw的后方,如此一来,在数据接收装置12中,将会先收到分组数据PA中的分割数据Data_raw,然后才收到时钟数据CI。针对每一分组数据PA,数据撷取单元122便可在检测出前一分组数据PA的时钟数据CI后,撷取出相对应的分割数据Data_raw。因此,本领域技术人员,可依据使用者的不同需求,将分割数据Data_raw与时钟数据CI相对于每一分组数据PA的前后位置作适性地调整,非用以限制本发明。
值得注意地,使用者除了可改变分割数据与时钟数据相对于每一分组数据的前后位置,也可进一步将每一时钟数据进行切割。请参考图3,图3为本发明实施例一分组数据PA_1的示意图。相比较于图2中的分组数据PA,图3中每一分组数据PA_1包含分割数据Data_raw(N个比特)及时钟数据CI_1。不同的是,时钟数据CI_1包含一前导时钟数据CI_10(X个比特)及一尾端时钟数据CI_12(Y个比特)。另外,分割数据Data_raw也对应分割数据期间,而前导时钟数据CI_10及尾端时钟数据CI_12则各自对应一前导时钟期间与一尾端时钟期间。前导时钟数据CI_10的前导时钟期间领先分割数据Data_raw的分割数据期间,而尾端时钟数据CI_12的尾端时钟期间落后分割数据Data_raw的分割数据期间,也就是说,前导时钟数据CI_10位在分割数据Data_raw的前方,而尾端时钟数据CI_12位在分割数据Data_raw的后方。对于数据接收装置12而言,将依序接收到前导时钟数据CI_10、分割数据Data_raw及尾端时钟数据CI_12,让分割数据Data_raw被前导时钟数据CI_10及尾端时钟数据CI_12前后夹住的方式来形成每一分组数据PA。如此一来,在数据接收装置12中,数据撷取单元122便可在检测出前一分组数据PA的尾端时钟数据CI_12以及目前的分组数据PA的前导时钟数据CI_10后,撷取出相对应的分割数据Data_raw。
简单来说,在本实施例中,数据传输系统1建立数据传输装置10及数据接收装置12之间的有线或无线方式的传输,将原始传输数据Data_ori编码为多个分组数据PA。每一分组数据PA包含有时钟数据CI与分割数据Data_raw。根据不同需求,使用者可弹性地将时钟数据CI置于分割数据Data_raw的前方、后方,或是同时将时钟数据CI置于分割数据Data_raw的前方及后方(即分割为前导时钟数据及尾端时钟数据),皆为本发明的范畴。较佳地,针对每一位在分割数据Data_raw前方的时钟数据CI来说,其除了用来作为重建数据接收装置12的时钟信号(图中未示)的用途,尚可提供使用者利用其为多比特数据的特性,进一步设计不同多比特数据的组合来提供至不同的应用中。例如用来告知数据接收装置12的使用者,何时开始接收分割数据Data_raw,或是由数据传输装置10对应传输一控制指令至数据接收装置12。举例来说,将多比特时钟数据CI的最后两个比特,设定其数值为01,通过数字信号0变成1的瞬间作为一触发信号(机制),用以代表数据传输装置10准备开始传送分组数据PA至数据接收装置12,当数据接收单元120接收后,则传输至数据撷取单元122的判断单元进行判断,并于确认满足预设格式之后,由数据重组单元124的工作来对应还原回原始传输数据Data_ori。针对在高速传输系统中,由于数字信号的变化时间很短暂,数据接收装置12仅有非常短暂的反应时间来判断是否进行数据接收的动作,因此,也可预设多比特时钟数据CI的最后三个比特为001,即让时钟数据CI能多等待一个数字信号的反应时间,再通过数字信号由0变成1的触发信号(机制)告知数据接收装置12来准备接收分组数据PA,避免使用者产生遗漏接收分组数据PA的可能性,进而也提高数据传输系统1的传输效率。
除此之外,使用者当然能将时钟数据CI设计为其它类型的多比特数据,由数据传输装置10下达控制指令至数据接收装置12,通过以下不同实施例,可进一步来说明。请参考图4,图4为图2分组数据PA类型的控制指令查找表Table1的示意图。如图4所示,分组数据PA的时钟数据CI包含五个比特,且在此实施例中,控制指令查找表Table1将时钟数据CI的五个比特预设好六种控制指令,依序对应为00001(提高电流20%)、00101(提高电流40%)、01001(提高电流60%)、01101(提高电流80%)、10001(提高电流100%)以及XXXXX(不动作),也即使用者可通过改变不同时钟数据CI的比特数据,直接控制数据接收装置12的工作电流值。另外,请在参考图5,图5为图3分组数据PA_1类型的控制指令查找表Table2的示意图。如图5所示,分组数据PA_1的时钟数据包含前导时钟数据CI_10(1个比特)及尾端时钟数据CI_12(2个比特),且在此实施例中,控制指令查找表Table2将前导时钟数据CI_10及尾端时钟数据CI_12的三个比特预设好三种控制指令,依序对应为100(提高电流50%)、110(提高电流100%)以及0XX(不动作)。当然,如图4及图5所示的控制指令查找表Table1、Table2仅为示范性,也可设计不同时钟数据的组合来对应传输不同的控制指令,非用以限制本发明的范畴。
在本实施例的有线或无线方式的传输中,数据传输装置10所适用的一数据传输方法,可进一步归纳为一数据传输流程60,如图6所示。数据传输流程60包含以下步骤:
步骤600:开始。
步骤602:数据分割单元100接收原始传输数据Data_ori,并将原始传输数据Data_ori分割成多个分割数据Data_raw。
步骤604:数据产生单元102根据多个分割数据Data_raw与多个时钟数据CI,产生多个分组数据PA。
步骤606:数据输出单元104输出多个分组数据PA至数据接收装置12。
步骤608:结束。
除此之外,在本实施例的有线或无线方式的传输中,数据接收装置12也适用于一数据接收方法,可进一步归纳为一数据接收流程70,如图7所示。数据接收流程70包含以下步骤:
步骤700:开始。
步骤702:数据接收单元120接收来自于数据传送装置10的多个分组数据PA。
步骤704:数据撷取单元122根据每一分组数据PA中的时钟信号CI,撷取出分割数据Data_raw。
步骤706:数据重组单元124将数据撷取单元122所撷取到的分割数据Data_raw重组成原始传输数据Data_ori。
步骤708:结束。
换句话说,根据数据传输流程60以及数据接收流程70,已可建立数据传输系统1中适用于数据传输装置10及数据接收装置12之间的有线或无线方式的传输。通过将时钟信号CI放置在分割数据Data_raw的不同位置来形成传输用的分组数据PA,进一步完成传输原始传输数据Data_ori的目的。至于数据传输流程60以及数据接收流程70的细节,可参考前述实施例及图1到图5的说明,在此不赘述。
综上所述,本发明提供一种用于传送及接收数据的装置和方法,通过将欲传输的原始传输数据进行分割为多个分割数据,同时接收多个时钟数据,并将多个分割数据与多个时钟数据加以编码形成多个分组的分组数据,用以建立一数据传输系统中的一数据传输装置及一数据接收装置之间的有线或无线方式的传输。当然,使用者也可设计不同的时钟数据组合类型,除用以重建数据接收装置的一时钟信号外,也提供数据传输装置传送一控制指令至数据接收装置以达控制的目的,因此,通过本发明的实施例将能提高数据传输装置及数据接收装置之间的传输效率,同时也能提高数据传输系统的应用范围。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (20)
1.一种数据传送装置,其特征在于,包含有:
一数据分割单元,用来接收一原始传输数据,并将该原始传输数据分割成多个分割数据;
一数据产生单元,用来根据该多个分割数据与多个时钟数据,产生多个分组数据,其中,每一时钟数据为一多比特数据;以及
一数据输出单元,用来输出该多个分组数据至一数据接收装置;
其中,每一分组数据包含有一分割数据与一时钟数据,该每一分组数据对应于一分组数据期间,该分割数据对应于该分组数据期间的一分割数据期间及该时钟数据对应于该分组数据期间的一时钟期间。
2.如权利要求1所述的数据传送装置,其特征在于,针对该每一分组数据期间,该时钟期间领先于该分割数据期间。
3.如权利要求1所述的数据传送装置,其特征在于,针对该每一分组数据期间,该时钟期间落后于该分割数据期间。
4.如权利要求1所述的数据传送装置,其特征在于,针对该每一分组数据,该时钟数据包含有一前导时钟数据及一尾端时钟数据,该时钟期间包含有一前导时钟期间及一尾端时钟期间,该前导时钟数据对应于该前导时钟期间,该尾端时钟数据对应于该尾端时钟期间。
5.如权利要求4所述的数据传送装置,其特征在于,该前导时钟期间领先于该分割数据期间,且该尾端时钟期间落后于该分割数据期间。
6.如权利要求1所述的数据传送装置,其特征在于,该每一时钟数据的最后两个比特数值为01。
7.一种数据传送方法,其特征在于,包含有:
接收一原始传输数据,并将该原始传输数据分割成多个分割数据;
根据该多个分割数据与多个时钟数据,产生多个分组数据,其中,每一时钟数据为一多比特数据;以及
输出该多个分组数据至一数据接收装置;
其中,每一分组数据包含有一分割数据与一时钟数据,该每一分组数据对应于一分组数据期间,该分割数据对应于该分组数据期间的一分割数据期间及该时钟数据对应于该分组数据期间的一时钟期间。
8.如权利要求7所述的数据传送方法,其特征在于,针对该每一分组数据期间,该时钟期间领先于该分割数据期间。
9.如权利要求7所述的数据传送方法,其特征在于,针对该每一分组数据期间,该时钟期间落后于该分割数据期间。
10.如权利要求7所述的数据传送方法,其特征在于,针对该每一分组数据,该时钟数据包含有一前导时钟数据及一尾端时钟数据,该时钟期间包含有一前导时钟期间及一尾端时钟期间,该前导时钟数据对应于该前导时钟期间,该尾端时钟数据对应于该尾端时钟期间。
11.如权利要求10所述的数据传送方法,其特征在于,该前导时钟期间领先于该分割数据期间,且该尾端时钟期间落后于该分割数据期间。
12.如权利要求7所述的数据传送方法,其特征在于,该每一时钟数据的最后两个比特数值为01。
13.一种数据接收装置,其特征在于,包含有:
一数据接收单元,用来接收来自于一数据传送装置的多个分组数据;
一数据撷取单元,用来根据每一分组数据中的一时钟信号,撷取出一分割数据,其中,每一时钟数据为一多比特数据;以及
一数据重组单元,用来将该数据撷取单元所撷取到的该分割数据重组成一原始传输数据。
14.如权利要求13所述的数据接收装置,其特征在于,该数据撷取单元判断出该每一时钟数据的最后两个比特数值为01时,开始自该分组数据撷取出该分割数据。
15.如权利要求13所述的数据接收装置,其特征在于,针对该每一分组数据,该时钟数据包含有一前导时钟数据及一尾端时钟数据,该时钟期间包含有一前导时钟期间及一尾端时钟期间,该前导时钟数据对应于该前导时钟期间,该尾端时钟数据对应于该尾端时钟期间。
16.如权利要求15所述的数据接收装置,其特征在于,该前导时钟期间领先于该分割数据期间,该尾端时钟期间落后于该分割数据期间,且该数据撷取单元根据前一分组数据的该尾端时钟数据与目前分组数据的该前导时钟数据,撷取出该分割数据。
17.一种数据接收方法,其特征在于,包含有:
接收来自于一数据传送装置的多个分组数据;
根据每一分组数据中的一时钟信号,撷取出一分割数据,其中,每一时钟数据为一多比特数据;以及
将该数据撷取单元所撷取到的该分割数据重组成一原始分组数据。
18.如权利要求17所述的数据接收方法,其特征在于,根据该每一分组数据中的该时钟信号,撷取出该分割数据的步骤包含有:判断该每一分组数据中的该每一时钟数据的最后两个比特数值,并于该每一时钟数据的最后两个比特数值为01时,开始自该分组数据撷取出该分割数据。
19.如权利要求17所述的数据接收方法,其特征在于,针对该每一分组数据,该时钟数据包含有一前导时钟数据及一尾端时钟数据,该时钟期间包含有一前导时钟期间及一尾端时钟期间,该前导时钟数据对应于该前导时钟期间,该尾端时钟数据对应于该尾端时钟期间。
20.如权利要求19所述的数据接收方法,其特征在于,根据每一分组数据中的该时钟信号,撷取出该分割数据的步骤包含有:
根据前一分组数据的该尾端时钟数据与目前分组数据的该前导时钟数据,撷取出该分割数据,其中,该前导时钟期间领先于该分割数据期间,该尾端时钟期间落后于该分割数据期间。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101017956A CN103368686A (zh) | 2012-04-09 | 2012-04-09 | 用于传送及接收数据的装置和方法 |
US13/684,576 US20130266030A1 (en) | 2012-04-09 | 2012-11-26 | Device and Method for Transmitting and Receiving Data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012101017956A CN103368686A (zh) | 2012-04-09 | 2012-04-09 | 用于传送及接收数据的装置和方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103368686A true CN103368686A (zh) | 2013-10-23 |
Family
ID=49292259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012101017956A Pending CN103368686A (zh) | 2012-04-09 | 2012-04-09 | 用于传送及接收数据的装置和方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130266030A1 (zh) |
CN (1) | CN103368686A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4584695A (en) * | 1983-11-09 | 1986-04-22 | National Semiconductor Corporation | Digital PLL decoder |
US6285726B1 (en) * | 1998-05-18 | 2001-09-04 | National Semiconductor Corporation | 10/100 mb clock recovery architecture for switches, repeaters and multi-physical layer ports |
US6339790B1 (en) * | 1998-03-16 | 2002-01-15 | Fujitsu Limited | Method and system for controlling data delivery and reception based on timestamps of data records |
US6404771B1 (en) * | 1998-06-17 | 2002-06-11 | Advanced Micro Devices, Inc. | Clock lead/lag extraction in an isochronous data bus |
US20060018465A1 (en) * | 2004-07-22 | 2006-01-26 | Keiko Saeki | Information-processing system, information-processing apparatus, information-processing method, and program |
US20080074936A1 (en) * | 2006-09-21 | 2008-03-27 | Hynix Semiconductor Inc. | Read operation of multi-port memory device |
CN101286823A (zh) * | 2007-04-12 | 2008-10-15 | 中兴通讯股份有限公司 | 用于多输入多输出系统的数据传输方法及数据传输系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607549A (ja) * | 1983-06-24 | 1985-01-16 | Mitsubishi Electric Corp | 故障診断装置 |
JP4260688B2 (ja) * | 2004-06-09 | 2009-04-30 | 富士通株式会社 | データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法 |
US20090086874A1 (en) * | 2007-09-28 | 2009-04-02 | Junning Wang | Apparatus and method of elastic buffer control |
JP4900317B2 (ja) * | 2008-05-12 | 2012-03-21 | 富士通株式会社 | フレーム送信装置、フレーム送信方法およびフレーム送信プログラム |
JP5541488B2 (ja) * | 2009-02-09 | 2014-07-09 | ソニー株式会社 | コンテンツ受信装置および方法 |
US9270484B2 (en) * | 2012-01-23 | 2016-02-23 | Microsoft Technology Licensing, Llc | Data center network using circuit switching |
-
2012
- 2012-04-09 CN CN2012101017956A patent/CN103368686A/zh active Pending
- 2012-11-26 US US13/684,576 patent/US20130266030A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4584695A (en) * | 1983-11-09 | 1986-04-22 | National Semiconductor Corporation | Digital PLL decoder |
US6339790B1 (en) * | 1998-03-16 | 2002-01-15 | Fujitsu Limited | Method and system for controlling data delivery and reception based on timestamps of data records |
US6285726B1 (en) * | 1998-05-18 | 2001-09-04 | National Semiconductor Corporation | 10/100 mb clock recovery architecture for switches, repeaters and multi-physical layer ports |
US6404771B1 (en) * | 1998-06-17 | 2002-06-11 | Advanced Micro Devices, Inc. | Clock lead/lag extraction in an isochronous data bus |
US20060018465A1 (en) * | 2004-07-22 | 2006-01-26 | Keiko Saeki | Information-processing system, information-processing apparatus, information-processing method, and program |
US20080074936A1 (en) * | 2006-09-21 | 2008-03-27 | Hynix Semiconductor Inc. | Read operation of multi-port memory device |
CN101286823A (zh) * | 2007-04-12 | 2008-10-15 | 中兴通讯股份有限公司 | 用于多输入多输出系统的数据传输方法及数据传输系统 |
Also Published As
Publication number | Publication date |
---|---|
US20130266030A1 (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN201887792U (zh) | 多协议转换网关 | |
CN108512785B (zh) | 一种数据传输协议方法 | |
CN103827760B (zh) | 用于通过网关设备来传输过程映像的方法和系统 | |
CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN104144331B (zh) | 利用单sdi通道实现多路图像/视频编码数据传输的装置 | |
CN104978291A (zh) | 基于i2c总线协议的单线接口总线收发系统系统及i2c单线通讯方法 | |
EP3311296B1 (en) | Uart with automated protocols | |
CN102722462A (zh) | 一种同步通信装置及其控制方法 | |
CN105162671B (zh) | 任意主机的焊台控制系统及其控制方法 | |
CN101847135B (zh) | 串接通信系统及其通信方法 | |
CN201976096U (zh) | 一种一主多从的通讯电路 | |
CN102394655B (zh) | Mic总线上的曼码转换方法 | |
CN101650872B (zh) | 用电信息采集系统及方法 | |
CN107018151B (zh) | 一种可编程转换逻辑的CAN-LonWorks协议转换方法 | |
CN103368686A (zh) | 用于传送及接收数据的装置和方法 | |
CN206149298U (zh) | 一主多从通信网络的通信装置 | |
CN103268301A (zh) | 一种自动流的半双工uart接口电路 | |
CN114915515B (zh) | 一种基于soc的can通信方法及系统 | |
CN107995080B (zh) | 基于二线制总线的多主机通信方法 | |
CN105577671B (zh) | 音频信号与视频信号的传输方法及传输系统 | |
CN104202124B (zh) | 一种erp数据包通讯方法 | |
CN103064810A (zh) | 一种实现卫星串口通信的方法 | |
CN101577643A (zh) | 用于一测试系统的数据转换方法及其相关数据转换装置 | |
CN104917704A (zh) | 同一架构中复用10GBase-R PCS和40GBase-R PCS的方法及系统 | |
CN201839297U (zh) | 帧同步序列发送和接收电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |