CN103366034B - 具有多级逻辑区域的集成电路 - Google Patents

Abstract

本发明涉及一种在可编程集成电路上的可编程逻辑区域，其可以包括接收可编程逻辑区域输入信号的第一组查询表以及产生可编程逻辑区域输出信号的第二组查询表。多路复用器电路系统可以被插在第一和第二组查询表之间。该多路复用器电路系统可以并行接收来自第一组查询表的输出信号和可编程逻辑区域输入信号，并且可以提供相应的选定信号给第二组查询表。可编程逻辑区域输入信号可以被第一和第二组查询表共享。逻辑电路系统可以被耦合到第一组和第二组查询表的输出端。该逻辑电路系统可以被配置为逻辑组合来自第一和第二组查询表的输出信号。

Description

具有多级逻辑区域的集成电路

本申请要求于2012年3月29日提交的美国专利申请13/434,847的优先权，其全部内容合并于此以供参考。

技术领域

本发明涉及集成电路，例如可编程集成电路。

背景技术

可编程集成电路是众所周知的。可编程集成电路可以由用户编程以实施期望的定制逻辑功能。在典型方案中，逻辑设计人员使用计算机辅助设计（CAD）工具来设计定制逻辑电路。当设计过程完成时，这些工具生成配置数据。该配置数据被加载到集成电路的可编程元件中，以便配置器件执行定制逻辑电路的功能。特别地，该配置数据配置可编程集成电路中的可编程互连、可编程路由电路和可编程逻辑电路。

可编程集成电路包括被配置为接收输入信号并在接收的输入信号上执行定制逻辑功能以产生输出信号的可编程逻辑电路。每个可编程逻辑电路具有预定数量的输入端和预定数量的输出端。每个逻辑电路的输入和输出信号由遍及可编程集成电路的互连路由。可编程逻辑电路通常包括查询表，其接收输入信号并基于提供给该查询表的配置数据产生输出信号。

可编程集成电路被配置为通过将逻辑功能映射到一个或更多可编程逻辑电路来执行给定的定制逻辑功能，以便可编程逻辑电路共同执行定制逻辑功能。当配置可编程集成电路以执行定制逻辑功能时，高效使用资源例如可编程逻辑电路可能是困难的。例如，使用两个输入信号产生单个输出信号的定制逻辑功能可以被映射到具有四个输入端和一个输出端的可编程逻辑电路上。在这种情况下，四个输入端中仅有两个输入端可以被用于执行定制逻辑功能，从而导致与两个未使用的输入端关联的可编程逻辑电中的电路低效使用。

发明内容

集成电路，例如可编程集成电路可以包括可编程逻辑区域，其在相应的输入端处接收可编程逻辑区域输入信号和在相应的输出端处产生可编程逻辑区域输出信号。可编程逻辑区域输入信号可以经由互连从集成电路上的其他电路系统路由到可编程逻辑区域，并且可编程逻辑区域输出信号可以通过互连从可编程逻辑区域路由遍及集成电路。

可编程逻辑区域可以包括查询表，其从相应的可编程元件接收静态数据输出信号，并且基于可编程逻辑区域的可编程逻辑区域输入信号从静态数据输出信号中选择输出信号。可编程逻辑区域可以包括接收可编程逻辑区域输入信号的第一组查询表和产生可编程逻辑区域输出信号的第二组查询表。第一和第二组查询表可以被称为第一和第二处理级。多路复用器电路系统可以被插在第一和第二组查询表之间。

多路复用器电路可以并行接收可编程逻辑区域输入信号和来自第一组查询表的输出信号，并且可以提供相应的选定信号给第二组查询表。来自第一组查询表的输出信号可以由可编程逻辑区域提供作为附加可编程逻辑区域输出信号（例如，可编程逻辑区域可以将来自第一和第二组查询表的输出信号提供给互连以便路由到集成电路的其他逻辑上）。多路复用器电路系统可以被配置成级联配置，其中来自第一组查询表的输出信号被提供给第二组查询表。如有必要，多路复用器电路系统可以被配置成其他配置，其中可编程逻辑区域输入信号被提供给第二组查询表（例如，第一和第二组查询表独立工作的配置）。

可编程逻辑区域（例如，从互连）接收可编程逻辑区域输入信号的某些输入端可以被第一和第二组查询表共享。例如，输入端中的一个可以被耦合到第一组的第一查询表和第二组的第二查询表。在这种情况下，在该输入端接收的可编程逻辑区域输入信号可以并行提供给第一和第二查询表。

逻辑电路系统可以被耦合到第一和第二组查询表的输出端。该逻辑电路系统可以被配置为逻辑组合来自第一和第二组查询表的输出信号（例如，在集成电路的正常操作期间，通过编程关联的可编程元件来向逻辑电路系统提供期望的静态输出信号）。逻辑电路系统在第一配置中可操作，其中来自第一和第二组查询表的输出信号被传递给可编程逻辑区域输出端。逻辑电路系统在第二配置中可操作，其中来自第一和/或第二组查询表的输出信号基于来自第二组查询表的输出信号被修改。

通过参考随附的绘图和下面优选实施例的详细描述，本发明的进一步特征、本质和各种优势将变得更加明显。

附图说明

图1是根据本发明的实施例具有可编程逻辑区域的可编程集成电路的示意图。

图2是根据本发明的实施例的可编程逻辑区域的示意图，其中每个可编程逻辑区域中具有被配置为接收信号并且将信号驱动到互连上的可编程逻辑子区域。

图3是根据本发明的实施例具有级联处理级的可编程逻辑区域的示意图。

图4是根据本发明的实施例的查询表电路系统的示意图。

图5是根据本发明的实施例具有被配置为级联的查询表的可编程逻辑区域的示意图。

图6是根据本发明的实施例的可编程逻辑区域的示意图，其具有可操作以执行全加器功能的查询表电路系统。

图7是根据本发明的实施例的可编程逻辑区域的示意图，其具有共享输入信号的级联查询表。

图8是根据本发明的实施例的可编程逻辑区域的示意图，其具有可操作以组合来自查询表电路系统的输出信号的逻辑电路系统。

图9是根据本发明的实施例的可编程逻辑区域的示意图，其具有逻辑电路系统，所述逻辑电路系统具有可操作以组合来自查询表电路系统的输出信号的多路复用电路系统。

图10是根据本发明的实施例具有查询表电路系统和逻辑电路系统的可编程逻辑区域的示意图。

具体实施方式

本发明涉及可编程集成电路。可编程集成电路可以包括可编程逻辑区域、可编程互连以及可编程路由电路系统。

图1是例示性可编程集成电路器件的示意图。如图1所示，器件10可以具有输入-输出（I/O）电路系统12，其用于将信号驱离器件10并经由输入-输出引脚14从其他器件接收信号。互连资源16例如全局和局部垂直和水平导线与总线可以被用于对器件10上的信号进行路由。互连资源16包括固定互连（导线）和可编程互连（即在相应固定互连之间的可编程连接）。在本文中，互连资源16有时候可以被称为互连（例如，由固定互连和可编程互连的组合形成的互连）。

互连16可以被用于互连可编程逻辑的多个区域，例如可编程逻辑区域18。可编程逻辑区域18有时候可以被称为逻辑阵列块或可编程电路区域。根据需要，可编程逻辑区域18可以包括多组更小的逻辑区域（例如，子区域）。这些有时候可以被称为逻辑元件或自适应逻辑模块的更小逻辑区域可以使用局部互连资源互连。

可编程逻辑区域18包括可编程元件20。可编程元件20可以基于任何合适的可编程技术，例如熔丝、反熔丝、电可编程只读存储器技术、随机存取存储器单元、掩膜编程元件等。作为一个示例，可编程元件20可以由存储器单元形成。在编程期间，使用引脚14和输入-输出电路系统12，配置数据被加载到存储器单元中。存储器单元通常是随机存取存储器（RAM）单元。由于RAM单元被加载配置数据，它们有时候被称为配置RAM单元（CRAM）。

可编程逻辑区域18可以包括组合和时序逻辑电路系统。例如，可编程逻辑区域18可以包括查询表、寄存器、逻辑门和多路复用器。可编程元件20可以被用于提供静态控制输出信号，以便在正常操作期间控制可编程逻辑18中的关联逻辑电路系统的状态。例如，在器件10的正常操作之前，可编程元件20可以被加载配置数据。在这种情况下，在可编程电路系统的正常操作期间，可编程元件20可以向器件10的可编程电路系统提供静态控制输出信号。由元件20生成的输出信号通常被施加到金属氧化物半导体（MOS）晶体管（有时候被称为传输门晶体管）的栅极。在某些情况下，可编程元件20可以被用于向逻辑组件例如查询表提供静态数据输出信号，其中所述查询表基于由查询表接收的控制信号（例如，静态和/或动态控制信号）从静态数据输出信号中进行选择。

可以使用任何合适的架构来组织器件10的电路系统。例如，可编程器件10的逻辑区域18可以被组织成更大可编程逻辑区域的一系列行和列，每个更大可编程逻辑区域包括多个更小逻辑区域。器件10的逻辑资源可以由互连资源16例如关联的垂直和水平导体互连。这些导体可以包括基本横跨器件10的全部的全局导线、横跨器件10的一部分的部分线（例如半线或四分之一线）、特定长度的交错线（例如，充分互连几个逻辑区）、更小的局部线或任何其他合适的互连资源布置。根据需要，器件10的逻辑可以被布置在更多的层级或层中，其中多个大区域被互连以形成更大的逻辑部分。其他器件布置可以使用不是以行和列布置的逻辑。

可编程逻辑区域18可以包括能够被独立配置以产生相应输出的可编程逻辑子区域。每个可编程逻辑区域18可以包括任何期望数量的可编程逻辑子区域（例如，两个、三个、四个、八个或更多）。可编程逻辑子区域有时候可以被称为逻辑元件、自适应逻辑模块或可编程逻辑单元。图2是具有可编程逻辑子区域28的可编程逻辑区域18的示意图。每个可编程逻辑区域18可以具有关联的输入和输出选择电路系统21。电路系统21可以被配置为将选定的输入信号从互连16路由到可编程逻辑区域18的子区域28。可编程逻辑子区域28可以经由局部路由路径24接收选定的输入信号，并产生输出信号，所述输出信号可以通过局部路由路径24被提供给输入和输出选择电路系统21。输出选择电路系统21可以被配置为接收所述输出信号，并利用所述输出信号驱动一个或更多个选定的互连16。

可编程逻辑区域18可以被配置为通过将定制逻辑功能的一些部分映射到子区域28来执行定制逻辑功能。每个子区域28可以被配置为通过将配置数据加载到与该子区域关联的可编程元件20中来执行相应部分的定制逻辑功能。每个子区域28可以包括资源，例如多路复用器、查询表以及由可编程元件20配置的寄存器。可以向可编程逻辑子区域28提供级联的处理级和用于选择性地在每个处理级之间共享输入信号的选择电路系统。级联的处理级和选择电路系统可以提供改善的灵活性（例如，使用子区域28的有限电路资源实施定制逻辑功能）。图3是具有被级联的处理级34和38的可编程逻辑区域（子区域）28的示意图。

如图3所示，区域28可以具有接收输入信号（例如，输入信号A、B、C等）的输入端并且可以具有产生输出信号V、W、X和Y的输出端。可以基于接收的输入信号生成输出信号。区域28可以包括可编程逻辑电路系统，例如查询表（LUT）电路系统32，其可操作以接收输入信号并提供从关联的可编程元件（例如，已经被加载了配置数据的可编程元件）的静态数据输出信号中选择的输出信号。在图3的示例中，每个查询表电路系统32可以具有四个输入端，因此可以被称为4-LUT或4-输入端LUT。例如，4-LUT A可以接收输入信号B、C、D和E并产生输出信号V，而4-LUT C可以接收输入信号H、I、J和K并产生输出信号Y。

多组查询表32可以形成处理级34和38。例如，4-LUT A和4-LUT C可以形成处理级34，并且4-LUT B和4-LUT D可以形成处理级38。区域28可以包括内插在处理级34与38之间的选择级36。选择级36可以包括多路复用器40，其选择来自区域28的输入端的信号和处理级34的输出端的信号，并将选定的信号提供给处理级38。例如，第一多路复用器40可以接收输入信号B和输出信号V，并将输入信号B和输出信号V中选定的一个提供给4-LUT B。作为另一个示例，第二多路复用器40可以将输入信号H和输出信号V中选定的一个提供给4-LUT D。处理级34和38可以被称为级联级，因为处理级34的一个或更多个输出可以被提供给处理级38的输入端（例如，经由选择级36）。

查询表电路系统例如查询表电路系统32可以由多路复用电路系统形成，所述多路复用电路系统使用控制输入信号来产生从存储在相应可编程元件中的配置数据中选择的输出信号。图4是可以由多路复用电路54形成的查询表52。查询表52可以接收两个控制输入信号S0和S1，因此有时候可以被称为2-LUT。多路复用电路54可以接收输入信号S0和S1，并且使用这些输入信号产生输出信号OUT1，该输出信号OUT1具有从存储在可编程元件20中的配置数据中选择的数值。例如，当控制输入信号S0和S1都是逻辑零时，多路复用电路54可以产生具有数值D0的输出信号，而当控制输入信号S0是逻辑零且输入信号S1是逻辑1时，多路复用电路54可以产生具有数值D2的输出信号。

在图4的示例中，使用四个可编程元件20和三个多路复用器54形成2-LUT，但这仅是示范性的。根据需要，具有任何数量控制信号的查询表（例如，3-LUT、4-LUT、5-LUT等）可以使用额外的可编程元件和多路复用器形成。例如，图3的4-LUT A可以使用16个可编程元件和15个多路复用电路（例如，布置在四个连续级中的15个双输入多路复用器）形成。

通过向可编程逻辑区域28提供级联处理级，区域28可能能够适应需要比区域28的任何单个逻辑电路提供的输入端更多输入端的定制逻辑功能，而不经过互连16和输入及输出选择电路系统21路由信号。图5是一个示范性示例，其中可编程逻辑区域28的4-LUT A和4-LUT B可以被配置为级联。在图5的示例中，多路复用器40可以被配置为将4-LUT A的输出路由到4-LUTB，并且将共享的输入E路由到4-LUT B。为了便于说明，在图5中没有绘制出未用于形成级联配置的区域28的电路系统（例如，4-LUT C和4-LUT D未示出）。

在级联配置中，4-LUT A和4-LUT B可以被配置为执行选定的六输入功能。例如，4-LUT A和4-LUT B可以被配置为形成具有六个输入端的4-1多路复用器（例如，四个数据输入端和用于在四个数据输入端之间进行选择的两个控制输入端）。在这种情况下，输入信号A、C、D、E和F可以被提供作为数据输入信号和控制输入信号。例如，4-LUT A和4-LUT B可以被配置为使用输入信号E和B作为控制输入信号，其控制输入信号C、D、A或F是否被选定并被提供作为输出信号OUT2。

通过配置多路复用器40来将4-LUT A的输出信号路由到4-LUT B并将输入信号E路由到4-LUT B，4-LUT A和4-LUT B可以被配置为独立于可编程逻辑区域28的其他查询表电路系统工作。例如，4-LUT A和4-LUT B可以被配置为独立于4-LUT C和4-LUT D工作的4-1多路复用器（例如，这是因为4-LUT A和4-LUT B的输入信号可以独立于4-LUT C和4-LUT D的输出信号）。

可以向具有级联处理级的可编程逻辑区域如图3的可编程逻辑区域28提供适应附加输入信号并产生附加输出信号的查询表电路系统。该查询表电路系统可以被配置为执行全加器功能或其他期望的定制逻辑功能。图6是示出如何向可编程逻辑区域28提供适应全加器配置的查询表电路系统62（例如，电路系统62A和62B）的示意图。除了总和信号以外，每个查询表电路系统62可以接收进位输入信号并产生进位输出信号。例如，查询表电路系统62A可以使用输入信号CIN产生除了输出信号S1以外的进位输出信号COUT1，而查询表电路系统62B可以使用进位输出信号COUT1（例如，作为电路系统62B的进位输入信号）产生除了输出信号S2以外的进位输出信号COUT2。进位输出信号COUT1可以通过路由路径71（例如，在查询表电路系统62A与62B之间的直接路由路径）被路由到查询表电路系统62B。

每个查询表电路系统62可以包括查询表（LUT）64和66。LUT64、LUT66、多路复用电路68和多路复用电路70可以形成4-LUT，其可操作以接收信号X1、B、C和E，并基于所接收的信号产生输出信号S1。多路复用电路72可以接收输入信号CIN和D，并产生从输入信号CIN和D中选择的中间信号X1。

可以向查询表电路系统62A提供多路复用电路74，该多路复用电路接收由LUT66产生的中间输出信号，并产生从接收的中间输出信号中选择的输出信号COUT1（例如，电路74可以从信号X2和X3中选择输出信号COUT1）。可以基于输入信号CIN来选择输出信号COUT1。查询表电路系统62B可以基本类似于查询表电路系统62A形成，以便从由查询表生成的中间信号中选择输出信号COUT2。

在查询表电路系统62的正常配置中，多路复用电路72可以被配置为将输入信号D路由到多路复用电路68的控制输入端（例如，通过将适当的配置数据加载到关联的可编程元件20中）。换句话说，在正常配置期间，多路复用电路72可以选择输入D以提供作为输出X1。通过将输入信号D路由到多路复用电路68，LUT64和66以及多路复用电路68和70可以被配置为形成根据输入B、C、D和E产生输出S1的4-LUT。例如，在正常配置期间，查询表电路系统62A可以基本类似于图3的4-LUT A操作，并且查询表电路系统62B可以基本类似于4-LUT B操作。

可编程逻辑区域28可以被配置成全加器配置，其根据输入信号A、B、C、D、E、F和CIN产生总和与进位输出信号。在全加器配置中，电路系统62A可以被配置为对输入信号B和C执行全加器功能，以便产生总和信号S1和进位输出信号COUT1。总和信号S1和进位输出信号COUT1可以基于进位输入信号CIN来确定。多路复用电路72可以被配置为将进位输入信号CIN路由到多路复用电路68。LUT64可以被配置为基于输入信号B和C产生潜在的总和信号，并且多路复用电路68可以使用进位输入信号CIN从潜在的总和信号中选择总和信号S1。输入信号E可以引导多路复用电路70将选定的总和信号S1路由到查询表电路系统62A的输出端。LUT66和多路复用电路74可以被配置，以便进位输出信号COUT1被生成并被路由到查询表电路系统62A的输出端（例如，基于进位输入信号CIN以及输入信号B和C）。

多路复用电路74可以提供具有改善性能的查询表电路系统62。例如，查询表电路系统62B的输出信号S2和COUT2可以基于来自查询表电路系统62A的输出信号COUT1生成（例如，在配置例如全加器配置期间，查询表电路系统62B被配置为使用输出信号COUT1产生输出信号S2和/或COUT2）。在这种情况下，输出信号S2和COUT2可以相对于输出信号S1被延迟（例如，因为用于生成输出信号S1的输入信号仅仅需要穿过查询表电路系统62A，而用于生成输出信号S2和COUT2的输入信号可能需要穿过查询表电路系统62A和62B）。换句话说，输出信号S2和/或COUT2可以与关键信号路径关联。通过提供用于输入信号CIN的直接路径，以便从中间信号X2和X3中选择输出信号COUT1（例如，使得输入信号CIN能够绕开多路复用电路72），多路复用电路74可以有助于减少与产生输出信号S2和COUT2关联的延迟。

查询表电路系统62A的进位输出信号COUT1可以被路由到查询表电路系统62B（例如，经由到查询表电路系统62B的进位输入端的直接路由路径）。查询表电路系统62B可以基本类似于查询表电路系统62A形成和配置，以便电路系统62B执行全加器功能，从而基于从电路系统62A接收的进位输出信号COUT1产生总和信号S2和进位输出信号COUT2。例如，电路系统62B可以被配置为至少部分基于输入A、F和进位输出信号COUT1生成总和信号S2和进位输出信号COUT2。电路系统62B可以包括可操作以配置为产生总和信号S2的查询表电路系统的第一部分以及可操作以配置为产生进位输出信号COUT2的查询表电路系统的第二部分。

查询表电路系统例如多路复用电路72和74可以向查询表电路系统62A和62B提供基于查询表电路系统内的中间信号并基于附加输入信号产生输出信号的能力。例如，多路复用电路74可以被用于基于附加输入信号CIN和中间信号X2和X3生成输出信号COUT1，而多路复用电路72可以被用于基于输入信号D或附加输入信号CIN产生总和信号S1。

在图6的示例中，向查询表电路系统例如电路系统62A提供电路系统72和74以适应全加器配置，但这仅是示范性的。根据需要，可以向查询表电路系统62A和62B提供任何期望的电路系统（例如，多路复用电路系统、逻辑电路系统、可编程元件等），以便处理附加输入信号并产生附加输出信号。来自第一查询表电路系统（例如，电路系统62A）的一个或更多输出信号可以由选择电路系统例如多路复用电路40选择性地路由到第二查询表电路系统（例如，电路系统62B）。根据需要，来自第一查询表电路系统的一个或更多输出信号可以被直接路由到第二查询表电路系统（例如，以便减少与第二查询表的输出关联的信号延迟）。

可编程逻辑区域例如可编程逻辑区域28可以由任何期望数量的级联查询表电路系统形成。在某些情况下，用于路由去到和来自可编程逻辑区域的信号的互连资源可能是有限的。例如，相对于可编程逻辑区域占用的面积，互连可能占用集成电路上不成比例的面积数。在这种情况下，可能期望减少提供给可编程逻辑区域的输入信号的数量，从而有助于保存有限的互连资源。

在附加实施例中，可编程逻辑区域的两个或更多查询表电路系统可以共享输入信号，以便减少路由到该可编程逻辑区域的输入信号的数量。图7是具有共享输入信号的级联查询表电路系统32的可编程逻辑区域28的示意图。如图7所示，4-LUT E可操作以接收输入信号A、B、C和D并产生相应的输出信号OUT3，而4-LUT F可操作以接收输入信号B、E、F以及输入信号A与输出信号OUT3中选定的一个。

可编程逻辑区域28可以包括多路复用电路40，其被配置为选择将4-LUTE的输出信号OUT3还是输入信号A提供给4-LUT F（例如，通过将配置数据加载到可编程元件20中来配置）。多路复用电路40可以被配置为使得4-LUTE和4-LUT F独立操作或以级联配置操作。例如，多路复用电路40可以被配置为通过将配置数据加载到可编程元件20中而使得4-LUT E和4-LUT F独立操作，其中所述可编程元件20配置多路复用电路40将输入信号A路由到4-LUT F。在这种情况下，输出信号OUT3和OUT4可以独立产生（例如，可能不基于输出信号OUT3生成输出信号OUT4）。换句话说，可编程逻辑区域28能够适应两种不同的定制用户功能，其中的每一个根据四个输入信号产生一个输出信号。

可编程逻辑区域28可以被配置为通过配置多路复用电路40将输出信号OUT3从4-LUT E路由到4-LUT F而适应具有超过四个输入信号的定制用户功能。在这种配置中，4-LUT F可以被配置为基于高达六个输入信号产生输出信号OUT4（例如，因为4-LUT E和4-LUT F可以组合起来基于六个输入信号产生输出信号OUT4）。

级联查询表电路系统的数量和级联查询表电路系统使用的输入信号的数量仅是示范性的。根据需要，可编程逻辑区域28可以利用任何期望数量的级联查询表电路系统来形成（例如，两个、三个、四个或更多），所述级联查询表电路系统可以被配置为产生任何期望数量的独立输出信号，或被配置为基于两个或更多级联查询表电路系统的输入信号产生输出信号。根据需要，级联查询表电路系统中的每一个可以接收任何期望数量的输入信号，以便产生相应的输出信号。

在另一个合适的实施例中，可以向可编程逻辑区域提供查询表电路系统和被配置为组合由查询表电路系统产生的输出信号的逻辑电路系统。图8是具有产生相应输出信号OUT5和OUT6的4-LUT G和4-LUT H的示例性可编程逻辑区域28的示意图。4-LUT G可以被配置为基于输入信号A、B、C和D产生输出信号OUT5，而4-LUT H可以被配置为基于输入信号E、F、G和H产生输出信号OUT6。可以向可编程逻辑区域28提供逻辑电路系统80-1，该逻辑电路系统接收输出信号OUT5和OUT6并且可以经由可编程元件20被配置为基于接收的输出信号产生相应的输出信号OUT7。

逻辑电路系统80-1可以包括逻辑“或”门82和逻辑“与”门84。逻辑电路系统80-1可以经由可编程元件20被配置成第一配置，其中输出信号OUT7与输出信号OUT5相同（例如，其中输出信号OUT7独立于输出信号OUT6生成），或者被配置成第二配置，其中输出信号OUT7取决于输出信号OUT5和OUT6。在第二配置中，逻辑电路系统80-1可以适应需要比4-LUT G或4-LUT H提供的输入端更多的输入端的定制逻辑功能，同时有助于减少由区域28占用的面积数（例如，因为逻辑电路系统80-1可以比附加查询表电路系统占用更少的面积）。

在逻辑电路系统80-1的第一配置中，逻辑“或”门82可以经由可编程元件20被配置为传递逻辑1值到逻辑“与”门84（例如，可编程元件20可以被用于存储逻辑1）。不管输出信号OUT6的值如何，逻辑“或”门82都可以传递从编程元件20接收的逻辑1值。换句话说，无论输出信号OUT6是逻辑零还是逻辑1，逻辑“或”门82都可以产生逻辑1输出。逻辑“与”门84可以接收由逻辑“或”门82传递的逻辑1，并传递输出信号OUT5作为输出信号OUT7（例如，输出信号OUT7的值可以和输出信号OUT5的值相同）。通过在第一配置中配置逻辑电路系统80-1，可编程逻辑区域28可以基于相应的输入信号独立产生输出信号OUT7和OUT6。

在逻辑电路系统80-1的第二配置中，逻辑“或”门82可以经由可编程元件20被配置为将输出信号OUT6传递到逻辑“与”门84的第一数据输入端（例如，可编程元件20可以被用于存储逻辑0）。逻辑“与”门84可以在第二数据输入端接收来自逻辑“或”门82的输出信号OUT6并对输出信号OUT5和OUT6执行逻辑“与”操作以产生输出信号OUT7（例如，当输出信号OUT5和OUT6两者都生效时，输出信号OUT7可以生效）。

通过在第二配置中配置逻辑电路系统80-1，可编程逻辑区域28可以被配置为基于输入信号E、F、G和H产生第一输出信号OUT6并基于输入信号A、B、C和D及输出信号OUT6产生第二输出信号OUT7。换句话说，可编程逻辑区域28可以被配置为适应任何期望的定制逻辑功能，其可以被分解成使用第一子功能的输出（例如，4-LUT G的输出）和第二子功能的输出（例如，4-LUT H的输出）来执行逻辑“与”操作。在第二配置中，逻辑电路系统80-1可以允许区域28适应需要比单个查询表电路系统32提供的输入信号更多的输入信号的定制逻辑功能（例如，不需要通过输入和输出选择电路系统和互连如图2的电路系统21和互连16将中间信号例如OUT5路由到其他区域28）。

在图8的示例中，逻辑电路系统80-1由逻辑“或”门82和逻辑“与”门84形成，这仅是示范性的。根据需要，可以向可编程逻辑区域28提供用于组合两个或更多查询表电路系统输出信号的任何期望的逻辑电路。可以在逻辑电路系统的逻辑门的数据输入端并行接收查询表电路系统输出信号和可编程逻辑元件输出信号。图9是可编程逻辑电路系统28的示意图，其具有带有逻辑“或”门82和多路复用器86的逻辑电路系统80-2。

可编程逻辑区域28可以被配置成逻辑“或”配置，其中逻辑电路系统80-2对输出信号OUT5和OUT6执行逻辑“或”操作以产生输出信号OUT7，或者被配置成逻辑“与”配置，其中逻辑电路系统80-2对输出信号OUT5和OUT6执行逻辑“与”操作。通过对元件20-1进行编程以将逻辑0值提供给逻辑“或”门82，可以将逻辑电路系统80-2配置成逻辑“或”配置或逻辑“与”配置。通过向逻辑“或”门82提供逻辑0值，输出信号OUT6可以被逻辑“或”门82传递到多路复用器86的控制输入端。然后多路复用器86可以基于输出信号OUT6确定输出信号OUT7的值。例如，如果输出信号OUT6是逻辑1，则多路复用器86可以传递存储在可编程元件20-2中的值，而如果输出信号OUT6是逻辑0，则多路复用器86可以传递输出信号OUT5。

例如，可以通过分别用逻辑0值和逻辑1值对元件20-1和20-2进行编程，可以将逻辑电路系统80-2配置成逻辑“或”配置。在逻辑“或”配置中，当输出信号OUT5和OUT6中的任意一个是逻辑1时，多路复用器86可以产生具有逻辑1值的输出信号OUT7。作为另一个示例，通过用逻辑0值对元件20-1和20-2进行编程并使由4-LUT H执行的逻辑功能反相（例如，通过反相在与4-LUT H关联的可编程元件中存储为配置数据的逻辑值，使得可编程元件产生反相静态数据输出信号），可以将逻辑电路系统80-2配置成逻辑“与”配置。

在图8和图9的示例中，逻辑电路系统（例如，电路系统80-1或80-2）被用于组合4-LUT G和4-LUT H的输出，这仅是示范性的。根据需要，逻辑电路系统或其他组合逻辑电路可以被用于组合来自具有任何期望数量的输入的查询表电路系统的任何期望数量的输出。图10是具有逻辑电路系统80的可编程逻辑区域28的示意图，该逻辑电路系统80通过组合来自查询表电路系统90A和90B的输出信号OUT8和OUT9来产生输出信号OUT10。

如图10所示，查询表电路系统90A和90B可以接收相应的输入信号92和96。例如，电路系统90A可以接收一个或更多输入信号92。查询表电路系统90A和90B可以共享一个或更多输入信号94（例如，输入信号94可以由查询表电路系统90A和90B并行接收和处理）。例如，查询表电路系统90A和90B可以共享一个、两个、三个或更多输入信号94。查询表电路系统90A可以（例如，通过对元件20进行编程）被配置为基于输入信号92和/或共享的输入信号94产生输出OUT8，而查询表电路系统90B可以被配置为基于输入信号96和/或共享的输入信号94产生输出OUT9。

根据需要，查询表电路系统90A和90B可以经由可选的路由路径104耦合。例如，查询表电路系统90A和90B可以被配置成级联的配置，其中来自查询表电路系统90A的输出信号OUT8经由可选的路由路径104被路由到查询表电路系统90B，或者被配置成正常配置，其中输出信号OUT9由查询表电路系统90B独立于输出信号OUT8产生。

逻辑电路系统80可以包括逻辑门，例如逻辑“与”门、逻辑“或”门、逻辑“与非”门、逻辑“或非”门或其他逻辑门。逻辑门可以被用于对输出端OUT8和OUT9执行逻辑功能以生成输出信号OUT10。逻辑电路系统80可以通过关联的可编程元件20进行配置以便在组合输出信号OUT8和OUT9时执行不同的逻辑功能，或者可以被配置为将输出信号OUT10与输出信号OUT9隔离。某些逻辑门可以在逻辑门的输入端处接收来自可编程元件20的逻辑值，并且可以通过用适当的值对元件20进行编程而配置逻辑门，以便逻辑门产生期望的输出值。

输出信号OUT10和OUT9可以被存储在存储电路系统98中。存储电路98系统可以是触发器、寄存器或其他存储元件，其存储输出信号OUT10和OUT9并提供相应的延迟输出信号OUT10D和OUT9D（例如，输出信号OUT10D和OUT9D可以相对于输出信号OUT10和OUT9延迟一个或更多系统时钟周期）。存储电路系统98有时候可以被称为延迟元件，这是因为通过电路98的信号可能被延迟。根据需要，延迟输出信号OUT10D和OUT9D可以经由反馈路径102提供给查询表电路系统90A和90B（例如，输出信号OUT10D可以经由反馈路径102路由到查询表电路系统90A，而不用穿过互连例如图2的互连16和输入输出选择电路系统例如图2的电路系统21）。

查询表电路系统90A和90B可以被配置为基于延迟的输出信号OUT10D和OUT9D（例如，在之前的系统时钟周期中已经产生的输出信号）产生输出信号（例如，输出信号OUT8和OUT9）。在这种配置中，延迟元件98中的每一个可以形成查询表电路系统90A和90B的反馈环。例如，延迟元件98和反馈路径102可以形成从逻辑电路系统80的输出端到查询表电路系统90A的输入端的反馈环。

根据一个实施例，提供一种在可编程集成电路上的可编程逻辑区域，其包括接收可编程逻辑区域的可编程逻辑区域输入信号的第一组查询表、提供可编程逻辑区域的可编程逻辑区域输出信号的第二组查询表以及耦合在第一组查询表与第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统接收可编程逻辑区域输入信号和来自第一组查询表的输出信号，并将相应的选定信号提供给第二组查询表。

根据另一个实施例，可编程逻辑区域进一步包括由可编程逻辑区域接收可编程逻辑区域输入信号的输入端，其中所述输入端中的至少一个输入端并行耦合于第一和第二组查询表。

根据另一个实施例，可编程逻辑区域进一步包括可操作以提供静态输出信号的可编程元件，所述静态输出信号配置多路复用器电路系统以使得第一和第二组查询表形成级联配置，其中来自第一组查询表的输出信号被提供给第二组查询表。

根据另一个实施例，可编程逻辑区域进一步包括耦合于第一和第二组查询表的逻辑电路系统，其中所述逻辑电路可操作以在第一配置中将可编程逻辑区域输出信号传递到可编程逻辑区域的输出端，并且进一步可操作以在第二配置中基于来自第一组查询表的输出信号修改可编程逻辑区域输出信号。

根据另一个实施例，逻辑电路系统包括耦合于第一和第二组查询表的逻辑“与”门以及内插在逻辑“与”门与第二组查询表之间的逻辑“或”门。

根据另一个实施例，逻辑电路系统包括耦合于第一和第二组查询表的多路复用电路以及内插在多路复用电路与第二组查询表之间的逻辑“或”门，其中所述逻辑“或”门耦合于多路复用电路的控制输入端。

根据另一个实施例，可编程逻辑区域进一步包括耦合于逻辑电路系统的延迟元件，其中所述延迟元件形成在逻辑电路系统与第一组查询表之间的反馈路径。

根据一个实施例，一种在可编程集成电路上的可编程逻辑区域，所述可编程逻辑区域包括可操作以接收可编程逻辑区域的可编程逻辑区域输入信号的第一组查询表、可操作以提供可编程逻辑区域的可编程逻辑区域输出信号的第二组查询表以及耦合在第一组查询表与第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统可操作以接收来自第一组查询表中的至少两个不同查询表的输出信号，并被配置为将来自所述两个不同查询表的输出信号中的一个路由到第二组查询表的给定查询表。

根据另一个实施例，第一组查询表进一步可操作以提供可编程逻辑区域的附加可编程逻辑区域输出信号。

根据另一个实施例，多路复用器电路系统包括多路复用器电路，每个多路复用器电路可操作以并行接收可编程逻辑区域输入信号的至少一个输入信号和来自第一组查询表的输出信号中的至少一个输出信号。

根据另一个实施例，每个多路复用器电路被耦合于可操作以产生静态输出信号的相应可编程存储器元件，所述静态输出信号配置所述多路复用器电路以便将从可编程逻辑区域输入信号中的至少一个输入信号和该多路复用器的至少一个输出信号中选定的信号路由到第二组查询表。

根据另一个实施例，可编程逻辑区域进一步包括可操作以向可编程集成电路上的互连提供可编程逻辑区域输出信号的输出端，其中所述互连可操作以遍及可编程集成电路路由可编程逻辑区域输出信号。

根据另一个实施例，可编程逻辑区域进一步包括可编程元件，所述可编程元件可操作以提供静态输出信号给多路复用器电路系统，所述多路复用器电路系统确定来自两个不同查询表的哪个输出信号被路由到第二组查询表的给定查询表。

根据另一个实施例，第一组查询表中的至少一个查询表可操作以接收进位输入信号并且至少部分基于该进位输入信号产生第一进位输出信号和第一总和信号，可编程逻辑区域进一步包括在第一组查询表中的所述至少一个查询表与第二组查询表中的给定查询表之间的路由路径，其中所述路由路径绕开多路复用器电路系统，并且其中第二组查询表的所述给定查询表可操作以通过该路由路径接收来自第一组查询表的第一进位输出信号，并且进一步可操作以至少部分基于第一进位输出信号产生第二进位输出信号和第二总和信号。

根据另一个实施例，第二组查询表可操作以接收可编程逻辑区域输入信号中的至少一个。

根据一个实施例，一种在可编程集成电路上的可编程逻辑区域，所述可编程逻辑区域包括可操作以产生第一输出信号的第一查询表电路、可操作以产生第二输出信号的第二查询表电路以及可操作以接收第一输出信号和第二输出信号的逻辑电路系统，其中所述逻辑电路进一步可操作以在第一配置中基于第一和第二输出信号生成可编程逻辑区域的可编程逻辑区域输出信号，并且在第二配置中基于第一输出信号生成可编程逻辑区域输出信号。

根据另一个实施例，可编程逻辑区域进一步包括逻辑“或”门，所述逻辑“或”门可操作以接收第二输出信号和来自可编程元件的静态数据输出信号并且基于静态数据输出信号和第二输出信号产生中间信号。

根据另一个实施例，可编程逻辑区域进一步包括逻辑“与”门，所述逻辑“与”门可操作以接收中间信号和第一输出信号并且产生可编程逻辑区域输出信号。

根据另一个实施例，可编程逻辑区域进一步包括多路复用电路，所述多路复用电路可操作以接收第一输出信号和来自附加可编程元件的附加静态数据输出信号，其中所述多路复用电路进一步可操作以接收中间信号并且基于中间信号从第一输出信号和附加静态数据输出信号中选择可编程逻辑区域输出信号。

根据另一个实施例，可编程逻辑区域进一步包括可操作以从逻辑电路系统接收可编程逻辑区域输出信号的第一可编程逻辑区域输出端，以及可操作以从第二查询表电路接收第二输出信号的第二可编程逻辑区域输出端。

根据另一个实施例，可编程逻辑区域进一步包括延迟元件，所述延迟元件可操作以接收可编程逻辑区域输出信号并提供延迟的输出信号给查询表电路系统，其中所述查询表电路系统被配置为基于延迟的输出信号生成可编程逻辑区域输出信号。

根据另一个实施例，可编程逻辑区域进一步包括逻辑门，所述逻辑门可操作以在第一数据输入端接收第二输出信号并进一步可操作以在第二数据输入端接收来自可编程元件的静态数据输出信号，其中所述逻辑门进一步可操作以基于静态数据输出信号和第二输出信号产生中间信号。

上面所述仅仅是本发明原理的示范性说明，本领域的技术人员可以在不偏离本发明范围和精神的前提下，对所述实施例做出各种修改。上述不同实施例可以单独实施或以任何组合实施。

Claims (15)

1.一种具有可编程逻辑区域的可编程集成电路，所述可编程逻辑区域包括：

第一组查询表，其可操作以接收所述可编程逻辑区域的可编程逻辑区域输入信号；

第二组查询表，其可操作以提供所述可编程逻辑区域的可编程逻辑区域输出信号；

耦合在所述第一组查询表与所述第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统中的至少一个多路复用器可操作以接收来自所述第一组查询表的所述可编程逻辑区域输入信号和输出信号并且进一步可操作以向所述第二组查询表提供相应的选定信号；

多个输入端，由所述可编程逻辑区域在所述多个输入端处接收所述可编程逻辑区域输入信号，其中所述多个输入端中的至少一个输入端并行耦合于所述第一和第二组查询表；以及

另一多路复用器，其接收所述可编程逻辑区域的附加可编程逻辑区域输入信号并且产生用于控制耦合在所述第一组与第二组查询表之间的多路复用器电路系统的至少一部分的输出。

2.根据权利要求1所定义的可编程集成电路，所述可编程逻辑区域进一步包括：

可操作以提供静态输出信号的可编程元件，所述静态输出信号配置所述多路复用器电路系统，以便所述第一和第二组查询表形成级联配置，其中来自所述第一组查询表的输出信号被提供给所述第二组查询表。

3.一种具有可编程逻辑区域的可编程集成电路，所述可编程逻辑区域包括：

第一组查询表，其可操作以接收所述可编程逻辑区域的可编程逻辑区域输入信号；

第二组查询表，其可操作以提供所述可编程逻辑区域的可编程逻辑区域输出信号；以及

耦合在所述第一组查询表与所述第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统可操作以接收来自所述第一组查询表的至少两个不同查询表的输出信号并且被配置为将来自所述两个不同查询表的输出信号之一路由到所述第二组查询表的给定查询表，并且其中所述第一组查询表进一步可操作以在所述可编程逻辑区域的输出端处提供所述可编程逻辑区域的附加可编程逻辑区域输出信号。

4.根据权利要求3所定义的可编程集成电路，其中所述多路复用器电路系统包括多个多路复用器电路，每个所述多路复用器电路可操作以并行接收所述可编程逻辑区域输入信号中的至少一个输入信号和来自所述第一组查询表的输出信号中的至少一个输出信号。

5.根据权利要求4所定义的可编程集成电路，其中所述多个多路复用器电路中的每个多路复用器电路耦合于相应的可编程存储器元件，所述可编程存储器元件可操作以产生静态输出信号，所述静态输出信号配置所述多路复用器电路，以便将从所述可编程逻辑区域输入信号中的所述至少一个输入信号和来自所述第一组查询表的输出信号中的所述至少一个输出信号中选定的信号路由到所述第二组查询表。

6.一种具有可编程逻辑区域的可编程集成电路，所述可编程逻辑区域包括：

第一组查询表，其可操作以接收所述可编程逻辑区域的可编程逻辑区域输入信号；

第二组查询表，其可操作以提供所述可编程逻辑区域的可编程逻辑区域输出信号；以及

耦合在所述第一组查询表与所述第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统可操作以接收来自所述第一组查询表的至少两个不同查询表的输出信号并且被配置为将来自所述两个不同查询表的输出信号之一路由到所述第二组查询表的给定查询表；以及

输出端，其可操作以向所述可编程集成电路上的互连提供所述可编程逻辑区域输出信号，其中所述互连可操作以遍及所述可编程集成电路路由所述可编程逻辑区域输出信号。

7.一种具有可编程逻辑区域的可编程集成电路，所述可编程逻辑区域包括：

第一组查询表，其可操作以接收所述可编程逻辑区域的可编程逻辑区域输入信号；

第二组查询表，其可操作以提供所述可编程逻辑区域的可编程逻辑区域输出信号；以及

耦合在所述第一组查询表与所述第二组查询表之间的多路复用器电路系统，其中所述多路复用器电路系统可操作以接收来自所述第一组查询表的至少两个不同查询表的输出信号并且被配置为将来自所述两个不同查询表的输出信号之一路由到所述第二组查询表的给定查询表；以及

可编程元件，其可操作以向所述多路复用器电路系统提供静态输出信号，所述多路复用器电路系统确定来自所述两个不同查询表的哪个输出信号被路由到所述第二组查询表的所述给定查询表。

8.根据权利要求7所定义的可编程集成电路，其中所述第一组查询表中的至少一个查询表接收可操作以进位输入信号并且至少部分基于所述进位输入信号产生第一进位输出信号和第一总和信号，所述可编程逻辑区域进一步包括：

在所述第一组查询表的所述至少一个查询表与所述第二组查询表的所述给定查询表之间的路由路径，其中所述路由路径绕开所述多路复用器电路系统，并且其中所述第二组查询表的所述给定查询表可操作以通过所述路由路径接收来自所述第一组查询表的所述第一进位输出信号，并且进一步可操作以至少部分基于所述第一进位输出信号产生第二进位输出信号和第二总和信号。

9.根据权利要求7所定义的可编程集成电路，其中所述第二组查询表可操作以接收至少一个所述可编程逻辑区域输入信号。

10.一种具有可编程逻辑区域的可编程集成电路，所述可编程逻辑区域包括：

可操作以产生第一输出信号的第一查询表电路；

可操作以产生第二输出信号的第二查询表电路；以及

可操作以接收所述第一输出信号和所述第二输出信号的逻辑电路系统，其中所述逻辑电路系统进一步可操作在第一配置中和第二配置中，其中在所述第一配置中基于所述第一和第二输出信号生成所述可编程逻辑区域的可编程逻辑区域输出信号，并且在所述第二配置中基于所述第一输出信号生成所述可编程逻辑区域输出信号；

可操作以从所述逻辑电路系统接收所述可编程逻辑区域输出信号的第一可编程逻辑区域输出端；以及

可操作以从所述第二查询表电路接收所述第二输出信号的第二可编程逻辑区域输出端。

11.根据权利要求10所定义的可编程集成电路，其中所述逻辑电路系统包括：

逻辑“或”门，其可操作以接收所述第二输出信号和来自可编程元件的静态数据输出信号，并且基于所述静态数据输出信号和所述第二输出信号产生中间信号。

12.根据权利要求11所定义的可编程集成电路，其中所述逻辑电路系统进一步包括：

逻辑“与”门，其可操作以接收所述中间信号和所述第一输出信号，并产生所述可编程逻辑区域输出信号。

13.根据权利要求11所定义的可编程集成电路，其中所述逻辑电路系统进一步包括：

多路复用电路，其可操作以接收所述第一输出信号和来自附加可编程元件的附加静态数据输出信号，其中所述多路复用电路进一步可操作以接收所述中间信号并基于所述中间信号从所述第一输出信号和所述附加静态数据输出信号中选择所述可编程逻辑区域输出信号。

14.根据权利要求10所定义的可编程集成电路，其进一步包括：

延迟元件，其可操作以接收所述可编程逻辑区域输出信号并向所述第一查询表电路提供延迟的输出信号，其中所述逻辑电路系统被配置为基于经延迟的输出信号生成所述可编程逻辑区域输出信号。

15.根据权利要求10所定义的可编程集成电路，其中所述逻辑电路系统进一步包括：

逻辑门，其可操作以在第一数据输入端处接收所述第二输出信号并在第二数据输入端处接收来自可编程元件的静态数据输出信号，其中所述逻辑门进一步可操作以基于所述静态数据输出信号和所述第二输出信号产生中间信号。