CN103365785A - 闪速存储器模块的地址映射方法 - Google Patents
闪速存储器模块的地址映射方法 Download PDFInfo
- Publication number
- CN103365785A CN103365785A CN201210089754XA CN201210089754A CN103365785A CN 103365785 A CN103365785 A CN 103365785A CN 201210089754X A CN201210089754X A CN 201210089754XA CN 201210089754 A CN201210089754 A CN 201210089754A CN 103365785 A CN103365785 A CN 103365785A
- Authority
- CN
- China
- Prior art keywords
- page address
- flash memory
- access
- memory module
- those
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种闪速存储器模块的地址映射方法,包括针对闪速存储器模块中的多个逻辑页地址的被更新次数进行计算,并藉以获得各该逻辑页地址的命中数。再针对闪速存储器模块中的多个物理页地址的存储页的存取速度进行分类,并形成多个存取层级。并且,依据各逻辑页地址映射的各命中数将各逻辑页地址分别映射至分属不同存取层级的各物理页地址,藉以获得页地址映射表。
Description
技术领域
本发明是有关于存储器模块的地址映射方法,且特别是有关于一种闪速存储器模块的地址映射方法。
背景技术
闪速存储器(flash memory)是一种可编程式(programmable)的只读存储器(read only memory,ROM),其允许被多次的擦除并更新所储存的数据。通常,闪速存储器被划分成多个区块(block),而每一个区块中又被细分为许多容量相同的页(page)。在此,闪速存储器存在着一个限制,就是在当对闪速存储器进行数据的更新时,必须需针对要被更新的地址所在的区块进行擦除的动作后,才能把新的数据写入。而针对闪速存储器进行数据擦除是有一定的寿命(擦除次数)的限制。并且,闪速存储器有一个特性就是闪速存储器中的每一个区块的寿命都是独立的。
基于上述闪速存储器的特性,在进行闪速存储器存取时的逻辑地址与物理地址映射时,常见有依据存储区块来进行逻辑地址与物理地址的映射。这种依据存储区块来进行逻辑地址与物理地址映射做法,在仅要更新区块中一个页地址的数据时,也必须进行整个存储区块的更新动作,非常浪费系统资源。另外,也有针对存储页来进行逻辑地址与物理地址的映射。这种针对存储页来进行地址映射的做法,则较针对存储区块来进行地址映射的做法来得有效率。
然而,在有限的资源应用下,设计出一种简单又有效的闪速存储器对地址映射方法,仍是本领域相关的设计者一个非常重要的课题。
发明内容
本发明提供一种闪速存储器模块的地址映射方法,利用页地址映射的方式,来提升闪速存储器模块的使用效率。
本发明提供一种闪速存储器模块的地址映射方法,包括针对闪速存储器模块中的多个逻辑页地址的被更新次数进行计算,并藉以获得各该逻辑页地址的命中数。再针对闪速存储器模块中的多个物理页地址的存储页的存取速度进行分类,并形成多个存取层级。并且,依据各逻辑页地址映射的各命中数将各逻辑页地址分别映射至分属不同存取层级的各物理页地址,藉以获得页地址映射表。
在本发明的一实施例中,上述的存取层级分别具有多个存取优先级。
在本发明的一实施例中,上述的“各逻辑页地址映射的各命中数将各逻辑页地址分别映射至分属不同存取层级的各物理页地址,藉以获得页地址映射表”的步骤包括:依据多个命中数临界值以及各逻辑页地址的命中数来区分逻辑页地址为多个存取频率。再将存取频率相对高的各逻辑页地址映射到相对高的各存取优先级的各存取层级所映射的各物理页地址,并藉以获得页地址映射表。
在本发明的一实施例中,上述的闪速存储器模块包括多个单阶存储单元以及多个多阶存储单元,且“针对闪速存储器模块中的物理页地址的存储页的存取速度进行分类,并形成存取层级”的步骤包括:分类单阶存储单元的物理页地址为相对高的存取层级;以及分类多阶存储单元的物理页地址为相对低的存取层级。
在本发明的一实施例中,上述的闪速存储器模块包括多个多阶存储单元,且“针对闪速存储器模块中的物理页地址的存储页的存取速度进行分类,并形成存取层级”的步骤包括:使多阶存储单元的物理页地址的第一部分以单阶存储方式进行存取,并分类第一部分的物理页地址为相对高的存取层级。同时,分类多阶存储单元的物理页地址的第二部分为相对低的存取层级。
在本发明的一实施例中,上述的闪速存储器模块包括多个多阶存储单元,且“针对闪速存储器模块中的物理页地址的存储页的存取速度进行分类,并形成存取层级”的步骤包括:设定各多阶存储单元中的多个储存位中存取速度相对高的至少一位为选中位,并分类选中位的物理页地址为相对高的存取层级。同时,分类未包括选中位映射的物理页地址为相对低的存取层级。
在本发明的一实施例中,其中还包括在闪速存储器模块配置刷新存储区块,并针对刷新存储区块中的多个物理页地址以依据刷新存储区块中的各物理页地址的存取速度进行分类,并藉以获得多个更新储存区。
在本发明的一实施例中,其中还包括接收更新逻辑页地址的更新数据,并依据更新逻辑页地址的命中数来储存更新数据至更新储存区的其中之一中。
在本发明的一实施例中,其中还包括依据页地址映射表查找出更新逻辑页地址所映射的被更新物理页地址。并且,使被更新物理页地址所属的存储区块的被更新次数加1。
在本发明的一实施例中,其中还包括当存储区块的被更新次数超过更新临界值时,删除存储区块中的所有数据。
基于上述,本发明利用将闪速存储器模块中的多个物理页地址依据其存取速度来进行分类以获得多个存取层级。并针对不同命中数的各个逻辑页地址来分类映射将数据储存到不同存取层级的物理页地址中。如此一来,常被更新的逻辑页地址可以持续映射到可以提供相对高存取速度的相对高存取层级中的物理页地址。而不常被更新的逻辑页地址则被映射到可以提供相对低存取速度的相对低存取层级中的物理页地址。并藉以有效提升闪速存储器模块的存取效率。
在本发明的一实施例中,上述的各存取层级中相对高的存取层级所提供的存储容量小于相对低的存取层级所提供的存储容量。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1绘示本发明的一实施例的闪速存储器模块的地址映射方法的流程图;
图2~图4依序绘示本发明实施例的一实施方法示意图;
图5绘示本发明实施例的刷新存储区块动作示意图。
附图标记说明:
220:命中数排序分布状态;
510:刷新存储区块;
511~51N:更新储存区;
S110~S130:地址映射的步骤;
L1~L3:存取层级;
HC:命中数;
S1~S2:存取频率。
具体实施方式
请参照图1与图3,图1绘示本发明的一实施例的闪速存储器模块的地址映射方法的流程图。图1绘示的实施例的地址映射方法为一种页地址映射的方法,其中的步骤包括:针对闪速存储器模块中的多个逻辑页地址的被更新次数进行计算,并藉以获得各逻辑页地址的命中数(hitcount)(S110)。具体一点来说明,就是针对闪速存储器模块中的各个逻辑页地址被更新存取的频率进行计算,当该逻辑页地址中的数据被要求存取一次时,则递增该逻辑页地址映射的命中数。换句话说,逻辑页地址的命中数越高的,表示该逻辑页地址被存取的次数越频繁。
另外,则针对闪速存储器模块中的多个物理页地址的存储页的存取速度进行分类,并形成多个存取层级(S120)。也就是说,将闪速存储器模块的所有的物理页地址的存储页依据其所可以提供的存取速度来分类,把所可以提供的存取速度相对较高的物理页地址的存储页分成同一个存取层级,并把所提供的存取速度相对低的物理页地址的存储页分成另一个存取层级。举个实际的例子来说明,例如,物理页地址1、2及10所能提供的存取速度均小于10纳秒(ns),而物理页地址3~9所能提供的存取速度约为100ns,并且,物理页地址10~50所能提供的存取速度则约等于10微秒(μs)。此时,可以将物理页地址1、2及10分类为第一存取层级L1,而将物理页地址3~9分类为第二存取层级L2,并将物理页地址10~50分类为第三存取层级L3。而其中的第一存取层级L1相对于第二及第三存取层级L2及L3的存取层级较高,同理,第三存取层级L3相对于第一及第二存取层级L1及L2的存取层级较低。
附带一提的是,在本实施例中,相对高的存取层级中所包括的存储页较相对低的存取层级中所包括的存储页为少。也就是说,相对高的存取层级所提供的存储空间小于相对低的存取层级所提供的存储空间。以前述范例的存取层级L1~L3来比较,第一存取层级L1的存储空间小于第二存取层级L2的存储空间,而第二存取层级L2的存储空间则小于第三存取层级L3的存储空间。
另外,上述的存取层级L1~L3各具有其相对的存取优先级。其中的第一存取层级L1的存取优先级高于第一存取层级L2,而第二存取层级L2的存取优先级高于第三存取层级L3。
在完成上述的步骤S110及S120后,接着,则依据各逻辑页地址映射的各命中数将各逻辑页地址分别映射至分属不同存取层级的各物理页地址,藉以获得页地址映射表(S130)。也就是说,将命中数较高的逻辑页地址分配映射到相对高层级的存取层级中的物理页地址,而将命中数较低的逻辑页地址分配映射到相对低层级的存取层级中的物理页地址。更具体一点来说明,就是让使用频率高的逻辑页地址可以映射并使用具有相对高的存取速度的物理页地址的存储页。如此一来,除可以达成闪速存储器模块的页地址的映射外,还可以针对闪速存储器模块的实际的使用状态来进行物理页及逻辑页地址间的映射,大幅的提升闪速存储器模块的效能。
附带一提的是,上述的步骤S110~S130皆可以通过配置在闪速存储器模块中的控制器来进行。
值得注意的是,本发明实施例的闪速存储器模块可以由多个单阶存储单元(Signal Level Cell,SLC)以及多个多阶存储单元(Multiple LevelCell,MLC)来构成。在此时,可以将单阶存储单元分类为相对高的存取层级,并将多阶存储单元分类为相对低的存取层级。本发明实施例的闪速存储器模块也可以单纯的由多个多阶存储单元来构成。在此时,则可以将其中的数个多阶存储单元以单阶存储单元的存储方式来进行操作,并将这些以单阶存储单元的存储方式来进行操作的多阶存储单元分类为相对高的存取层级,而把其余维持以多阶存储单元的存储方式来进行操作的多阶存储单元分类为相对低的存取层级。此外,在单纯利用多个多阶存储单元来构成的闪速存储器模块中,还可以选择在单一的存储单元中选择其中存取速度较快的一个或多个位来分类为相对高的存取层级,并把未被选中任何位的存储单元分类为相对低的存取层级。
请注意,上述关于存储单元的存取层级的分类都是针对这些存储单元映射的物理页地址来执行的。
以下将针对本发明实施例提出一个完整的实施范例,并藉此更详述本发明实施例的动作方式,以期使本领域的技术人员皆能了解并据以实施本发明。
以下请参照图2~图4,图2~图4依序绘示本发明实施例的一实施方法示意图。请先参照图2,当进行逻辑页地址的命中数的计算时,还包括针对逻辑页地址的命中数进行排序,并利用一个或多个预先设定命中数临界值来分类这些逻辑页地址为不同的多个存取频率。在图2的绘示中,逻辑页地址1、2、3及10的命中数HC分别等于22、21、15以及20。在针对逻辑页地址1、2、3及10的命中数高低进行排序后,可以获得命中数排序分布状态220。在此,设定命中数临界值等于20,而由于逻辑页地址1、2及10的命中数HC皆为20以上,因此,逻辑页地址1、2及10可以分类为第一存取频率S 1。另外,逻辑页地址3的命中数HC由于小于20,因此被分类为第二存取频率S2。
请注意,命中数临界值可以不只有一个。在此,可以再设定另一个命中数临界值等于10,并将命中数HC小于10的逻辑页地址分类为第三存取频率。
接着请参照图3,当进行物理页地址的存取层级分类时,则是将存取速度相近的物理页地址分成相同的存取层级,并将包含有较高存取速度存储页的物理页地址的存取层级划归为相对高的存取层级。在图3的绘示中,物理页地址1、3以及13的存储页的存取速度相近,且在所有的存储页中,最快物理页地址1、3以及13的存储页的存取速度最快,因此,物理页地址1、3以及13的存储页一同被划归属于第一(最高的)存取层级L1。相对的,物理页地址2的存储页由于其存取速度低于物理页地址1、3以及13的存储页,因此被划归为第二(次高的)存取层级L2。
当然,若存在有存取速度约等于物理页地址2的存储页,同样可以被划归为属于第二存取层级L2。若存在有存取速度低于物理页地址2的存储页的存储页,这些存储页则可以依据其物理页地址来被分类为属于第三存取层级L3。
附带一提的是,存取层级的数目可以依据实际的需求来设定,图3绘示的三个存取层级仅只是一个范例,并不用以限制本发明。
接着请参照图4,在图4的绘示中,是利用图2的命中数排序分布状态220以及图3中所完成的存取层级的分类结果来进行逻辑页地址以及物理页地址的映射。其中,存取层级L1中的物理页地址1、3以及13分别映射至命中数最高的第一存取频率S1中的逻辑页地址1、2及10。而存取层级L2中的物理页地址2映射至命中数次高的第二存取频率S2中的逻辑页地址3。并且,将上述的逻辑页地址以及物理页地址的映射关系记录在页地址映射表中。
在本发明的闪速存储器模块的地址映射方法的实施例中,其中还包括在闪速存储器模块的多个存储区块中分割出一个或多个的存储区块来作为刷新存储区块。并且,将这个刷新存储区块中的多个物理页地址以依据其存取速度进行分类,并藉以获得多个更新储存区。在上述说明中,刷新存储区块是用来当逻辑页地址中的数据被要求要进行更新时所使用。而为了能更具体说明刷新存储区块的动作方式及其所能达成的功效,以下将依据图5绘示的本发明实施例的刷新存储区块动作示意图来进行说明。
请参照图5,在图5的绘示中,刷新存储区块510被依据其所包括的物理页地址的存储页的存取速度而区分为多个更新储存区511~51N,其中N为正整数。当接收到闪速存储器模块的使用者要求对逻辑页地址1的数据进行更新时,逻辑页地址1被设定为更新逻辑页地址1,且这个更新逻辑页地址1的更新数据将会依据逻辑页地址1的命中数来选择存入更新储存区511~51N的其中一个中。举例来说,逻辑页地址1的命中数是属于相对高的存取频率时,更新逻辑页地址1的更新数据被储存在具有相对高速度的更新储存区511中的一个存储页中。另外,当接收到闪速存储器模块的使用者要求对逻辑页地址7的数据进行更新时,逻辑页地址7被设定为更新逻辑页地址7,且这个更新逻辑页地址7的更新数据将会依据逻辑页地址7的命中数来选择存入具有相对高速度的更新储存区511中的另一个存储页中。
若是所接收到的是闪速存储器模块的使用者要求对逻辑页地址15的数据进行更新时,同样的逻辑页地址15被设定为更新逻辑页地址15,且这个更新逻辑页地址15的更新数据将会依据逻辑页地址15的命中数来选择存入具有次高速度的更新储存区512中的一个存储页中。
在上述的数据更新动作中,还包括依据本发明实施例中所建立的页地址映射表查找出更新逻辑页地址中所映射的被更新物理页地址,并且,在数据更新动作的同时,并使被更新物理页地址所属的存储区块的被更新次数加1。
也就是说,当逻辑页地址1的数据被更新时,其所映射的物理页地址(例如是物理页地址1)所属的存储区块(例如是存储区块A)的被更新次数由“0”递增为“1”。接着,当逻辑页地址7的数据被更新时,其所映射的物理页地址(例如是物理页地址10)所属的存储区块(例如同样是存储区块A)的被更新次数由“1”递增为“2”。当逻辑页地址15的数据被更新时,其所映射的物理页地址(例如是物理页地址30)所属的存储区块(例如是存储区块B)的被更新次数由“0”递增为“1”。
此外,在当存储区块的被更新次数超过更新临界值时,则执行删除存储区块中的所有数据的动作。也就是说,在上述的范例中,当存储区块A的被更新次数高过一个预设的更新临界值时,表示存储区块A中所储存的数据大多都已经被更新而不再被需要,因此可以针对存储区块A中所储存的数据进行刷新(删除)的动作以释放存储区块A的存储空间。
综上所述,本发明利用闪速存储器模块中的存储页所提供不同的存取速度来产生不同的存取层级,并利用不同的存取层级来分别映射其逻辑页地址的命中数来建立页地址映射表。使用闪速存储器模块的地址映射除了可以依据较有效率的页地址映射方式外,尚可以使较常被存取的逻辑页地址可以映射到可以提供较快存取速度的物理页地址上,以充分发挥闪速存储器模块的效能。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (11)
1.一种闪速存储器模块的地址映射方法,其特征在于,包括:
针对该闪速存储器模块中的多数个逻辑页地址的被更新次数进行计算,并藉以获得各该逻辑页地址的一命中数;
针对该闪速存储器模块中的多数个物理页地址的存储页的存取速度进行分类,并形成多个存取层级;以及
依据各该逻辑页地址映射的各该命中数将各该逻辑页地址分别映射至分属不同存取层级的各该物理页地址,藉以获得一页地址映射表。
2.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,该些存取层级分别具有多数个存取优先级。
3.根据权利要求2所述的闪速存储器模块的地址映射方法,其特征在于,各该逻辑页地址映射的各该命中数将各该逻辑页地址分别映射至分属不同存取层级的各该物理页地址,藉以获得该页地址映射表的步骤包括:
依据多数个命中数临界值以及各该逻辑页地址的该命中数来区分该些逻辑页地址为多数个存取频率;以及
将该些存取频率相对高的各该逻辑页地址映射到相对高的各该存取优先级的各该存取层级所映射的各该物理页地址,并藉以获得该页地址映射表。
4.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,该闪速存储器模块包括多数个单阶存储单元以及多数个多阶存储单元,且针对该闪速存储器模块中的该些物理页地址的存储页的存取速度进行分类,并形成该些存取层级的步骤包括:
分类该些单阶存储单元的该些物理页地址为相对高的该些存取层级;以及
分类该些多阶存储单元的该些物理页地址为相对低的该些存取层级。
5.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,该闪速存储器模块包括多数个多阶存储单元,且针对该闪速存储器模块中的该些物理页地址的存储页的存取速度进行分类,并形成该些存取层级的步骤包括:
使该些多阶存储单元的该些物理页地址的一第一部分以单阶存储方式进行存取,并分类该第一部分的该些物理页地址为相对高的该些存取层级;以及
分类该些多阶存储单元的该些物理页地址的一第二部分为相对低的该些存取层级。
6.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,该闪速存储器模块包括多数个多阶存储单元,且针对该闪速存储器模块中的该些物理页地址的存储页的存取速度进行分类,并形成该些存取层级的步骤包括:
设定各该多阶存储单元中的多个储存位中存取速度相对高的至少一位为一选中位,并分类该选中位的该些物理页地址为相对高的该些存取层级;以及
分类未包括该些选中位映射的该些物理页地址为相对低的该些存取层级。
7.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,还包括:
在该闪速存储器模块配置一刷新存储区块;以及
针对该刷新存储区块中的多数个物理页地址以依据该刷新存储区块中的各该物理页地址的存取速度进行分类,并藉以获得多数个更新储存区。
8.根据权利要求7所述的闪速存储器模块的地址映射方法,其特征在于,还包括:
接收一更新逻辑页地址的一更新数据,依据该更新逻辑页地址的该命中数来储存该更新数据至该些更新储存区的其中之一中。
9.根据权利要求8所述的闪速存储器模块的地址映射方法,其特征在于,还包括:
依据该页地址映射表查找出该更新逻辑页地址所映射的一被更新物理页地址;以及
使该被更新物理页地址所属的一存储区块的一被更新次数加1。
10.根据权利要求9所述的闪速存储器模块的地址映射方法,其特征在于,还包括:
当该存储区块的该被更新次数超过一更新临界值时,删除该存储区块中的所有数据。
11.根据权利要求1所述的闪速存储器模块的地址映射方法,其特征在于,各该存取层级中相对高的存取层级所提供的存储容量小于相对低的存取层级所提供的存储容量。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210089754.XA CN103365785B (zh) | 2012-03-30 | 2012-03-30 | 闪速存储器模块的地址映射方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210089754.XA CN103365785B (zh) | 2012-03-30 | 2012-03-30 | 闪速存储器模块的地址映射方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103365785A true CN103365785A (zh) | 2013-10-23 |
CN103365785B CN103365785B (zh) | 2016-03-30 |
Family
ID=49367188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210089754.XA Active CN103365785B (zh) | 2012-03-30 | 2012-03-30 | 闪速存储器模块的地址映射方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103365785B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326134A (zh) * | 2015-06-30 | 2017-01-11 | 华为技术有限公司 | Ftl地址映射的方法及装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1512348A (zh) * | 2002-11-05 | 2004-07-14 | 松下电器产业株式会社 | 用于存储器管理的设备和方法 |
CN101398745A (zh) * | 2007-09-29 | 2009-04-01 | 群联电子股份有限公司 | 并行数据存取架构的固态盘存储系统与固态盘控制器 |
CN101609431A (zh) * | 2008-06-19 | 2009-12-23 | 慧国(上海)软件科技有限公司 | 闪存装置的运作方法及闪存装置 |
US20100125694A1 (en) * | 2008-11-18 | 2010-05-20 | Gyu Sang Choi | Memory device and management method of memory device |
-
2012
- 2012-03-30 CN CN201210089754.XA patent/CN103365785B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1512348A (zh) * | 2002-11-05 | 2004-07-14 | 松下电器产业株式会社 | 用于存储器管理的设备和方法 |
CN101398745A (zh) * | 2007-09-29 | 2009-04-01 | 群联电子股份有限公司 | 并行数据存取架构的固态盘存储系统与固态盘控制器 |
CN101609431A (zh) * | 2008-06-19 | 2009-12-23 | 慧国(上海)软件科技有限公司 | 闪存装置的运作方法及闪存装置 |
US20100125694A1 (en) * | 2008-11-18 | 2010-05-20 | Gyu Sang Choi | Memory device and management method of memory device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106326134A (zh) * | 2015-06-30 | 2017-01-11 | 华为技术有限公司 | Ftl地址映射的方法及装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103365785B (zh) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103562842B (zh) | 用于存储设备的用低预留空间实现低写入放大的方法 | |
US8095724B2 (en) | Method of wear leveling for non-volatile memory and apparatus using via shifting windows | |
CN101777026B (zh) | 一种存储管理方法、硬盘及存储系统 | |
CN101740110B (zh) | 一种Nand Flash擦除均衡的方法及装置 | |
US8484406B2 (en) | Method of evenly using a plurality of blocks of a flash memory, and associated memory device and controller thereof | |
US20150120988A1 (en) | Method of Accessing Data in Multi-Layer Cell Memory and Multi-Layer Cell Storage Device Using the Same | |
US8433844B2 (en) | Method for managing a memory device having multiple channels and multiple ways, and associated memory device and controller thereof | |
US8892812B2 (en) | Flash memory device and data writing method for a flash memory | |
US9075707B2 (en) | Data writing method and data storage device | |
CN101169760B (zh) | 电子硬盘的存储空间的管理方法 | |
CN101419573A (zh) | 一种存储管理的方法、系统和存储设备 | |
CN101154190A (zh) | 映射信息管理设备和方法 | |
CN106873912A (zh) | Tlc芯片固态硬盘的动态分区存储方法及装置、系统 | |
CN107817945B (zh) | 一种混合内存结构的数据读取方法和系统 | |
US10108555B2 (en) | Memory system and memory management method thereof | |
CN111158579B (zh) | 固态硬盘及其数据存取的方法 | |
CN103942159A (zh) | 一种基于混合存储设备的数据读写方法与装置 | |
CN102043721A (zh) | 闪存存储管理方法 | |
CN103310842A (zh) | 烧录系统及烧录方法 | |
CN103365786A (zh) | 数据存储方法、装置和系统 | |
CN105278875A (zh) | 一种混合异构nand固态硬盘 | |
US20110093649A1 (en) | Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof | |
US20150220433A1 (en) | Method for managing flash memories having mixed memory types using a finely granulated allocation of logical memory addresses to physical memory addresses | |
CN107329909B (zh) | 一种数据管理方法及装置 | |
CN105389266A (zh) | 一种数据管理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |