CN103365326B - 为像素阵列提供参考电压的均值电压产生电路及方法 - Google Patents

Abstract

本发明涉及集成电路领域，为提供提高基于PWM数字像素对外部光强尤其是偏弱光和偏强光的探测能力，即提高其动态范围，实现V_ref可自动适应外部光强的PWM像素阵列架构，本发明采用的技术方案是，为像素阵列提供参考电压的均值电压产生电路，结构为：将PWM像素阵列划分为N个相邻像素一组，每组像素与一个AVG组成一个“工作单元”，该单元中的各V_PD节点连接到AVG的N个输入端(in_1～in_N)，各参考电压输入端都连接到AVG的输出端(V_out)；AVG由N个输入开关(S_1～S_N)，1个采样电容C_H，1个放大器AMP和1个n位存储器组成。本发明主要应用于集成电路设计。

Description

为像素阵列提供参考电压的均值电压产生电路及方法

技术领域

本发明涉及集成电路领域，尤其涉及基于PWM原理的像素阵列架构，具体讲，涉及为PWM像素阵列提供动态参考电压的均值电压产生电路。

技术背景

CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器的光探测可通过PWM(Pulse Width Modulation，脉冲宽度调制)的方式实现，参考图1，基于PWM的像素结构和工作过程如下：一个典型的PWM像素由一个PD(Photo Diode，光电二极管)、复位管M_RST、像素级、列级比较器和像素级、列级或阵列级存储器组成(图1以像素级比较器和像素级存储器为例)。像素级比较器的输入端分别为PD节点电压和设定的参考电压V_ref。像素级存储器的输入数据由像素阵列外部的全局计数器输入。PD先复位至复位电压V_rst，在像素积分的过程中，PD节点电容因外界光强作用产生的光生电流而放电，节点电压下降，像素级比较器比较PD节点电压与V_ref之间的关系，当它降低至V_ref时，该比较器的输出V_out发生跳变，这一跳变信号控制像素级存储器进行一次“写”操作，保存当前全局计数器的数值。此时存储器中的数据即为该像素的积分时间t_int量化值，等价于像素从积分开始到其比较器输出翻转之间的时间间隔所形成的脉冲宽度，其值为：

$t_{\mathrm{int}}=\frac{(V_{\mathrm{rst}}-V_{\mathrm{ref}})\·C_{\mathrm{PD}}}{I_{\mathrm{ph}}}---\left(1\right)$

其中，I_ph为光生电流，C_PD为PD节点电容。参考图2所示，t_int大小可表示像素光生电流值，且t_int与I_ph成反比，例如在图2所示的例子中，两种光强下PD的光生电流分别为I_ph1和I_ph2，则根据(1)式对应的脉冲宽度分别为t₁和t₂，则

$\frac{t_1}{t_2}=\frac{I_{\mathrm{ph}2}}{I_{\mathrm{ph}1}}---\left(2\right)$

设PWM像素可探测的最大、最小信号分别为I_ph，max和I_ph，min，那么它的DR(DynamicRange，动态范围)为：

${\mathrm{DR}}_{\mathrm{PWM}}=20\log \frac{I_{\mathrm{ph},\max }}{I_{\mathrm{ph},\min }}=20\log \frac{t_{\max }}{t_{\min }}---\left(3\right)$

从以上PWM像素的工作原理可以看出：在弱光条件下，当光强低于一定极限值时，PD的光生电流很小(小于I_ph，min)，节点电容放电缓慢，节点电压在规定的最长积分时间内将无法下降至V_ref，因此不会产生跳变信号控制存储器进行“写”操作，即该结构对弱光的探测能力受到V_ref的限制，对弱光的分辨能力弱。同样，在强光照条件下，PD的光生电流很大(大于I_ph，max)，节点电压很快下降到V_ref，计数器来不及产生有效值记录在存储器中，因此丢失了高光强部分的信息。综上所述，经典PWM像素结构在低光强环境和高光强环境中分别需要较高和较低的V_ref，来缩短或延长t_sig以被后续电路探测，所以该型PWM像素中固定的V_ref取值往往不适合当前光照环境，导致DR较小。因此，能够根据环境光强自动设定适合该环境的V_ref大小变得尤为必要。

发明内容

为克服现有技术的不足，本发明旨在提供提高基于PWM数字像素对外部光强尤其是偏弱光和偏强光的探测能力，即提高其动态范围，提出一种“参考电压均值产生电路”，实现V_ref可自动适应外部光强的PWM像素阵列架构，为此，本发明采用的技术方案是，为像素阵列提供参考电压的均值电压产生电路(AVG，Average V_Ref Generator)结构为：将PWM像素阵列划分为N个相邻像素一组，每组像素与一个AVG组成一个“工作单元”，该单元中的各V_PD节点连接到AVG的N个输入端(in_1～in_N)，各参考电压输入端都连接到AVG的输出端(V_out)；AVG由N个输入开关(S_1～S_N)，1个采样电容C_H，1个放大器AMP和1个n位存储器组成；N个输入开关一端分别连接N个输入信号，各输入开关另一端连接到采样电容CH的上极板和AMP的同向输入端，采样电容C_H的另一极接地，AMP的反相输入端与AMP的输出端V_out相连，同时V_out作为AVG的输出端，V_out再经输入线连接至列级或阵列级的n位ADC(Analog to Digital Converter，模数转换器)的输入端，ADC的n位数字输出连接至AVG内部n位存储器输入端，该存储器的读、写控制信号由外部时序信号控制，存储的数字值可通过其n位数字输出D_out读出。

为像素阵列提供参考电压的均值电压产生方法，借助于前述为像素阵列提供参考电压的均值电压产生电路及其连接线路实现，并包括如下步骤：

1)、复位：开关S_1～S_N闭合，将N个像素的N个C_PD及电容C_H并联，复位信号Φ_RS置为低电平，各像素的PD复位，PD节点电压V_PD，即C_PD上极板电压，复位至复位电压V_Rst；

2)、第1次曝光：复位周期结束后，Φ_RS置为高电平，开始进行曝光过程，各像素内的PD内产生光生电流(I₁，I₂，…，I_N)对各C_PD放电，第1次曝光时间T_int结束后，开关S_1、S_2…S_N断开，V_C值被采样到电容C_H上极板上，则C_H上极板节点V_C为：

$V_C=V_{\mathrm{Rst}}-\frac{(I_1+I_2+\·\·\·+I_N)T_{\mathrm{int}}}{N\·C_{\mathrm{PD}}+C_H}---\left(4\right)$

实际应用中，N.·C_PD＞＞C_H，则AMP输出电压V_out，即各像素参考电压为：

$\stackrel{\‾}{V_{\mathrm{ref}}}=V_{\mathrm{out}}\≈V_C\≈V_{\mathrm{Rst}}-\frac{I_1+I_2+\·\·\·+I_N}{N}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}=V_{\mathrm{Rst}}-\stackrel{\‾}{I}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}---\left(5\right)$

之后，Φ_RS置为低电平，各像素内PD重新复位至V_Rst；

3)、第2次曝光：Φ_RS置为高电平，开始第2次曝光过程。令第2次曝光时间为第1次曝光时间的2倍即2T_int，这样能使可测光强范围最大化，曝光结束后，各像素积分时间t_{int_1}～t_{int_N}由下式确定：

$t_{\mathrm{int}}\_M=\frac{(V_{\mathrm{Rst}}-\stackrel{\‾}{V_{\mathrm{ref}}})\·C_{\mathrm{PD}}}{I_N}---\left(6\right)$

上式中M＝1，2，…，N，各像素积分时间存储在各自像素内部存储器中；

4)、均值参考电压转换：第1次得到的即V_out节点连接到列级或阵列级ADC的输入线，并进行模数转换得到对应数字值，再将数字值经ADC的输出线存入AVG内部存储器；

5)、数字读出：单元中的AVG内存储器与各像素内存储器的数字值在第2次曝光结束后经读出电路同时读出。

6)、数据处理：每个单元中的数字值从AVG内存储器获得，各像素积分时间t_{int_M}从像素内存储器获得，再根据式(6)即可得到各像素光电流信息，即对应的光强信息。

本发明具备下列技术效果：

本发明的参考电压均值产生电路，使像素阵列在保留了PWM数字像素固有的动态范围不直接依赖电源电压、可直接输出数字值等优点的基础上，参考电压V_ref能够自动适应外界光强，提高了像素在不同光照环境下的适应能力，提高像素对弱光和强光部分的探测能力，提高动态范围。

附图说明

图1基于PWM的像素结构。

图2脉冲宽度t_int与光生电流I_ph之间的关系曲线。

图3参考电压均值产生电路AVG及其与PWM像素连接方式。

图4一种“工作单元”的布局方案。

具体实施方式

所述的参考电压均值产生电路(AVG，Average V_Ref Generator)，其与传统PWM像素连接方式参考图3。将传统PWM像素阵列划分为N个相邻像素一组，每组像素与一个AVG组成一个“工作单元”，该单元中的各V_PD节点连接到AVG的N个输入端(in_1～in_N)，各参考电压输入端都连接到AVG的输出端(V_out)。AVG由N个输入开关(S_1～S_N)，1个采样电容C_H，1个放大器AMP和1个n位存储器组成。N个输入开关一端分别连接N个输入信号，各输入开关另一端连接到采样电容CH的上极板和AMP的同向输入端，采样电容C_H的另一极接地，AMP的反相输入端与AMP的输出端V_out相连，同时V_out作为AVG的输出端，V_out再经输入线连接至列级或阵列级的n位ADC的输入端，ADC的n位数字输出连接至AVG内部n位存储器输入端，该存储器的读、写控制信号由外部时序信号控制，存储的数字值可通过其n位数字输出D_out读出。

工作单元的具体工作过程为：

1、复位：开关S_1～S_N闭合，将N个像素的N个C_PD及电容C_H并联，复位信号Φ_RS置为低电平，各像素的PD复位，PD节点电压V_PD(C_PD上极板电压)复位至复位电压V_Rst。

2、第1次曝光：复位周期结束后，Φ_RS置为高电平，开始进行曝光过程，各像素内的PD内产生光生电流(I₁，I₂，…，I_N)对各C_PD放电，第1次曝光时间T_int结束后，开关S_1、S_2…S_N断开，V_C值被采样到电容C_H上极板上，则C_H上极板节点V_C为：

$V_C=V_{\mathrm{Rst}}-\frac{(I_1+I_2+\·\·\·+I_N)T_{\mathrm{int}}}{N\·C_{\mathrm{PD}}+C_H}---\left(4\right)$

实际应用中，N.·C_PD＞＞C_H，则AMP输出电压V_out，即各像素参考电压为：

$\stackrel{\‾}{V_{\mathrm{ref}}}=V_{\mathrm{out}}\≈V_C\≈V_{\mathrm{Rst}}-\frac{I_1+I_2+\·\·\·+I_N}{N}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}=V_{\mathrm{Rst}}-\stackrel{\‾}{I}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}---\left(5\right)$

之后，Φ_RS置为低电平，各像素内PD重新复位至V_Rst。

3、第2次曝光：Φ_RS置为高电平，开始第2次曝光过程。令第2次曝光时间为第1次曝光时间的2倍即2T_int，这样能使可测光强范围最大化。曝光结束后，各像素积分时间t_{int_1}～t_{int_N}由下式确定：

$t_{\mathrm{int}}\_M=\frac{(V_{\mathrm{Rst}}-\stackrel{\‾}{V_{\mathrm{ref}}})\·C_{\mathrm{PD}}}{I_N}---\left(6\right)$

上式中M＝1，2，…，N，各像素积分时间存储在各自像素内部存储器中。

4、均值参考电压转换：第1次得到的即V_out节点连接到列级或阵列级ADC的输入线，并进行模数转换得到对应数字值，再将数字值经ADC的输出线存入AVG内部存储器。

5、数字读出：单元中的AVG内存储器与各像素内存储器的数字值在第2次曝光结束后经读出电路同时读出。

6、数据处理：每个单元中的数字值从AVG内存储器获得，各像素积分时间t_{int_M}从像素内存储器获得，再根据式(6)即可得到各像素光电流信息，即对应的光强信息。

由所述的参考电压均值产生电路提供为“工作单元”内部像素提供可适应外界光强的参考电压V_ref，可有效提高像素在不同光照环境下的适应能力及动态范围。

下面结合一个CMOS图像传感器的实例来对本发明作进一步的描述：布局方案参考图4，将像素阵列中的像素以每4个划分为一组，与AVG构成一个工作单元。AVG可在工作单元中4个像素以外的空间设计布局，为像素提供动态参考电压，L表示两像素间距。

以65nm标准CMOS工艺下采用0.5V电源供电，像素面积7μm²，采用PCCT(ProgrammableCurrent Control Threshold，可编程电流控制阈值)斜坡电压比较方法，像素内置计数器和存储器且都为11位，对于640×480的像素阵列，帧频246fps情况下，具有AVG的PWM像素的动态范围为100dB，比采用固定参考电压的PWM像素动态范围67dB提高33dB。所以提出的AVG电路可有效提高像素在不同光照环境下的适应能力，提高PWM像素的动态范围。

Claims (1)

1.一种为像素阵列提供参考电压的均值电压产生方法，其特征是，借助于下述为像素阵列提供参考电压的均值电压产生电路及其连接线路实现：PWM像素阵列划分为N个相邻像素一组，每组像素与一个AVG组成一个工作单元，AVG指均值电压产生电路，该单元中的各V_PD节点连接到AVG的N个输入端(in_1～in_N)，各参考电压输入端都连接到AVG的输出端(V_out)；AVG由N个输入开关(S_1～S_N),1个采样电容C_H，1个放大器AMP和1个n位存储器组成；N个输入开关一端分别连接N个输入信号，各输入开关另一端连接到采样电容CH的上极板和AMP的同向输入端，采样电容C_H的另一极接地，AMP的反相输入端与AMP的输出端V_out相连，同时V_out作为AVG的输出端，V_out再经输入线连接至列级或阵列级的n位ADC(Analog to Digital Converter，模数转换器)的输入端，ADC的n位数字输出连接至AVG内部n位存储器输入端，该存储器的读、写控制信号由外部时序信号控制，存储的数字值可通过其n位数字输出D_out读出；

并包括如下步骤：

1)、复位：开关S_1～S_N闭合，将N个像素的N个C_PD及电容C_H并联，复位信号Φ_RS置为低电平，各像素的PD复位，PD节点电压V_PD，即C_PD上极板电压，复位至复位电压V_Rst，PD为光电二极管；

2)、第1次曝光：复位周期结束后，Φ_RS置为高电平，开始进行曝光过程，各像素内的PD内产生光生电流(I₁，I₂，…，I_N)对各C_PD放电，第1次曝光时间T_int结束后，开关S_1、S_2…S_N断开，V_C值被采样到电容C_H上极板上，则C_H上极板节点V_C为：

$V_C=V_{\mathrm{Rst}}-\frac{(I_1+I_2+...+I_N)T_{\mathrm{int}}}{N\·C_{\mathrm{PD}}+C_H}---\left(4\right)$

实际应用中，N·C_PD>>C_H，则AMP输出电压V_out，即各像素参考电压为：

$\stackrel{\‾}{V_{\mathrm{ref}}}=V_{\mathrm{out}}\≈V_C\≈V_{\mathrm{Rst}}-\frac{I_1+I_2+...+I_N}{N}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}=V_{\mathrm{Rst}}-\stackrel{\‾}{I}\·\frac{T_{\mathrm{int}}}{C_{\mathrm{PD}}}---\left(5\right)$

之后，Φ_RS置为低电平，各像素内PD重新复位至V_Rst；

3)、第2次曝光：Φ_RS置为高电平，开始第2次曝光过程；令第2次曝光时间为第1次曝光时间的2倍即2T_int，这样能使可测光强范围最大化，曝光结束后，各像素积分时间t_{int_1}～t_{int_N}由下式确定：

$t_{\mathrm{int}\_M}=\frac{(V_{\mathrm{Rst}}-\stackrel{\‾}{V_{\mathrm{ref}}})\·C_{\mathrm{PD}}}{I_N}---\left(6\right)$

上式中M＝1,2，…，N，各像素积分时间存储在各自像素内部存储器中；

4)、均值参考电压转换：第1次得到的即V_out节点连接到列级或阵列级ADC的输入线，并进行模数转换得到对应数字值，再将数字值经ADC的输出线存入AVG内部存储器；

5)、数字读出：单元中的AVG内存储器与各像素内存储器的数字值在第2次曝光结束后经读出电路同时读出；

6)、数据处理：每个单元中的数字值从AVG内存储器获得，各像素积分时间t_{int_M}从像素内存储器获得，再根据式(6)即可得到各像素光电流信息，即对应的光强信息。