CN103327315B - 动态可回退码流缓冲模块系统与方法 - Google Patents
动态可回退码流缓冲模块系统与方法 Download PDFInfo
- Publication number
- CN103327315B CN103327315B CN201210078974.2A CN201210078974A CN103327315B CN 103327315 B CN103327315 B CN 103327315B CN 201210078974 A CN201210078974 A CN 201210078974A CN 103327315 B CN103327315 B CN 103327315B
- Authority
- CN
- China
- Prior art keywords
- buffer module
- shadow
- module
- rear end
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
本发明涉及一种动态可回退码流缓冲模块系统与方法，该系统包括：前端工作缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据；前端影子缓冲模块，当从前端工作缓冲模块中删除该第一缓冲数据时在该前端影子缓冲模块中保留第一缓冲数据；后端缓冲模块，当确定该后端缓冲模块完成了第一缓冲数据的输出后，向影子缓冲控制模块发出控制命令；影子缓冲控制模块，响应于所述控制命令，删除所述前端影子缓冲模块中的所述第一缓冲数据；回退操作控制器，响应于回退指令使该系统停止操作，重置前端工作缓冲模块和后端缓冲模块，将前端影子缓冲模块中的数据完整地复制到重置后的前端工作缓冲模块中，然后使该系统恢复操作。
Description
技术领域
本发明涉及码流缓冲模块设计，特别地，涉及动态可回退码流缓冲模块设计。
背景技术
现有的视频解码ASIC设计中，视频码流缓冲模块通常由两个相互连接的缓冲模块实现，前端缓冲模块通常是以字节(byte)为基本操作单元的缓冲区，后端缓冲模块通常是以比特(bit)为基本操作单元的缓冲区，前端和后端缓冲模块本身采用FIFO(先入先出)机制，在前后端缓冲模块的连接处通常加入竞争码侦听和去除模块以及必要的比特顺序调整逻辑，从而构成一套完整的码流缓冲区管理策略。
目前流行的某些视频编解码标准中，出现了需要对码流进行回退操作的要求。此外解码器的容错功能的实现，同样在特定条件下需要对码流进行回退操作，例如当在后端缓冲模块中发现码流中有错误时，需要丢弃后端缓冲模块中当前处理的数据，即将后端缓冲模块清空，然后从发生错误的字节的边界重新进行同步。而在传统的码流缓冲系统的设计方法中，解码操作主要集中在以位为基本操作单元的后端缓冲模块的数据上，难以在需要的情况下动态且自然地实现将后端缓冲模块中的码流回退到之前的状态。
发明内容
本发明的目的在于克服现有技术中的上述缺陷。
本发明采用两个前端缓冲模块对应一个后端缓冲模块的连接方法，可以动态的实现后端缓冲模块中的码流的可回退功能。
根据本发明的一方面，提出了一种动态可回退码流缓冲模块系统，该系统包括：
前端工作缓冲模块，具有第一容量，该前端工作缓冲模块在输入端接收输入码流中的第一单位长度的输入数据，并在输出端输出第一单位长度的第一缓冲数据给后端缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据；
前端影子缓冲模块，具有第一容量，该前端影子缓冲模块在输入端与前端工作缓冲模块同步接收输入码流中的所述输入数据，并且当从前端工作缓冲模块中删除该第一缓冲数据时在该前端影子缓冲模块中保留该第一缓冲数据；
后端缓冲模块，具有第二容量，该后端缓冲模块在输入端接收所述第一缓冲数据并输出第二单位长度的第二缓冲数据，当确定该后端缓冲模块完成了所述第一缓冲数据的输出后，向影子缓冲控制模块发出控制命令；
影子缓冲控制模块，响应于所述控制命令，删除所述前端影子缓冲模块中的所述第一缓冲数据；
回退操作控制器，响应于回退指令使该系统停止操作，重置前端工作缓冲模块和后端缓冲模块，将前端影子缓冲模块中的数据完整地复制到重置后的前端工作缓冲模块中，然后使该系统恢复操作。
优选地，所述第一容量大于所述第二容量。
优选地，所述第一容量为所述第二容量的125％-150％。
优选地，所述第一单位长度为一个字节，所述第二单位长度为一个比特。
优选地，当后端缓冲模块中输出了一个完整的字节时，向影子缓冲控制模块发出控制命令使影子缓冲控制模块删除前端影子缓冲模块中对应的一个字节。
优选地，所述前端工作缓冲模块、所述前端影子缓冲模块和所述后端缓冲模块均以先入先出方式工作。
优选地，该系统，还包括：
前端上下文寄存器，连接于所述前端工作缓冲模块的输出端；
后端上下文寄存器，连接于所述后端缓冲模块的输出端；
其中，该前端上下文寄存器和后端上下文寄存器用于分别保存所述前端工作缓冲模块以及所述后端缓冲模块的输出码流中的上下文信息；以及
在所述前端影子缓冲模块中的数据完整地复制到所述前端工作缓冲模块中之后以及该系统恢复操作之前，回退所述前端上下文寄存器和所述后端上下文寄存器的内容。
根据本发明的另一方面，提出了一种动态可回退码流缓冲模块方法，该方法包括：
S301，通过前端工作缓冲模块和前端影子缓冲模块同时接收输入码流中的第一单位长度的输入数据；
S302，通过前端工作缓冲模块输出第一单位长度的第一缓冲数据给后端缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据并在该前端影子缓冲模块中保留该第一缓冲数据；
S303，通过后端缓冲模块输出第二单位长度的第二缓冲数据，当确定完成了所述第一缓冲数据的输出后，后端缓冲模块向影子缓冲控制模块发出控制命令；
S304，通过影子缓冲控制模块响应于所述控制命令，删除前端影子缓冲模块中的所述第一缓冲数据；
其中，在执行步骤S301-S304的过程中，如果回退操作控制器接收到回退指令，则由回退操作控制器控制执行以下步骤：
S305，停止执行步骤S301-S304，并重置前端工作缓冲模块和后端缓冲模块；
S306，将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中，再恢复执行步骤S301-S304。
优选地，其中步骤S306还包括：在将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中之后以及恢复执行步骤S301-S304之前，回退前端上下文寄存器和后端上下文寄存器。
根据本发明所述的系统和方法，能够自然地支持某些带有解码回退需求的视频编解码标准，能够满足解码器实现中的容错策略可能用到的码流回退需求，且由于仅增加了影子缓冲模块和回退控制逻辑，需要的ASIC(专用集成电路)设计的资源少，面积小，同时大大降低了软件或者固件实现上述系统和方法的难度和复杂度。
附图说明
图1描述了根据本发明的动态可回退码流缓冲模块系统的一个实施例的结构框图；
图2描述了根据本发明的动态可回退码流缓冲模块系统的另一个实施例结构框图；
图3描述了根据本发明的动态可回退码流缓冲模块方法的一个实施例的流程图。
具体实施方式
根据本发明的动态可回退码流缓冲模块系统和方法采取了两个前端缓冲模块和一个后端缓冲模块，其中两个前端缓冲模块分别是前端工作缓冲模块和前端影子缓冲模块。两个前端缓冲模块同时接收输入码流，并且当前端工作缓冲模块向后端缓冲模块输出一笔数据并将这笔数据从前端工作缓冲模块中删除时，前端影子缓冲模块仍保留这笔数据，直到确认后端缓冲模块完成了对这笔数据的输出才从前端影子缓冲模块中删除这笔数据。一旦发现后端缓冲模块出现错误，或者根据视频标准的要求需要执行回退操作时，则冻结所有缓冲模块的操作，并将前端影子缓冲模块中的数据全部复制到前端工作缓冲模块中，这样，当系统恢复工作时，前端工作缓冲模块重新为后端缓冲模块输出后端缓冲模块重置前的所有数据，从而实现了回退操作。
图1描述了根据本发明的动态可回退码流缓冲模块系统的一个实施例。其中，该系统包括：
前端工作缓冲模块101，具有第一容量，该前端工作缓冲模块101在输入端接收输入码流中的第一单位长度的输入数据，并在输出端输出第一单位长度的第一缓冲数据给后端缓冲模块103，在输出该第一缓冲数据的同时从该前端工作缓冲模块101中删除该第一缓冲数据；
前端影子缓冲模块102，具有第一容量，该前端影子缓冲模块102在输入端与前端工作缓冲模块101同步接收输入码流中的所述输入数据，并且当从前端工作缓冲模块101中删除该第一缓冲数据时在该前端影子缓冲模块102中保留该第一缓冲数据；
后端缓冲模块103，具有第二容量，该后端缓冲模块在输入端接收所述第一缓冲数据并输出第二单位长度的第二缓冲数据，当确定该后端缓冲模块103完成了所述第一缓冲数据的输出后，向影子缓冲控制模块105发出控制命令；
影子缓冲控制模块105，响应于所述控制命令，删除所述前端影子缓冲模块102中的所述第一缓冲数据；
回退操作控制器104，响应于回退指令使该系统停止操作，重置前端工作缓冲模块101和后端缓冲模块103，将前端影子缓冲模块102中的数据完整地复制到重置后的前端工作缓冲模块101中，然后使该系统恢复操作。
在一个优选实施例中，前端工作缓冲模块101、前端影子缓冲模块102和后端缓冲模块103均以先入先出(FIFO)方式工作，与典型的以先入先出方式工作的缓冲模块(缓冲区)一样，各个缓冲模块在容量未满之前，均响应于各自特定的控制命令接收输入数据存放于队列尾部，并输出队列前部的输出数据。前端工作缓冲模块101和前端影子缓冲模块102的容量(第一容量)相同，以便在回退操作控制器104的控制下将前端影子缓冲模块102中的数据全部复制到前端工作缓冲模块101中。优选地，前端工作缓冲模块101和前端影子缓冲模块102的容量可略大于后端缓冲模块103的容量(第二容量)，例如，上述第一容量可为第二容量的125％-150％，以便于容纳已经输出到后端缓冲模块103，但为了支持回退操作而暂时保存在前端影子缓冲模块102中的数据，也就是说，前端影子缓冲模块102中的内容即包括已经进入后端缓冲模块的数据，又包括仍存在与工作缓冲模块的数据。因此，当系统完成回退操作后恢复工作时，前端工作缓冲模块101中待输出的数据中包含了后端缓冲模块103在重置之前所有未完成输出的数据。
优选地，当接收到回退指令时，回退操作控制器104命令系统停止操作，这意味着系统的任何输入输出操作都停止，直到完成将前端影子缓冲模块102中的数据完整地复制到前端工作缓冲模块101中的操作之后，系统才恢复操作。
优选地，前端工作缓冲模块101和前端影子缓冲模块102以字节为基本操作单位(第一单位长度)，后端缓冲模块103以比特为基本操作单位(第二单位长度)。
优选地，只有当后端缓冲模块103中输出了1个完整的字节的时候，才向影子缓冲控制模块105发出控制命令，相应地，影子缓冲控制模块105删除前端影子缓冲模块102中对应的字节。这样，如果响应于回退指令重置后端缓冲模块103时，后端缓冲模块103中仍包含未完成输出的多个字节(包括未输出的完整的字节和部分输出的字节)，则这些字节都保留在前端影子缓冲模块102中，在将前端影子缓冲模块102中的内容完整复制到前端工作缓冲模块101中之后，随着系统恢复操作，这些未完成输出的字节仍按照原来的先入先出的顺序，陆续进入后端缓冲模块103，从而未造成任何数据丢失。
图2描述了根据本发明的动态可回退码流缓冲模块系统的另一个实施例。相比于图1所示的实施例，图2所示的实施例增加了连接于前端工作缓冲模块101的输出端的前端上下文寄存器201，以及连接于后端缓冲模块103的输出端的后端上下文寄存器202，该前端上下文寄存器和后端上下文寄存器用于分别保存前端工作缓冲模块101以及后端缓冲模块103的输出码流中的上下文信息。所谓上下文信息(context)是指用于指示需要保存和更新的硬件状态的信号或变量，所述状态例如包括各个缓冲模块当前共解码了多少个单位长度(例如字节或比特)的数据，以及各个缓冲模块当前的输入输出指针位置等。在回退操作中，这些信息也需要进行更新。因此，在该实施例中，在前端影子缓冲模块102中的数据完整地复制到前端工作缓冲模块101中之后，前端上下文寄存器201和后端上下文寄存器202也应被回退和更新，即完成前端影子缓冲区102到前端工作缓冲区101的复制之后，前端上下文寄存器201和后端上下文寄存器202的内容应回退到与复制后前端工作缓冲区101的内容相对应的状态，或者说，回退到系统的本次回退操作之前，与复制后前端工作缓冲区101的内容相对应的状态，从而完成整个系统的回退操作，然后再令系统恢复操作。
图3描述了根据本发明的动态可回退码流缓冲模块方法的一个实施例的示意图，其中，该方法包括：
S301，通过前端工作缓冲模块和前端影子缓冲模块同时接收输入码流中的第一单位长度的输入数据；
S302，通过前端工作缓冲模块输出第一单位长度的第一缓冲数据给后端缓冲模块，在输出第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据并在该前端影子缓冲模块中保留该第一缓冲数据；
S303，通过后端缓冲模块输出第二单位长度的第二缓冲数据，当确定完成了所述第一缓冲数据的输出后，后端缓冲模块向影子缓冲控制模块发出控制命令；
S304，通过影子缓冲控制模块响应于所述控制命令，删除前端影子缓冲模块中的所述第一缓冲数据；
其中，在执行步骤S301-S304的过程中，如果回退操作控制器接收到回退指令，则由回退操作控制器控制执行以下步骤：
S305，停止执行步骤S301-S304，并重置前端工作缓冲模块和后端缓冲模块；
S306，将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中，再恢复执行步骤S301-S304。
在图3中，主要图示了该方法在未收到回退指令时，执行步骤S301-S304的正常缓冲操作流程，一旦收到回退指令，缓冲操作停止，并进入到S305-306的回退操作，直到回退操作完成后，又返回到正常缓冲操作的流程中。
在一个优选实施例中，步骤S306还包括，在将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中之后以及恢复执行步骤S301-S304之前，回退前端上下文寄存器和后端上下文寄存器。
上述实施例是用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的保护范围，应如本发明的权利要求书所列。
Claims (9)
1.一种动态可回退码流缓冲模块系统，该系统包括：
前端工作缓冲模块，具有第一容量，该前端工作缓冲模块在输入端接收输入码流中的第一单位长度的输入数据，并在输出端输出第一单位长度的第一缓冲数据给后端缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据；
前端影子缓冲模块，具有第一容量，该前端影子缓冲模块在输入端与前端工作缓冲模块同步接收输入码流中的所述输入数据，并且当从前端工作缓冲模块中删除该第一缓冲数据时在该前端影子缓冲模块中保留该第一缓冲数据；
后端缓冲模块，具有第二容量，该后端缓冲模块在输入端接收所述第一缓冲数据并输出第二单位长度的第二缓冲数据，当确定该后端缓冲模块完成了所述第一缓冲数据的输出后，向影子缓冲控制模块发出控制命令；
影子缓冲控制模块，响应于所述控制命令，删除所述前端影子缓冲模块中的所述第一缓冲数据；
回退操作控制器，响应于回退指令使该系统停止操作，重置前端工作缓冲模块和后端缓冲模块，将前端影子缓冲模块中的数据完整地复制到重置后的前端工作缓冲模块中，然后使该系统恢复操作。
2.根据权利要求1所述的动态可回退码流缓冲模块系统，所述第一容量大于所述第二容量。
3.根据权利要求2所述的动态可回退码流缓冲模块系统，所述第一容量为所述第二容量的125％-150％。
4.根据权利要求1所述的动态可回退码流缓冲模块系统，所述第一单位长度为一个字节，所述第二单位长度为一个比特。
5.根据权利要求4所述的动态可回退码流缓冲模块系统，当后端缓冲模块中输出了一个完整的字节时，向影子缓冲控制模块发出控制命令使影子缓冲控制模块删除前端影子缓冲模块中对应的一个字节。
6.根据权利要求1所述的动态可回退码流缓冲模块系统，所述前端工作缓冲模块、所述前端影子缓冲模块和所述后端缓冲模块均以先入先出方式工作。
7.根据权利要求1-6中任意一项所述的可回退码流缓冲模块系统，还包括：
前端上下文寄存器，连接于所述前端工作缓冲模块的输出端；
后端上下文寄存器，连接于所述后端缓冲模块的输出端；
其中，该前端上下文寄存器和后端上下文寄存器用于分别保存所述前端工作缓冲模块以及所述后端缓冲模块的输出码流中的上下文信息；以及
在所述前端影子缓冲模块中的数据完整地复制到所述前端工作缓冲模块中之后以及该系统恢复操作之前，回退所述前端上下文寄存器和所述后端上下文寄存器的内容。
8.一种动态可回退码流缓冲模块方法，该方法包括：
S301，通过前端工作缓冲模块和前端影子缓冲模块同时接收输入码流中的第一单位长度的输入数据；
S302，通过前端工作缓冲模块输出第一单位长度的第一缓冲数据给后端缓冲模块，在输出该第一缓冲数据的同时从该前端工作缓冲模块中删除该第一缓冲数据并在该前端影子缓冲模块中保留该第一缓冲数据；
S303，通过后端缓冲模块输出第二单位长度的第二缓冲数据，当确定完成了所述第一缓冲数据的输出后，后端缓冲模块向影子缓冲控制模块发出控制命令；
S304，通过影子缓冲控制模块响应于所述控制命令，删除前端影子缓冲模块中的所述第一缓冲数据；
其中，在执行步骤S301-S304的过程中，如果回退操作控制器接收到回退指令，则由回退操作控制器控制执行以下步骤：
S305，停止执行步骤S301-S304，并重置前端工作缓冲模块和后端缓冲模块；
S306，将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中，再恢复执行步骤S301-S304。
9.根据权利要求8所述的动态可回退码流缓冲模块方法，其中步骤S306还包括：在将前端影子缓冲模块中的数据完整地复制到前端工作缓冲模块中之后以及恢复执行步骤S301-S304之前，回退前端上下文寄存器和后端上下文寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210078974.2A CN103327315B (zh) | 2012-03-22 | 2012-03-22 | 动态可回退码流缓冲模块系统与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210078974.2A CN103327315B (zh) | 2012-03-22 | 2012-03-22 | 动态可回退码流缓冲模块系统与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103327315A CN103327315A (zh) | 2013-09-25 |
| CN103327315B true CN103327315B (zh) | 2016-12-21 |
Family
ID=49195816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210078974.2A Active CN103327315B (zh) | 2012-03-22 | 2012-03-22 | 动态可回退码流缓冲模块系统与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103327315B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1293871A (zh) * | 1998-11-18 | 2001-05-02 | 皇家菲利浦电子有限公司 | 流式视频接收机的解码器缓冲器 |
| CN101202109A (zh) * | 2006-10-19 | 2008-06-18 | 三星电子株式会社 | 非易失性存储系统和相关编程方法 |
| CN101710994A (zh) * | 2009-12-17 | 2010-05-19 | 北京中星微电子有限公司 | 一种用于视频解码的方法和系统 |
| CN203057362U (zh) * | 2012-03-22 | 2013-07-10 | 上海算芯微电子有限公司 | 动态可回退码流缓冲模块系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10102323A1 (de) * | 2001-01-19 | 2002-07-25 | Philips Corp Intellectual Pty | Verfahren und Vorrichtung zur zuverlässigen Übertragung von Datenpaketen |
-
2012
- 2012-03-22 CN CN201210078974.2A patent/CN103327315B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1293871A (zh) * | 1998-11-18 | 2001-05-02 | 皇家菲利浦电子有限公司 | 流式视频接收机的解码器缓冲器 |
| CN101202109A (zh) * | 2006-10-19 | 2008-06-18 | 三星电子株式会社 | 非易失性存储系统和相关编程方法 |
| CN101710994A (zh) * | 2009-12-17 | 2010-05-19 | 北京中星微电子有限公司 | 一种用于视频解码的方法和系统 |
| CN203057362U (zh) * | 2012-03-22 | 2013-07-10 | 上海算芯微电子有限公司 | 动态可回退码流缓冲模块系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103327315A (zh) | 2013-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1124179A1 (en) | An apparatus for signal synchronization between two clock domains | |
| US20060230215A1 (en) | Elastic buffer module for PCI express devices | |
| US20060132490A1 (en) | Method and system for high speed network application | |
| CN103209137B (zh) | 可配置高精度时间间隔帧发布以太网接口控制系统 | |
| CN104410681A (zh) | 基于远程直接内存访问的虚拟机动态迁移优化方法 | |
| KR20120040535A (ko) | 버스 시스템 및 그것의 동작 방법 | |
| WO2024077890A1 (zh) | 一种异步fifo读写控制方法、系统及电子设备 | |
| EP3058684B1 (en) | Network interface | |
| CN103888452B (zh) | 用于报文压缩的保序方法和装置 | |
| WO2019019295A1 (zh) | 用于嵌入式系统基于同步机制下的环形数据缓冲实现方法 | |
| US11614889B2 (en) | Aggregating commands in a stream based on cache line addresses | |
| CN103327315B (zh) | 动态可回退码流缓冲模块系统与方法 | |
| CN203057362U (zh) | 动态可回退码流缓冲模块系统 | |
| CN103237012B (zh) | 一种基于自由组件的多媒体数据处理方法 | |
| US9559857B2 (en) | Preprocessing unit for network data | |
| US20160085683A1 (en) | Data receiving device and data receiving method | |
| CN102799549A (zh) | 一种多源端口的数据处理方法及装置 | |
| EP1031092B1 (en) | Byte alignment method and apparatus | |
| CN101625666B (zh) | 一种数据拷贝、参数信息写入的方法和系统 | |
| CN100383770C (zh) | 一种基于主从通信方式的主节点链路层优化方法 | |
| US11226790B2 (en) | Arithmetic processing apparatus with delay-and-swap processing circuit | |
| CN106209691A (zh) | 一种具备独立mac源地址的网络端口镜像方法 | |
| EP1624601B1 (en) | Digital delay buffers and related methods | |
| CN102223285B (zh) | 处理数据报文的方法及网络节点 | |
| US6535935B1 (en) | Method of sending data streams using a refetchable first-in-first-out memory which is read in a sequence that backs-up |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220801 Address after: 201203 11F, No. 2 Building, 560 Lane, Midsummer Road, Pudong New Area, Shanghai Patentee after: GALAXYCORE SHANGHAI Ltd.,Corp. Address before: Room 1004-1005, building 2, No. 560, shengxia Road, Pudong New Area, Shanghai 201203 Patentee before: SHANGHAI SUANXIN MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |