CN103326718A

CN103326718A - 一种铷频标的射频链

Info

Publication number: CN103326718A
Application number: CN2013101947748A
Authority: CN
Inventors: 秦蕾; 余钫; 高伟; 陈智勇; 金鑫; 李超; 汤超
Original assignee: Wuhan Institute of Physics and Mathematics of CAS
Current assignee: Wuhan Zhongke Kunde Technology Co., Ltd.
Priority date: 2013-05-23
Filing date: 2013-05-23
Publication date: 2013-09-25
Anticipated expiration: 2033-05-23
Also published as: CN103326718B

Abstract

本发明公开了一种铷频标的射频链，直接数字综合器分别与压控晶体振荡器、声表面波滤波器相连，射频放大器分别与声表面波滤波器、阶跃二极管相连，分频器与压控晶体振荡器相连，单片机与直接数字综合器相连。60MHz压控晶体振荡器的输出分为2路：一路输出给直接数字综合器做时钟信号；另一路经过分频器后输出10MHz信号作为铷频标的输出信号。直接数字综合器芯片内部集成了低相噪参考时钟锁相倍频器，60MHz压控晶体振荡器的一路输出经直接数字综合器的内部锁相环16倍频至960MHz的时钟信号，再以960MHz时钟信号为参考，直接数字综合器输出带方波调制的179.86MHz信号。该射频链结构简单，集成化程度高，功率稳定性好，具有合适的相位噪声，易于调试，功耗低，成本低廉。

Description

一种铷频标的射频链

技术领域

本发明涉及微波，原子频标领域，更具体涉及一种铷频标的射频链，可广泛适用于雷达、小型化铷原子频标、可变频率源等领域。

背景技术

铷原子频标是通过光、微波与原子的双共振及锁频环路将⁸⁷Rb原子的0-0跃迁谱线的稳定性和准确性传递给本振而构成的一种被动型原子频标。

它具有较小体积，较低功耗，较好的抗恶劣环境能力，同时具有较好的指标，能满足绝大多数军用和民用工程的需要。是目前应用最为广泛的一种原子频标，占有目前原子频标市场份额的95%。它可用于预警机、战机、飞航式导弹、电子对抗、战术移动通讯网、军用时同系统、蜂窝基站、3G/4G网络、电力监控等工程领域。

铷原子频标根据单元功能可以分为量子系统和电路系统两部分。电路系统一般由射频链和伺服系统组成。被动型铷原子频标中用作量子参考的跃迁频率为6834.687…MHz（…表示尾数频率），为了实现⁸⁷Rb原子与微波场的共振，须在射频链中通过倍频、综合、混频等手段将晶体振荡器产生的本振信号转换成一个与量子参考频率相近的微波信号。与此同时为了实现微波探询功能，此微波信号上还须加一个小调频。

传统射频链一般是先将压控晶体振荡器的输出先射频倍频至90MHz或180MHz，再利用非线性器件，如晶体管、整流器、阶跃二极管，使输入信号的波形发生非线性变换，再接入带通滤波器或具有选择性的调谐放大器选出所需要的谐波（如6840MHz）实现倍频。再在末级与直接数字综合出的带方波调制的小数频率（如5.3125…MHz）进行混频，取带方波调制的下变频信号6834.687…MHz参与微波共振。传统方法基本为模拟方式实现频率变换，引入的附加相噪相对比较小，但结构复杂，且末级混频引入的频率较多，且功率损耗大，对前级射频放大的要求比较高。

目前，随着大规模集成电路的发展，锁相环（PLL）合成技术占有越来越重要的地位。通过锁相环技术可以在一个高稳定度晶振的基础上产生一些相同性能要求的频率，频率在一定范围内可调。锁相环频率合成器通过锁相环完成频率的加减乘除运算，是一种建立在相位负反馈基础上的闭环控制系统，对相位噪声和杂散有比较好的抑制作用。但是锁相环自身所固有的特性使得锁相频率合成器分辨率和转换速度之间成反比关系。

而随着信息技术的发展，频率合成技术正朝着低相位噪声和杂散，同时兼具更宽的频带和分辨率方向发展，在这种情况下，直接数字频率合成（DDS）技术发展越来越迅速和成熟。直接数字频率合成可以看成是一种高分辨率的数字分频器，它具有2个特点，一是输出频率分辨率高，其频率分辨率主要取决于频率控制字的位数，现在比较高的频率控制字位数为48位；二是输出频率可精确而快速的变换，DDS工作在数字域，无任何反馈环节，其输出频率、相位和幅度均在数字处理器控制下变换，频率转换时间主要是数字处理延时。直接数字合成技术有效的克服了锁相频率合成技术的高分辨率和快速转换时间的矛盾。

发明内容

本发明的目的是在于提供了一种铷频标的射频链，其结构简单，集成化程度高，功率稳定性好，具有合适的相位噪声，易于调试，功耗低，成本低廉。

为了实现上述的目的，本发明采用以下技术措施：

一种铷频标的射频链，它包括压控晶体振荡器（VCXO）、直接数字综合器（DDS）、声表面波滤波器、射频放大器、阶跃二极管（SRD）、单片机、分频器。其特征在于：直接数字综合器分别与压控晶体振荡器、声表面波滤波器相连，射频放大器分别与声表面波滤波器、阶跃二极管相连，分频器与压控晶体振荡器相连，单片机与直接数字综合器相连。

60MHz压控晶体振荡器输出分为二路：一路经过分频器后输出10MHz信号作为铷频标的输出信号；另一路作为直接数字综合器的时钟与直接数字综合器的时钟端相连接。直接数字综合器输出端与声表面波滤波器的输入端相连接，声表面波滤波器的输出端与射频放大器的输入端连接，射频放大器的输出端与阶跃二极管的输入端相连接，阶跃二极管的输出端作为本射频链的输出端连接到铷原子频标微波谐振腔，激发出量子跃迁信号。单片机的SPI接口与直接数字综合器的SPI接口连接，对直接数字综合器进行配置。

由于直接数字综合器芯片（AD9912）内部集成了时钟锁相倍频器，因此可将压控晶体振荡器输出的60MHz信号片内16倍频至960MHz时钟信号。再对960MHz时钟信号进行采样，输出带方波调制的179.86…MHz信号。此信号经声表面波滤波器滤除杂散后进入射频放大器，放大后的信号经过阶跃二极管微波倍频出带方波调制的6834.687…MHz信号，此信号作为射频链的输出进入微波谐振腔进行磁共振。直接数字综合器的SPI接口与单片机的SPI接口相连接，利用单片机对直接数字综合器的频率寄存器和相位寄存器进行赋值，可以随时改变寄存器的值，从而改变综合器的输出频率和调制频率，调试方便且简单，并且单片机还肩负着铷原子频标整机电路中伺服系统中数据运算和处理。

所述的直接数字综合器芯片AD9912内部集成了低相噪参考时钟锁相倍频器，60MHz压控晶体振荡器的一路输出经直接数字综合器的内部锁相环16倍频至960MHz的时钟信号，再在此960MHz时钟信号的基础上数字综合出带方波调制的179.86…MHz信号。

所述的带方波调制的179.86…MHz信号经声表面波滤波器滤除杂散后进入射频放大器。

所述的放大后的信号经过阶跃二极管微波倍频出带方波调制的6834.687…MHz信号，此信号作为射频链的输出进入微波谐振腔进行磁共振。

本射频链与传统用于铷频标的射频链相比具有以下优点：

1、电路结构简单、总功耗低。本射频链的核心是具有有片内时钟倍频的直接数字综合芯片AD9912，省掉了传统射频链的混频环节，降低了射频放大单元的功率，节省了电路板面积，简化了后期调试。

2、软件直接修改频率寄存器，输出频率和调制深度自由控制。本射频链通过单片机配置DDS芯片的寄存器，可随时改变输出频率和调制深度，从而改变铷频标的输出频率。

3、便于铷原子频标小型化。本射频链核心采用数字技术，集成度高，易于调试，体积小，便于生成集成套片，生产小型化铷原子频标。

经过实验测试，射频链的输出经过微波谐振腔后，在谐振腔通光孔探测到6834.6875…MHz微波信号强度大于-35dBm，且没有6840MHz的旁频；而按照传统混频方法，在通光孔处探测到的6834.687…MHz信号一般小于-40dBm，且混频会引入不少旁频，影响微波共振的信噪比,增加调试难度。采用本发明所述的射频链减小了阶跃二极管前级射频放大的压力，混频存在时，射频放大输出功率要达到24dBm，采用本方法，射频功率只需要20dBm，便可达到相同的微波信号强度，减少了功耗，简化了谐振腔调试难度。

附图说明：

图1为一种铷频标的射频链原理方框图。

其中：1—压控晶体振荡器；2—直接数字综合器；3—声表面波滤波器；4—射频放大器；5—阶跃二极管；6—单片机；7—分频器

图2为一种铷频标的射频链的软件控制流程图。

部件选取：

压控晶体振荡器1选用郑州原创电子的60MHz高精密晶体；

直接数字综合芯片2选用美国ANALOG公司的AD9912；

声表面波滤波器3选用中科院北京声学所的KSD180；

射频放大器4选用美国minicircuits公司的GVA-84+；

阶跃二极管5选用MPLUS公司的MP4022；

单片机6选用意法半导体公司的STM32F105R8C6；

分频器7选用安森美半导体公司的MC74AC163DR2。

具体实施方式

实施例1：

下面结合附图对本发明做进一步的说明：

如附图1可知，一种铷频标的射频链，它包括如下构件：压控晶体振荡器1（VCXO）、直接数字综合器2（DDS）、声表面波滤波器3、射频放大器4、阶跃二极管5（SRD）、单片机6、分频器7。其特征在于：直接数字综合器2分别与压控晶体振荡器1、声表面波滤波器3相连，射频放大器4分别与声表面波滤波器3、阶跃二极管5相连，分频器7与压控晶体振荡器1相连，单片机6与直接数字综合器2相连。60MHz压控晶体振荡器1输出分为二路：一路经过分频器7分频后输出10MHz信号作为铷频标的输出信号；另一路作为直接数字综合器2的时钟与其时钟端相连接。直接数字综合器2（AD9912）内部集成的时钟锁相倍频器将压控晶体振荡器1输出的60MHz片内倍频至960MHz，再对960MHz的时钟进行采样，输出带方波调制的179.86…MHz信号，调制深度为16Hz。此信号经声表面波滤波器3滤除杂散后进入射频放大器4，经射频放大后信号变为功率20dBm，阻抗50欧姆的信号，再经过阶跃二极管5微波倍频后，输出带方波调制的6834.687…MHz信号，调制深度为610Hz。此信号作为射频链的输出进入微波谐振腔进行磁共振。单片机6上的SPI接口与直接数字综合器2的SPI接口相连接，利用单片机6对直接数字综合器2的频率寄存器和相位寄存器进行赋值，可以随时改变寄存器的值，从而改变综合器的输出频率和调制频率。

所述的60MHz压控晶体振荡器1的输出分为2路：一路输出给直接数字综合器2做时钟信号；另一路经过分频器7后输出10MHz信号作为铷频标的输出信号。

所述的直接数字综合器芯片AD9912内部集成了低相噪参考时钟锁相倍频器，60MHz压控晶体振荡器1的一路输出经直接数字综合器2的内部锁相环16倍频至960MHz的时钟信号，再在此960MHz时钟信号的基础上数字综合出带方波调制的179.86…MHz信号。

所述的带方波调制的179.86…MHz信号经声表面波滤波器3滤除杂散后进入射频放大器4。

所述的放大后的信号经过阶跃二极管5微波倍频出带方波调制的6834.6875…MHz信号，此信号作为射频链的输出进入微波谐振腔进行磁共振。

一种单片机控制AD9912的调制深度和输出频率通过软件实现。具体流程如下：

（1）配置系统时钟RCC_Config，

（2）配置中断NVIC_Config，

（3）配置定时器TIMER_Config，

（4）配置输入输出端口GPIO_Config。

（5）配置AD9912各部件使能寄存器，锁相环（PLL）寄存器。

（6）设置调制深度(16Hz)；

（7）设置频率控制字。

开机启动后，单片机6通过上述流程配置直接数字综合器2（AD9912），将调制深度和频率控制字写入相应寄存器，直接数字综合器2（AD9912）在单片机的控制下输出带方波调制的179.86…MHz信号，幅度约为-3dBm。

Claims

1.一种铷频标的射频链，它包括压控晶体振荡器（1）、直接数字综合器（2）、声表面波滤波器（3）、射频放大器（4）、分频器（7），其特征在于：直接数字综合器（2）分别与压控晶体振荡器（1）、声表面波滤波器（3）相连，射频放大器（4）分别与声表面波滤波器（3）、阶跃二极管（5）相连，分频器（7）与压控晶体振荡器（1）相连，单片机（6）与直接数字综合器（2）相连。

2.根据权利要求1所述的一种铷频标的射频链，其特征在于：所述的60MHz压控晶体振荡器（1）的输出分为2路：一路输出给直接数字综合器（2）做时钟信号；另一路经过分频器（7）后输出10MHz信号作为铷频标的输出信号。

3.根据权利要求1所述的一种铷频标的射频链，其特征在于：所述的直接数字综合器芯片（2）内部集成了低相噪参考时钟锁相倍频器，60MHz压控晶体振荡器（1）的一路输出经直接数字综合器（2）的内部锁相环16倍频至960MHz的时钟信号，再以960MHz时钟信号为参考，直接数字综合器（2）输出带方波调制的179.86…MHz信号。

4.根据权利要求1所述的一种铷频标的锁相倍频器，其特征在于：所述的声表面波滤波器（3）滤除杂散后进入射频放大器（4）。

5.根据权利要求1所述的一种铷频标的锁相倍频器，其特征在于：所述的放大后的信号经过阶跃二极管（5）微波倍频出带方波调制的6834.687…MHz信号，此信号为射频链的输出进入微波谐振腔进行磁共振。