CN103317790A - 多层亚光锡镀膜及其制备方法 - Google Patents
多层亚光锡镀膜及其制备方法 Download PDFInfo
- Publication number
- CN103317790A CN103317790A CN2012100730471A CN201210073047A CN103317790A CN 103317790 A CN103317790 A CN 103317790A CN 2012100730471 A CN2012100730471 A CN 2012100730471A CN 201210073047 A CN201210073047 A CN 201210073047A CN 103317790 A CN103317790 A CN 103317790A
- Authority
- CN
- China
- Prior art keywords
- inferior light
- tin
- plated film
- current density
- light tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
本发明涉及抗晶须生长的多层亚光锡镀膜及其制备方法，更具体而言，所述多层亚光锡镀膜包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，所述第一亚光锡镀层是以第一电流密度电镀形成的，而所述第二亚光锡镀层是以小于所述第一电流密度的第二电流密度电镀形成的。根据本发明的多层亚光锡镀膜及其制备方法可以大幅降低制造成本，并实现极佳的抑制锡晶须生长的效果。
Description
技术领域
本发明涉及抗晶须生长的多层亚光锡镀膜及其制备方法。
背景技术
锡(Sn)电镀膜已广泛用于IC引脚、连接器或母线中。相对于其他替代品，纯锡膜具有许多优点，包括与环境相容、钎焊性优良和成本较低等。但是纯Sn镀膜存在易于产生锡晶须的问题。如果在电子电气元件的锡镀膜上产生过长的锡晶须，将会造成电路和接线柱等的短路，使得电子电气元件的性能和寿命显著下降。
近年来已进行各种研究以探索锡晶须的形成机理和有效的控制方法。尽管存在众多可能影响锡表面上晶须生长的因素(如镀液组成和封装类型)，通常将自发性的晶须生长现象主要归因于Cu6Sn5类型的中间金属化合物(IMC)形成过程中在锡镀膜中累积的压应力或应力梯度。
长期以来，该现象可通过在锡中添加铅形成锡铅合金而有效抑制，但由于铅对生物体，特别是对人体存在毒性，并且近年来世界各国已通过法令(如欧盟的RoHS)严格限制电子电气产品中的铅含量，因此实际已无法采用通过添加铅的方法控制锡晶须生长，必须研发其他的替代方法。
由此，为了有效调节锡镀膜的应力状态，已报道了使用具有中间层或多层包含镍/锡镀膜的结构。例如，已证实通过电镀在锡镀膜和铜基材之间的镍阻隔层，可改变锡镀膜的应力水平而有效防止锡晶须的形成(ElectronicComponents and Technology Conference 2009，1037-1043；Journal of ElectronicMaterials，2008，37(6)：894-900；IEEE Transactions on Electronics PackagingManufacturing，2006，28(1)：31-35)。在Dimitrovska和Kovacevics的工作中(Journal of Electronic Materials，2009，38(12)：2516-2524)发现了通过脉冲电镀制备的至多四层的镍/锡多层镀膜比纯锡镀膜和镍阻隔层体系更有效。但是，使用镍阻隔层抑制锡晶须生长现象的主要缺点在于该方法不可避免地提高工艺成本，并造成钎焊变色等问题。
此外，Kwok等人的美国专利申请US 2008/0050611A描述了锡和锡/钴合金组成的两层镀膜，并发现这样的两层体系易于抑制基材表面上的锡晶须生长现象。具体而言，US 2008/0050611A涉及一种晶须生长得到抑制的锡基镀膜。所述的锡基镀膜具有两层结构，包含：由锡镀膜或锡合金镀膜形成的下层，所述锡合金镀膜包含小于等于5重量％的选自钴、铜、铋、银和铟的至少一种金属和大于等于95重量％的锡，和由锡镀膜或锡合金镀膜形成的上层，所述锡合金镀膜包含小于等于5重量％的选自钴、铜、铋、银和铟的至少一种金属和大于等于95重量％的锡。
虽然锡镀膜，特别是亚光锡镀膜能够在一定程度上延迟晶须的生长，但由于各种来源产生的应力，目前还无法依赖单层的亚光锡镀膜完全消除锡晶须的生长，因此目前存在发展更有效地减少锡晶须生长的方法的迫切需求。
发明内容
本发明的目的在于提供一种抗晶须生长的多层亚光锡镀膜及其制备方法，克服现有技术中的上述缺陷，降低成本并且对环境友好。
本发明一方面提供多层亚光锡镀膜，其包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，所述第一亚光锡镀层是以第一电流密度电镀形成的，而所述第二亚光锡镀层是以小于所述第一电流密度的第二电流密度电镀形成的。
本发明另一方面提供形成多层亚光锡镀膜的方法，其中所述多层亚光锡镀膜包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，该方法包括：以第一电流密度电镀形成所述第一亚光锡镀层，然后以小于所述第一电流密度的第二电流密度电镀形成所述第二亚光锡镀层，以及根据需要重复上述步骤。
本发明再一方面还提供电子元件，其包括基材和电沉积于所述基材上的根据本发明的多层亚光锡镀膜。
附图说明
图1所示为未成型C194引线框架镀膜样品经湿热测试1300h后的表面形貌：(a)AM20，(b)AM35；
图2所示为未成型C194引线框架镀膜样品AM35和AM40经-55℃至85℃热循环测试500次后的表面形貌：(a)AM35，(b)AM40；
图3所示为PCB样品的亚光锡镀膜经-40℃至125℃热循环测试3000次后的表面形貌：(a)双层亚光锡镀膜，(b)和(c)单层亚光锡镀膜。
具体实施方式
除非另外定义，本文使用的所有技术和科学术语具有与本发明所属领域技术人员通常理解的相同的含义。若存在矛盾，则以本申请提供的定义为准。
当以范围、优选范围、或者优选的数值上限以及优选的数值下限的形式表述某个量、浓度或其它值或参数的时候，应当理解相当于具体揭示了通过将任意一对范围上限或优选数值与任意范围下限或优选数值结合起来的任何范围，而不考虑该范围是否具体揭示。除非另外指出，本文所列出的数值范围旨在包括范围的端点，和该范围之内的所有整数和分数。
当术语“约”和“大约”用于描述数值或范围的端值时，所公开的内容应理解为包括具体值或所涉及的端值。
除非另外说明，本文中所有的百分比、份数、比值等均是按重量计。
本文的材料、方法和实施例均是示例性的，除非特别说明，不应理解为限制性的。
以下详细描述本发明的多层亚光锡镀膜及其制备方法。
多层亚光锡镀膜的结构和组成
本发明一方面涉及多层亚光锡镀膜，其包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，所述第一亚光锡镀层是以第一电流密度电镀形成的，而所述第二亚光锡镀层是以小于所述第一电流密度的第二电流密度电镀形成的。
在本发明中，亚光锡镀膜是指广泛应用于元器件表面的一种碳含量和外观不同于光亮镀锡的纯锡材料。
通常，亚光锡镀膜的晶粒粒径比本领域常用的光亮锡镀膜的晶粒粒径明显更大。
在根据本发明的多层亚光锡镀膜的一个实施方案中，所述第一电流密度与所述第二电流密度之差优选为2至10A/dm2，更优选为4至8A/dm2，特别优选为约5A/dm2。所述第一电流密度为5至25A/dm2，优选为10至20A/dm2，更优选为13至18A/dm2；所述第二电流密度为2.5至20A/dm2，优选为5至15A/dm2，更优选为8至12A/dm2。电镀各层第一亚光锡镀层时所采用的第一电流密度可以相同或不同，同样电镀各层第二亚光锡镀层时所采用的第二电流密度可以相同或不同，其条件是第二亚光锡镀层所采用的第二电流密度小于与之相邻的第一亚光锡镀层所采用的第一电流密度。
在根据本发明的多层亚光锡镀膜的另一个实施方案中，所述多层亚光锡镀膜具有共计二层、三层、四层或五层。
对于上述的两层亚光锡镀膜，其包括：作为底层的以第一电流密度电镀形成的第一亚光锡镀层(第一层)及在第一层镀层上的以第二电流密度电镀形成的第二亚光锡镀层(第二层)。
对于上述的三层亚光锡镀膜，其包括：作为底层的以第一电流密度电镀形成的第一亚光锡镀层(第一层)、在第一层镀层上的以第二电流密度电镀形成的第二亚光锡镀层(第二层)及在第二层镀层上的以第一电流密度电镀形成的第一亚光锡镀层(第三层)。
对于上述的四层亚光锡镀膜，其包括：作为底层的以第一电流密度电镀形成的第一亚光锡镀层(第一层)、在第一层镀层上的以第二电流密度电镀形成的第二亚光锡镀层(第二层)、在第二层镀层上的以第一电流密度电镀形成的第一亚光锡镀层(第三层)及在第三层镀层上的以第二电流密度电镀形成的第二亚光锡镀层(第四层)。
上述的五层亚光锡镀膜以类似的方式构成。
对于各层亚光锡镀层的厚度没有特别的限制，但是优选各层亚光锡镀层的厚度可以相同或不同，优选均为0.5至10μm，更优选均为1至7.5μm，特别优选为约2μm至约5μm。如果所述锡镀层厚度明显小于0.5μm会造成镀层不致密的不利影响，镀膜总厚度明显大于10μm会造成工艺成本高的不利影响。
在根据本发明的多层亚光锡镀膜的另一个实施方案中，基于各层亚光锡镀层各自的重量，各层亚光锡镀层均包含至少99.9重量％的锡，优选包含至少99.95重量％的锡。其余为杂质，所述锡镀层中杂质主要包括碳、氧、铜、铁、磷等，其主要来自于基材和下述镀液中的添加剂如甲磺酸、整平剂等。
在根据本发明的多层亚光锡镀膜的另一个实施方案中，在所述亚光锡镀膜与基材之间，可以根据需要设置起屏蔽层作用的Ni或Cu的底镀层。Ni或Cu底镀层具有半光亮或亚光的表面光洁度，其具有较大的晶粒尺寸。这种底镀层的形成提高了应力消除效果。但是即使在不设置起屏蔽层作用的Ni或Cu的底镀层的情况下，根据本发明的多层亚光锡镀膜仍然可以实现消除应力及抑制锡晶须的生长的技术效果。
多层亚光锡镀膜的制备方法
本发明另一方面涉及形成多层亚光锡镀膜的方法，其中所述多层亚光锡镀膜包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，该方法包括：以第一电流密度电镀形成所述第一亚光锡镀层，然后以小于所述第一电流密度的第二电流密度电镀形成所述第二亚光锡镀层，以及根据需要重复上述步骤。
在本发明方法的一个实施方案中，所述第一电流密度与所述第二电流密度之差优选为2至10A/dm2，更优选为4至8A/dm2，特别优选为约5A/dm2。所述第一电流密度为5至25A/dm2，优选为10至20A/dm2，更优选为13至18A/dm2；所述第二电流密度为2.5至20A/dm2，优选为5至15A/dm2，更优选为8至12A/dm2。电镀各层第一亚光锡镀层时所采用的第一电流密度可以相同或不同，同样电镀各层第二亚光锡镀层时所采用的第二电流密度可以相同或不同，其条件是电镀一层第二亚光锡镀层时所采用的第二电流密度小于电镀与之相邻的一层第一亚光锡镀层时所采用的第一电流密度。
在本发明方法的另一个实施方案中，所述多层亚光锡镀膜具有总计二层、三层、四层或五层。
对于各层亚光锡镀层的厚度没有特别的限制，但是优选各层亚光锡镀层的厚度可以相同或不同，优选均为0.5至10μm，更优选均为1至7.5μm，特别优选为约2μm至约5μm。
在本发明方法的另一个实施方案中，基于各层亚光锡镀层各自的重量，各层亚光锡镀层均包含至少99.9重量％的锡，优选包含至少99.95重量％的锡。
对于上述的两层亚光锡镀膜，其制备方法包括：在基材表面上以第一电流密度电镀形成第一亚光锡镀层(第一层)；然后在第一层镀层上以第二电流密度电镀形成第二亚光锡镀层(第二层)。
对于上述的三层亚光锡镀膜，其制备方法包括：在基材表面上以第一电流密度电镀形成第一亚光锡镀层(第一层)；然后在第一层镀层上以第二电流密度电镀形成第二亚光锡镀层(第二层)；最后在第二层镀层上以第一电流密度电镀形成第一亚光锡镀层(第三层)。
对于上述的四层亚光锡镀膜，其制备方法包括：在基材表面上以第一电流密度电镀形成第一亚光锡镀层(第一层)；然后在第一层镀层上以第二电流密度电镀形成第二亚光锡镀层(第二层)；然后在第二层镀层上以第一电流密度电镀形成第一亚光锡镀层(第三层)；最后在第三层镀层上以第二电流密度电镀形成第二亚光锡镀层(第四层)。
上述的五层亚光锡镀膜以类似的方式形成。
特别地，本发明通过控制电镀时的电流/电流密度而控制所得锡镀膜表面上的晶粒粒径，并通过合理设置锡镀膜的构造、各层的类型、不同粒径和厚度而实现极佳的抑制锡晶须生长的效果。
变电流电镀成型多层锡镀膜的方法仅采用单一镀锡液/槽，而且变电流电镀工艺很容易实现。与抗锡须生长效果良好的Sn/Ni阻挡层体系相比，本发明的多层亚光锡镀层在电镀成本和可焊性等方面有望超越Sn/Ni阻挡层体系，成为可以替代纯锡镀层的一种具有良好应力缓冲能力的抗锡须镀层。此外，由于在电镀过程中仅使用单一镀锡液/槽，所以大幅降低了制造成本。
本发明对于形成所述多层亚光锡镀膜的电镀方法类型没有特别限制，例如可以使用用于锡的常规电镀。其中，对于锡电镀液的类型没有特别限制，其实例如有机磺酸锡镀液、氨基磺酸锡镀液、硫酸锡镀液。其中，有机磺酸锡镀液实例如包含甲磺酸、氨基磺酸、乙磺酸、羟基甲磺酸、羟基乙磺酸、羟基苯磺酸、羟基萘磺酸的镀液。
所述镀液的组成是本领域技术人员熟知的，并且所述镀液也可以是市售的。
对于除了电流密度以外的电镀条件没有特别的限制，电镀的温度例如可以是约15℃至约65℃。
可选地，其他适用于本发明的电镀方法包括如环镀、喷镀或脉冲电镀。
任选地，在形成本发明所述的锡镀层之后，在进行另一层锡镀层的电镀之前可对已形成的锡镀层进行预处理。对于所述预处理方法没有特别限制，其可以是常规预处理方法如脱脂、化学抛光、蚀刻等。
若在所述亚光锡镀膜与基材之间设置起屏蔽层作用的Ni或Cu的底镀层，对于形成作为屏蔽层的底镀层的方法没有限制，可以使用公知的电镀液通过典型的方式形成所需的底镀层。但是即使在不设置起屏蔽层作用的Ni或Cu的底镀层的情况下，根据本发明的形成多层亚光锡镀膜的方法仍然可以实现消除应力及抑制锡晶须的生长的技术效果。
包含本发明多层亚光锡镀膜的电子元件
本发明再一方面还涉及电子元件，其包括基材和电沉积于所述基材上的根据本发明的多层亚光锡镀膜。
对于基材没有特别的限制，其实例包括但不限于铜、铜合金、铁和铁合金。对于无法直接电镀的材料如塑料、树脂等，可通过使用金属材料将这些材料进行化学镀膜而使其表面具有导电性，然后再进行锡镀膜的电镀。
包含本发明多层亚光锡镀膜的电子元件例如包括待焊接的电子元件如引线框架、半导体封装物和芯片元件，以及不需要焊接的连接器、母线等。
实施例
下文将以明确易懂的方式通过对优选实施例的说明并结合附图来对本发明上述特性、技术特征、优点及其实现方式予以进一步说明。
电镀沉积
按照表1和表2中给出的参数进行电镀沉积，其中使用来自上海新阳半导体材料有限公司的商品名为高速亚光锡镀液(包含45g/L SYT820、70g/LSYT843H、170g/L SYT810)的产品作为镀液。电镀的温度为40℃。
测试方法
在本发明中使用湿热测试和热循环测试对多层锡镀膜的晶须抑制效果进行模拟测试。在测试之前，将多层亚光锡镀膜沉积在冲制的平面状C194引线框架上，在150℃下退火1小时，然后分别对退火态样品进行湿热测试和热循环测试。
另外，本发明还将双层亚光锡镀膜沉积在SOIC8封装体采用的C194引线框架上，在150℃下退火1小时后机械成型为镀锡SOIC8元件。其后采用无铅回流焊将镀锡SOIC8元件钎焊贴装在PCB板的纯锡焊盘上(无铅焊料选用Sn3.0Ag0.5Cu)，然后将PCB板样品进行热循环测试。作为对比，本发明还采用相同镀液，制备了单层亚光锡镀膜的PCB样品进行热循环测试。
未成型C194引线框架镀膜样品的湿热测试：在55℃和85％RH的高温高湿条件下进行1300h。
未成型C194引线框架镀膜样品的热循环测试方法A：在-55℃至85℃下循环500次，在高温或低温时均持续10分钟。
双层亚光锡镀膜和单层亚光锡镀膜的PCB样品的热循环测试方法B：在-40℃至125℃下循环至最多3000次，在高温或低温时均持续20分钟。
采用场发射电子扫描显微镜(FEI)在50-50000放大倍数下观察样品表面的微观形貌。
表1为采用湿热测试和热循环测试方法A测试的未成型引线框架多层镀膜样品组成及其测试结果。由于电镀时采用高电流密度有助于获得晶粒尺寸相对较小的锡膜，而小的锡晶粒层具有相对较好的塑性变形能力和应力缓冲能力，因此为了缓和基材与第一层镀层的应力，在电镀成型上述多层镀膜时，接近基材的第一层镀层均采用15A/dm2的电流密度，第二层镀层均采用10A/dm2的电流密度，其他层镀层则采用相同顺序电镀成型。图1所示为未成型C194引线框架镀膜样品AM20、AM35经湿热测试1300h后的表面形貌。图2所示为未成型C194引线框架镀膜样品AM35和AM40经-55℃至85℃冷热循环测试500次后的表面形貌。按照表1的测试结果可以发现，经过1300小时的湿热存储或500次冷热循环测试，二层、三层和四层锡镀膜样品的表面均未发现有锡须生长。显然，上述多层镀膜具有较好的抗锡须生长能力。
表1沉积在C194引线框上的多层亚光锡镀膜的层结构和电镀参数
表2为PCB样品SOIC8元件IC引脚表面的电镀双层和单层锡镀膜的组成和电镀参数。图3所示为相应PCB样品镀膜经-40℃至125℃冷热循环测试3000次后的表面形貌。可以发现，单层锡镀膜表面开裂现象严重，生长有较多锡须。而双层锡镀膜表面开裂现象轻微，在最大弯角处没有明显的锡须生长现象。显然，在冷热循环环境中，本发明的双层锡镀膜可具有优于常规单层锡镀膜的抗锡须生长能力。
表2沉积在IC引脚上的双层、单层亚光锡镀膜的层结构和电镀参数
上文通过附图和优选实施例对本发明进行了详细展示和说明，然而本发明不限于这些已揭示的实施例，本领域技术人员从中推导出来的其他方案也在本发明的保护范围之内。
Claims (15)
1.多层亚光锡镀膜，其包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，所述第一亚光锡镀层是以第一电流密度电镀形成的，而所述第二亚光锡镀层是以小于所述第一电流密度的第二电流密度电镀形成的。
2.根据权利要求1的多层亚光锡镀膜，其特征在于，所述第一电流密度为5至25A/dm2。
3.根据权利要求1或2的多层亚光锡镀膜，其特征在于，所述第二电流密度为2.5至20A/dm2。
4.根据权利要求1至3之一的多层亚光锡镀膜，其特征在于，其具有共计二层、三层、四层或五层。
5.根据权利要求1至4之一的多层亚光锡镀膜，其特征在于，各层亚光锡镀层的厚度均为0.5至10μm。
6.根据权利要求1至5之一的多层亚光锡镀膜，其特征在于，基于各层亚光锡镀层各自的重量，各层亚光锡镀层均包含至少99.9重量％的锡。
7.形成多层亚光锡镀膜的方法，其中所述多层亚光锡镀膜包括自底层至顶层依次交替叠加的第一亚光锡镀层和第二亚光锡镀层，该方法包括：以第一电流密度电镀形成所述第一亚光锡镀层，然后以小于所述第一电流密度的第二电流密度电镀形成所述第二亚光锡镀层，以及根据需要重复上述步骤。
8.根据权利要求7的方法，其特征在于，所述第一电流密度为5至25A/dm2。
9.根据权利要求7或8的方法，其特征在于，所述第二电流密度为2.5至20A/dm2。
10.根据权利要求7至9之一的方法，其特征在于，所述多层亚光锡镀膜具有总计二层、三层、四层或五层。
11.根据权利要求7至10之一的方法，其特征在于，各层亚光锡镀层的厚度均为0.5至10μm。
12.根据权利要求7至11之一的方法，其特征在于，基于各层亚光锡镀层各自的重量，各层亚光锡镀层均包含至少99.9重量％的锡。
13.电子元件，其包括基材和电沉积于所述基材上的根据权利要求1至6之一的多层亚光锡镀膜或通过根据权利要求7至12之一的方法形成的多层亚光锡镀膜。
14.根据权利要求13的电子元件，其特征在于，所述基材选自：塑料、树脂、铜、铜合金、铁和铁合金。
15.根据权利要求13或14的电子元件，其特征在于，所述电子元件选自：引线框、半导体封装物、芯片元件、连接器和母线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100730471A CN103317790A (zh) | 2012-03-19 | 2012-03-19 | 多层亚光锡镀膜及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100730471A CN103317790A (zh) | 2012-03-19 | 2012-03-19 | 多层亚光锡镀膜及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103317790A true CN103317790A (zh) | 2013-09-25 |
Family
ID=49186973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100730471A Pending CN103317790A (zh) | 2012-03-19 | 2012-03-19 | 多层亚光锡镀膜及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103317790A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105984177A (zh) * | 2015-02-17 | 2016-10-05 | 西门子公司 | 复合镀膜、其制备方法和电子元件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101029408A (zh) * | 2006-03-02 | 2007-09-05 | 富士通株式会社 | 无晶须的电镀结构及电镀方法 |
| US20090291318A1 (en) * | 2006-12-27 | 2009-11-26 | Chikahito Sugahara | Composite material for electric and electronic components, electric and electronic components, and method for manufacturing composite material for electric and electronic components |
| CN101908515A (zh) * | 2009-06-08 | 2010-12-08 | 瑞萨电子株式会社 | 半导体器件及其制备方法 |
-
2012
- 2012-03-19 CN CN2012100730471A patent/CN103317790A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101029408A (zh) * | 2006-03-02 | 2007-09-05 | 富士通株式会社 | 无晶须的电镀结构及电镀方法 |
| US20090291318A1 (en) * | 2006-12-27 | 2009-11-26 | Chikahito Sugahara | Composite material for electric and electronic components, electric and electronic components, and method for manufacturing composite material for electric and electronic components |
| CN101908515A (zh) * | 2009-06-08 | 2010-12-08 | 瑞萨电子株式会社 | 半导体器件及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105984177A (zh) * | 2015-02-17 | 2016-10-05 | 西门子公司 | 复合镀膜、其制备方法和电子元件 |
| CN105984177B (zh) * | 2015-02-17 | 2019-01-22 | 西门子公司 | 复合镀膜、其制备方法和电子元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1257004B1 (en) | Metal article with multilayer coating | |
| US6335107B1 (en) | Metal article coated with multilayer surface finish for porosity reduction | |
| US20020192492A1 (en) | Metal article coated with near-surface doped tin or tin alloy | |
| EP1767672A1 (en) | Tin-based plating film and method for forming the same | |
| Zhang | Tin and tin alloys for lead-free solder | |
| CN101403112B (zh) | 铜及铜合金的化学镀锡液 | |
| EP3004429B1 (en) | Electroplating baths of silver and tin alloys | |
| US20080261071A1 (en) | Preserving Solderability and Inhibiting Whisker Growth in Tin Surfaces of Electronic Components | |
| CA2883815A1 (en) | Plating solution and plating process for multi-layer cyanide-free plating copper-tin alloy coating, and coins made by the process | |
| WO2007008369A1 (en) | Tin electrodeposits having properties or characteristics that minimize tin whisker growth | |
| US20050249969A1 (en) | Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components | |
| Kim et al. | Effect of chemical composition on adhesion of directly electrodeposited copper film on TiN | |
| US6982030B2 (en) | Reduction of surface oxidation during electroplating | |
| Suh et al. | Growth kinetics of Cu–Sn intermetallic compounds at the interface of a Cu substrate and 42Sn–58Bi electrodeposits, and the influence of the intermetallic compounds on the shear resistance of solder joints | |
| CN103317790A (zh) | 多层亚光锡镀膜及其制备方法 | |
| CN105984177B (zh) | 复合镀膜、其制备方法和电子元件 | |
| US11993862B2 (en) | Structure including copper plating layer or copper alloy plating layer | |
| KR20190133709A (ko) | 철-니켈 합금 필링용 전기도금액 및 이를 이용한 개구부의 필링 방법, 회로 기판의 제조방법 | |
| CN216087117U (zh) | 一种降低成本的印刷线路板镍合金多层镀金 | |
| CN115175466B (zh) | 一种提升陶瓷覆铜基板表面电镀锡镍合金的焊接方法 | |
| US20060240276A1 (en) | Underlayer for reducing surface oxidation of plated deposits | |
| CN114836801A (zh) | 一种铍青铜弹性器件的多层电镀工艺 | |
| Nawafune | BASIS OF PLATING | |
| PLATING | Plating Lead-Free Soldering in Electronics | |
| Soldering et al. | 4.1 BASIS OF PLATING |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130925 |