CN1033116A - 钟表上集成电路芯片的安装结构 - Google Patents

钟表上集成电路芯片的安装结构 Download PDF

Info

Publication number
CN1033116A
CN1033116A CN88104877A CN88104877A CN1033116A CN 1033116 A CN1033116 A CN 1033116A CN 88104877 A CN88104877 A CN 88104877A CN 88104877 A CN88104877 A CN 88104877A CN 1033116 A CN1033116 A CN 1033116A
Authority
CN
China
Prior art keywords
chip
integrated circuit
end points
line
line pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN88104877A
Other languages
English (en)
Other versions
CN1016289B (zh
Inventor
池上敏正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62280502A external-priority patent/JPH01123189A/ja
Priority claimed from JP1987169704U external-priority patent/JPH0544794Y2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1033116A publication Critical patent/CN1033116A/zh
Publication of CN1016289B publication Critical patent/CN1016289B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • GPHYSICS
    • G04HOROLOGY
    • G04CELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Clocks (AREA)
  • Electromechanical Clocks (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明公开了一种钟表上集成电路芯片的安装 结构,这种结构中包括集成电路芯片、带有线路图形 的电路板以及安装上述元、部件的安装架等,集成电 路芯片由电路板或安装架来定位,并且其端点的位置 对应于线路图形连线的位置,利用弹性部件的压力使 集成电路的端点和线路图形的连线之间具有良好的 导电性能,而且本发明还公开了指示集成电路芯片安 装方向的方法,本发明的结构简化安装,并能容易地 更换集成电路芯片、电路板及其它部件。

Description

本发明涉及一种钟表上集成电路芯片的安装结构。
关于钟表上集成电路芯片的安装结构,已在日本公开专利59-138341、56-50544和59-120884中谈过。在上述现有技术中,用金丝熔焊或钎焊使线路图形连线和集成电路芯片的端点连接起来,然后用注塑剂(molding    agent)加固连接部分。
传统的安装方法需要这样一个安装过程,即用金丝、熔焊或钎焊使线路图形连线与集成电路芯片的端点连接起来,并通过注塑来加固连接部分。因而就不能检修在安装过程中产生的故障。况且,众所周知,在表中,集成电路芯片和电路板相对于其它部件来说是相当昂贵的。电路组件的成本取决于安装过程中产品的合格率。
本发明就是要解决上述问题,本发明的目的是通过使安装过程简单化来降低成本,并且能容易地排除安装过程中所产生的故障。
本发明的解决方案如下:
(1)钟表上集成电路芯片安装结构,它包括:
一块具有许多端点的集成电路芯片;
一块具有线路图形的基板,线路图形的连线与上述各个端点相对应;
一个由绝缘构件组成的安装架,该安装架用来叠装集成电路芯片和基板;以及
一个利用弹性部分加压使得在线路图形和集成电路芯片之间获得导电性连接的紧压件;其中,集成电路芯片和基板被固定在安装架和紧压件之间。
(2)上面(1)所述的钟表上集成电路芯片的安装结构,其中,至少在集成电路芯片上或线路图形上有一凸台。
(3)上面(1)所述的钟表上集成电路芯片的安装结构,其中,集成电路芯片带有一个能识别安装方向的装置。
(4)上面(1)所述的钟表上集成电路芯片的安装结构,其中,至少在绝缘构件或安装架上有一个导引部分,该导引部分用来调整集成电路芯片的平面位置。
(5)上面(1)所述的钟表上集成电路芯片的安装结构,其中,线路图形连线的一段具有弹性(fLexibility)。
(6)上面(1)所述的钟表上集成电路芯片的安装结构,其中,安装架由其上具有绝缘层的金属构件组成。
(7)上面(1)所述的钟表上集成电路芯片的安装结构,其中,在所说的安装架上形成线路图形,该线路图形连线与集成电路芯片的每一个端点相对应。
下面参考附图叙述本发明的最佳实施例。
首先,本发明所用的安装架是指平板、承载构件以及平板构件。
图1是一个表示本发明的实施例的平面图。图2和图3是图1的局部剖视图。
1是平板,由合成树脂制成,它将作为安装架。2是一块电路板,该电路板为绝缘构件,它安装在平板1上,并且在与平板1相对的面上形成有线路图形。3是电路组件的盖,这个盖具有弹性,为紧压件。4是集成电路芯片,它包括馈给步进电机的由金凸台组成的输出端点、复位端点,晶体单元的端点、VDD和VSS端点、测试端点、用于记录的端点以及用于检测集成电路单元结构的测试端点4l。5是晶体单元。6是公知的包括转子、定子和线圈组件的步进电机线圈组件。7是电池。8是紧压在电池7的负极连接件。此外,在电路板2上具有与步进电机各端点相对应的馈给步进电机的输出端点、连线2a和2b、栅极连线2C和漏极连线2d、VDD连线2e、VSS连线2f、复位连线2g、馐远说?h和2i以及记录端点2j。(在表面上镀金。)这些连线的一段从集成电路芯片的定位孔2K内翘起。集成电路芯片的定位孔2K靠集成电路芯片4的四个角嵌入定位孔2K而实现四边的平面定位,防止连线和集成电路芯片4之间的平面位移。接着,用电路组件的盖3的弹簧片3a压住集成电路芯片4。由于平板1是由合成树脂制成的,因而它具有一定的弹性,正好适应凸台高度的偏差(如果在平板1上形成一个凹槽(Concavo portion),如虚线所示,则弹性和导电的可靠性将会进一步提高。)因此,在安装过程中,只要以预定的方向投入集成电路芯片4(该方向可以通过测试端点4l来确认,箭头2n标在电路板上与测试端点4l相对的位置上),再盖上电路组件的盖3,从而达到了安装容易的目的。由于在安装过程中没有热压和导线焊接,因此,安装故障就变得无关紧要了。如果出现安装故障,则可以打开电路组件的盖3,更换集成电路芯片4或电路板2,从而改善了可维修性。晶体单元5平着放置在平板的凹槽1b中,用电路组件的盖3的弹性部分3b压在其端部,并通过平板1和电路板2使这个端部被压紧,从而获得良好的导电性。
下面,图4到图9表示本发明的其它实施例。图4中,槽1a位于平板1上,其位置大概与各个凸台的位置相对应。由于金凸台的高度h有些偏差,因此,线路图形连线必须有一段弯曲,以便适应上述高度的偏差。(平板上的槽1a的底面和连线之间的间隙S,与凸台高度h之间的关系最好是h>S,而集成电路芯片4的底面和槽口1e的顶面之间的间隙t和s的关系最好是t>s)。因此,凸台和连线之间的电连接可靠性得到改善。集成电路芯片4是这样安装固定的,其中,在电路组件的盖3上有凸出部分3b,利用电路组件的盖3的整体的弹性,通过凸出部分3b压住集成电路芯片4。集成电路芯片4高出电路板2的上表面,这样可以防止连线和端点之间的平面位移,这位移是由在制造芯片时残留在芯片边缘表面上的凸起部分4a所引起的。
图5中,电路板上各连线的端部分别有弯曲部分2l,借助于弯曲部分2l的挠度来适应凸台高度的偏差,如图5所示。
图6所示的结构中,集成电路芯片4上没有金凸台,但在线路图形连线的端部有拱点(dowel)2m(其位置对应于集成电路芯片上的各个端点),除这种形式的拱点外,用半腐蚀法腐蚀连线的一部分而得到的拱点2n(图9)也能达到同样的效果。
图7所示的结构中,利用一组凸块1d使集成电路芯片4在平板1上平面定位。换句话说,按照上述方法完成连线与集成电路芯片4的端点之间的连接。平板1可用合成树脂制成的电路支座来代替。
图8所示的结构中,电路板上的线路图形连线与上述实施例不同,它形成在反方向上,集成电路芯片4的平面定位由连线2q实现,连线2q带有与VDD相同的电位或者没有电位。孔2r的作用是完成连线2q的弯曲。此外,还可以利用电路板2上某一部分的凸块(多个位置处半冲切下的凸块或相类物)实现弯曲体,这些凸块在与集成电路芯片接触的地方具有绝缘性能,用虚线表示,或者还可以利用安装架上的凸块(其电位相同于VDD或电绝缘)实现弯曲体,安装架包括平板,承载体,以及位于平板和承载体之间的垫片等等。
上述实施例中说的是金凸台,但用钎焊料凸台也可以达到同样的效果。在电路板的线路图形表面上镀上一层金,以增加导电的可靠性。平板1实际上做为增强部件也是不错的,例如,金属构件与这种材料结合,再在平板和集成电路芯片之间形成这种材料的绝缘层。本发明中,线路图形做在电路板上,然而,用印刷等方法在与集成电路芯片相对的平板表面上形成线路图形也能达到同样的效果。此外,在平板上设置集成电路芯片的安装定位装置,制成如图7所示的没有电路板的结构也是可能的。
图10是一个平面视图,表示本发明的另一个实施例,图11是其主要部分的剖视图。
1是平板,它由合成树脂制成并带有安装集成电路芯片4的槽1a。2是电路板,在与平板1相对的面上形成线路图形,而且2安放在平板1上。3是电路组件的盖,它安装在电路板2的上表面,并且具有弹性。4是集成电路芯片,它具有馈给步进电机的由金凸台组成的输出端点、还具有复位端点、晶体单元端点、VDD端点、VSS端点、检测电路组件的测试端点、用来记录记时速率调节数据等的记录端点、用于测试集成电路芯片单元结构的测试端点4K、4l和4W。5是晶体单元,6是公知的步进电机的线圈组件,这种步进电机由步进转子10、定子11以及由永久磁铁和齿轮组成的线圈组件构成。线路板2上形成有相应于馈给步进电机的输出端01、02,并与集成电路芯片的端点相对的连线2a和2b,分别连接到晶体振荡器的栅极端和漏极端的栅极连线2C和漏极连线2d、VDD连线2e、VSS连线2f、复位连线2g、测试端点连线2h和2i、用于记录的端点连线2j。而且在各连线的表面上(电路板和铜箔的接触表面除外)涂上一层金。然而,由于测试端点4K、4l和4W是检测集成电路芯片的端点,所以就不要求相应于测试端点4K、4l和4W的连线。集成电路芯片4由平板上的槽1a的侧壁定位,电路板2由平板1上的两个定位销1b和1c定位,通过上述两个定位实现了集成电路芯片4的各个端点和线路图形的平面位置的相对定位。集成电路芯片4的各个端点和与这些端点相对应的线路图形连线之间的导电性通过将平板上的槽1a底面和压簧片3a(两个)压紧来保证。如图所示,在电路板2中,绝缘基板位于电路组件盖上的压簧片3a和线路图形之间,因而防止了短路。上述实施例中,所述的压簧片3a是两个,然而,压簧片3a不仅仅局限于两个,也可以用多个,例如可以在集成电路芯片4的四个角上用四个弹簧片来压紧,集成电路芯片4可以由同样数目的端点和线路图形的连线来压紧,以获得导电性。在这种情况下,每个端点高度的偏差可以用在电路板上线路图形的各个连线之间开以切口(Cutting)的方法来适应,从而提高导电的可靠性。
如上所述,将集成电路芯片4安装入平板上的槽1a中,将电路组件的盖3安装在电路板2上,平板1和电路组件的盖3用螺钉或类似的连接件固定,这样就完成了安装过程。然后,在完整的表(走时)的状态下进行运行情况的检验并调整计时速率(即调整走时快慢)。因而,只要把各元、部件组装起来就可以完成安装过程,也就是说,能够极其容易地完成安装过程。而且,由于没有热压和导线焊接,而使安装过程中出现的故障变得无关紧要,如果出现故障,则可以非常容易地进行修理,即,只要取下电路板2,更换集成电路芯片等不良部件即可。
图12表示本发明的另一个实施例。1是由合成树脂制成的平板,并带有压簧片1d(两个)。2是电路板。4是集成电路芯片(与上述实施例中相同),3是电路组件盖。在电路板2上具有孔2K,该孔的形状与集成电路芯片的外形基本相同,而且与各个端点相对应的线路图形连线是悬空的(伸到孔中),集成电路芯片4置于电路板2的孔2K中,集成电路芯片4的各个端点和与这些端点相对应的线路图形连线之间通过平板上的压簧片1d和电路组件盖3压紧而获得导电性。本发明中,线路图形形成于电路板上,但也可以不用电路板,而用印刷的方法在平板1的表面形成线路图形(与集成电路芯片的端点相对应),并且在平板1上提供凸块(如图7所示)以便使集成电路芯片定位。根据上述实施例,借助于簧片能使得集成电路芯片的端点和线路图形连线之间具有导电性,但也可以采用螺旋弹簧,橡胶等弹性件。此外,可以将上述实施例进行组合而达到各种不同的优良效果。
图13到图16是集成电路芯片的平面图,表示集成电路安装方向识别装置的其它实施例。图13中,集成电路芯片4的端点的位置与图1中集成电路芯片4的端点的位置相同,而且集成电路芯片4包括有馈给步进电机的输出端点4a和4b、晶体单元端点4c和4d、复位端点4g、VDD端点(+端)4e、VSS端点(-端)4f,用来测试电路组件的测试端点4h和4i,用来记录计时速率调整数据等的记录端点4j,用于测试集成电路芯片单元结构的测试端点4l(在相应位置不需要线路图形连线),其中,上述端点是金凸台。集成电路芯片4的安装方向只可能由上述的测试端点4l识别。此外,如虚线所示,如果取面4m,则就不需要从有端点的面那边去指示方向。从而可以改进安装方法。用印刷或其它方法在集成电路芯片4的背面(有端点面的反面)提供识别标志4n(用虚线表示)来取代面4m也是可取的。当集成电路芯片具有面4m和识别标志4n时,就不需要如上所述的采用在各端点上指示方向的装置。
图14中,从有端点面来看,集成电路芯片41包括有输出端点41a和41b、晶体单元端点41c和41d、复位端点41e、VDD端点41f、VSS端点41g,集成电路芯片41的测试端点41h、41i和41j、检测电路组件的测试端点41K和41l、调节逻辑电路的端点41m、41n、41p、41q、41r和41s以及在以后维修时通过切断连线来调节计时速率的加减(AS)端点41t、41u和41v。在这种情况下,可以在测试端点41k处识别方向。而且,可以通过VSS端点41g和AS端点41t之间的距离差来识别方向。此外,例如可以使测试端点4j的外形尺寸大于其它端点的尺寸,如图中细线所示。将端点做成圆形或其它形状(未在附图中表示)来取代平面形状也不错。
图15中,从有端点的面来看,集成电路芯片42的各端点相同于图11中的结构。由于在侧边42w上没有端点,如图所示,所以就可以根据侧边42w来判别方向。
图16是所有端点都位于两侧边的集成电路芯片43,在集成电路芯片43中,改变了端点的材料,例如用钎焊料凸台作为测试端点43a,其它端点用金凸台,通过颜色来识别方向。而且,也可以通过组成集成电路芯片的晶体管的位置、电阻的位置,连接各元件的连线的形状这些外在形态来识别方向。可以改变端点高度以区别于其它端点,可以在集成电路芯片的背面提供凸块和槽。在比其它端点距离侧边更靠内的地方可设置一个端点43a′,如图中细线所示,反之,也可以,而且可以利用几个端点的组合。
可以将上述方法互相组合来识别集成电路芯片的方向,从而大大地提高了可靠性。在上述实施例中,其上设有晶体管等组成集成电路芯片的面作为有端点的面。
如上所述,根据本发明,集成电路芯片的端点和线路图形连线被压紧来获得导电性,从而避免了用金丝连结、熔焊或钎焊的安装过程。而且由于在安装过程中没有脏物,因而可以省去清洁工序。此外,由于集成电路芯片是可拆卸的,所以就可以在出现安装故障或集成电路芯片和电路板出现故障时容易地将它们更换。在集成电路芯片上提供指示集成电路芯片的方向的装置使得在安装集成电路芯片时,电路板上线路图形的连线和集成电路芯片的端点能在要求的位置上对准,从而使这种装配修理容易并可防止错误装配。由于在凸台(至少在集成电路芯片和线路图形中的一个上提供)接触部分的接触压力提高了,从而导电可靠性也提高了。
下面对附图作简要说明:
图1是本发明的一个实施例的平面视图。
图2和图3是图1的局部剖视图。
图4到图12是本发明的其它实施例的局部剖视图和平面视图。
图13到图16是平面视图,表示识别本发明的集成电路芯片安装方向的装置的实施例。
1……平板
2……电路板
3……电路组件盖
4、41、42、43……集成电路芯片
5……晶体单元
6……线圈组件
7……电池
8……电池连接片(-)
10……步进转子
11……定子

Claims (7)

1、一种钟表上集成电路芯片的安装结构,包括:
具有多个端点的集成电路芯片;
一个具有线路图形的基板,所述的线路图形的连线与所说的各个端点相对应;
一个由绝缘构件组成的安装架,该安装架用来叠装所说的集成电路芯片和所说的基板;以及
一种利用弹性部分加压,使得所说的线路图形和所说的集成电路芯片之间获得导电性的紧压件,其中,所说的集成电路芯片和所说的基板安装在所说的安装架和所说的紧压件之间。
2、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,至少在所说的集成电路芯片上或者所说的线路图形上形成凸台。
3、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,所说的集成电路芯片上具有一个能指示安装方向的装置。
4、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,至少在所说的绝缘构件或者所说的安装架上有一个定位部分,该定位部分用来限定所说的集成电路芯片的平面位置。
5、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,所说的线路图形的一段具有弹性。
6、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,所说的安装架由其上具有绝缘层的金属构件组成。
7、根据权利要求1所说的钟表上集成电路芯片的安装结构,其中,在所说的安装架上形成线路图形,该线路图形连线与所说的集成电路芯片的各个端点相对应。
CN88104877A 1987-11-06 1988-08-06 钟表上集成电路芯片的安装结构 Expired CN1016289B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP62280502A JPH01123189A (ja) 1987-11-06 1987-11-06 時計用icチップの実装構造
JP280502/87 1987-11-06
JP169704/87 1987-11-06
JP1987169704U JPH0544794Y2 (zh) 1987-11-06 1987-11-06

Publications (2)

Publication Number Publication Date
CN1033116A true CN1033116A (zh) 1989-05-24
CN1016289B CN1016289B (zh) 1992-04-15

Family

ID=26492957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88104877A Expired CN1016289B (zh) 1987-11-06 1988-08-06 钟表上集成电路芯片的安装结构

Country Status (2)

Country Link
KR (1) KR910008672B1 (zh)
CN (1) CN1016289B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100464865C (zh) * 2002-12-27 2009-03-04 尼多布连株式会社 一种喷嘴

Also Published As

Publication number Publication date
KR890009232A (ko) 1989-07-15
KR910008672B1 (ko) 1991-10-19
CN1016289B (zh) 1992-04-15

Similar Documents

Publication Publication Date Title
CN1148092C (zh) 同轴连接器
US7777325B2 (en) Power semiconductor module
US6249440B1 (en) Contact arrangement for detachably attaching an electric component, especially an integrated circuit to a printed circuit board
US5865629A (en) Pick-up elements for slip rings or rotary connectors
US4181387A (en) Interconnect sockets and assemblies
US20110074005A1 (en) Semiconductor device, method for fabricating a semiconductor device and lead frame, comprising a bent contact section
EP0522600A2 (en) Chip type capacitor
CN1033116A (zh) 钟表上集成电路芯片的安装结构
KR970002447B1 (ko) 표면 장착용 전기 커넥터의 단자
CN1222198C (zh) 侧面上形成测试点的印刷电路板
EP1659375B1 (en) Modular encoder, method of producing a modular encoder, and system for measuring angular movement
US5043695A (en) Housing assembly for miniature electronic device
GB2324198A (en) Tape-fixed leadframe
GB2203270A (en) Timepiece assembly
EP1758214A1 (de) Anordnung mit Leistungshalbleitermodul und mit Anschlussverbinder
EP0829188B1 (en) Contact arrangement for detachably attaching an electric component, especially an integrated circuit to a printed circuit board
EP1385233A1 (en) Pressure contact connector of cell phone and connection structure of the connector
US6490164B2 (en) Attachment structure of electronic component to circuit board and clip used in attachment of the electronic component
EP0518578A1 (en) Electric contact unit
WO2002082584A2 (en) Electrical terminal tail aligner
JP3702113B2 (ja) 電気コネクタ
CN219437223U (zh) 一种fpc与pcb板的装配结构
JPH0134308Y2 (zh)
JPH0922761A (ja) プリント基板の取付・接続構造
EP0949724A2 (en) Electrical connector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C15 Extension of patent right duration from 15 to 20 years for appl. with date before 31.12.1992 and still valid on 11.12.2001 (patent law change 1993)
OR01 Other related matters
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee