CN103310819A - 包含具有多斜率数据转变的写信号的存储器件 - Google Patents

Abstract

本发明涉及包含具有多斜率数据转变的写信号的存储器件。硬盘驱动器或其它基于盘的存储器件包括：存储盘、被配置用于从存储盘读取数据以及将数据写入存储盘的读/写头、以及与读/写头耦接或者以其它方式关联的控制电路。控制电路包括：被配置用于针对要写入存储盘的数据生成写信号的写驱动器，以及多斜率转变控制器，与写驱动器关联且被配置用于控制在写信号中的数据转变使得数据转变包括至少两个各自具有不同斜率的不同区段，该转变控制器包含针对每个区段的独立的斜率控制机构。例如，数据转变可以包括具有顺次布置于数据转变的起始点与结束点之间的第一和第二区段的双斜率转变，其中第一区段的斜率大于或小于第二区段的斜率。

Description

包含具有多斜率数据转变的写信号的存储器件

背景技术

基于盘的存储器件（例如，硬盘驱动器（HDD））被用来在很多不同类型的数据处理系统中提供非易失性的数据存储。典型的HDD包括用于支持一个或多个平面的圆形存储盘（也称为盘片）的主轴。每个存储盘包括由非磁性材料（例如，铝或玻璃）制成的基板，该基板涂覆有一个或多个磁性材料薄层。在操作中，数据经由读/写头从存储盘的轨道中读出以及写入其中，所述读/写头在盘以高速旋转时通过定位臂在盘表面上精确移动。

HDD的存储容量不断增加，并且能够存储多个兆兆字节（TB）的数据的HDD是当前可用的。但是，增加存储容量通常涉及减小轨道尺寸、比特长度或其它特征，以便使每个存储盘上具有更多的数据，这会引起许多问题，包括轨道上的记录性能降低，以及轨道外的记录性能问题，例如相邻轨道的擦除。

人们已经研发出许多技术，试图进一步提高存储容量。例如，一种被称为叠瓦式磁记录（SMR）的技术试图通过在存储盘上将给定轨道“叠盖”于之前已写入的相邻轨道之上来增加HDD的存储容量。在另一种被称为比特图案媒体（BPM）的技术中，高密度轨道的磁岛被预先形成于存储盘的表面上，并且若干比特的数据被写入这些岛中的各个岛上。其它技术包括例如热辅助磁记录（HAMR）和微波辅助磁记录（MAMR）。HAMR技术在盘表面上的区域中记录之前使用激光对该区域进行局部预热。在MAMR技术中，配置附加的写头来发射用于在媒体内激发铁磁共振的AC磁场，累积能量使写入数据的处理变得容易。

HDD通常包括片上系统（SOC），用于将来自计算机或其它处理器件的数据处理成要写入存储盘的适当形式，以及用于将从存储盘读回的信号波形转变成将传递给计算机的数据。SOC具有广泛的数字电路，并且通常使用高级的互补金属氧化物半导体（CMOS）技术来满足成本和性能的目标。HDD通常还包括前置放大器，所述前置放大器用于将SOC与用来从存储盘中读取数据及将数据写入其中的读/写头接口。

前置放大器一般包含用于给读/写头提供相应的写信号以便将数据写入存储盘的一个或多个写驱动器。此类写信号一般表征为电流信号，但作为选择，可以表征为电压信号。数据位通常各自存储为沿共同的磁化方向（例如，向上或向下）取向的介质晶粒组。为了记录给定的数据位，写驱动器生成用于将负的写电流转变成正的写电流（反之亦然）的写信号，其中从0到其峰值的写电流的大小可以在大约15-65毫安（mA）的范围，但是也能够使用不同的值。

在典型的常规设置中，在写驱动器的输出处的给定的写信号具有单斜率的低至高的数据转变（即，从“0”到“1”）以及单斜率的高至低的数据转变（即，从“1”到“0”）。这些低至高和高至低的转变也分别称为上升转变和下降转变。上升转变或下降转变的斜率的特征在于上升时间或下降时间，以及在起始点和结束点之间的幅值差。下降时间在此也表征为相反极性的转变的上升时间。

在使用具有单斜率的数据转变的常规的写信号时，将数据以高速写入存储盘可能成为挑战。例如，此类写信号的使用能够在记录数据的保真度方面不利地影响轨道上的记录性能，以及由于诸如相邻轨道擦除之类的问题而影响轨道外的记录性能。在具有缠绕式写头或者其中屏蔽物紧紧接近于主写入磁极的侧屏蔽式写头的存储器件的情形中尤其是这样。

发明内容

本发明的说明性实施例提供了HDD或其它类型的基于盘的存储设备，所述存储设备通过生成具有双斜率的数据转变或者其它类型的多斜率数据转变的写信号展示出改进的操作性能。此类多斜率数据转变可以是上升转变或下降转变，或者上升和下降转变两者的组合。

在一种实施例中，HDD或其它基于盘的存储器件包含存储盘、被配置用于从存储盘中读取数据以及将数据写入存储盘的读/写头、以及被配置用于处理从读/写头接收以及供应给读/写头的数据的控制电路。控制电路更特别地包括被配置用于针对要写入存储盘的数据生成写信号的写驱动器，以及多斜率转变控制器，所述多斜率转变控制器与写驱动器关联，并且被配置用于控制写信号中的数据转变使得数据转变包括至少两个各自具有不同的斜率的不同区段。多斜率转变控制器包含用于每个区段的独立的斜率控制机构。

例如，数据转变可以包括具有顺次布置于数据转变的起始点和结束点之间的第一和第二区段的双斜率转变，第一区段的斜率大于或小于第二区段的斜率。

在该设置中，独立的斜率控制机构可以包含布置于写驱动器的稳态通路内用于控制第一区段的斜率的第一可控延迟元件，以及布置于写驱动器的过冲（overshoot）通路内用于控制第二区段的斜率的第二可控延迟元件。第一和第二可控延迟元件可以按照允许为数据转变的稳定态和过冲区段建立不同斜率的方式来独立控制。

本发明的一种或多种实施例在基于盘的存储器件内提供了显著的改进。例如，通过使用具有多斜率数据转变的写信号，记录数据的保真度得以提高，以及诸如相邻轨道擦除之类的不利影响能够得以显著降低，即使对于以高速且使用具有缠绕式或侧屏蔽式主磁极的写头写入数据也是如此。这导致基于盘的存储器件的总操作性能（包括轨道上的记录性能和轨道外的记录性能）的改进。

附图说明

图1示出了根据本发明的说明性实施例的基于盘的存储器件的透视图。

图2示出了在图1的存储器件内的存储盘的平面图。

图3是图1的存储器件中包括具有写驱动器和双斜率转变控制器的前置放大器的部分的框图。

图4示出了具有单斜率上升和下降转变的写信号的示例。

图5示出了能够用以修改图4的写信号以包含双斜率上升转变的方式。

图6示出了图3的写驱动器的一部分及其关联的双斜率转变控制器的更详细的视图。

图7示出了具有与图5的双斜率上升转变类似的双斜率上升转变的写信号的另一个示例。

图8示出了用以使用图7的写信号来磁化读/写头的一部分以将数据写入存储盘的数据层的方式。

图9示出了具有双斜率上升转变的写信号的又一个示例。

图10示出了用以使用图9的写信号来磁化读/写头的一部分以将数据写入存储盘的数据层的方式。

图11示出了图1的存储器件与数据处理系统中的主处理器件的互连。

图12示出结合图1所示类型的多个基于盘的存储器件的虚拟存储系统。

具体实施方式

本发明的实施例在此将结合示例性的基于盘的存储器件、写驱动器及关联的多斜率转变控制器来示出。但是，应当理解，本发明的这些及其它实施例可更普遍地应用于任意存储器件，其中希望记录数据保真度和操作性能得到改进。附加的实施例可以使用与结合说明性的实施例所特别示出和描述的构件不同的构件来实现。

图1示出了根据本发明的说明性实施例的基于盘的存储器件100。在本实施例中的存储器件100更特别地包括包含存储盘110的HDD。存储盘110具有涂有能够以沿共同磁化方向（例如，向上或向下）取向的各个介质晶粒组的形式存储数据位的一种或多种磁性材料的存储表面。存储盘110与主轴120连接。主轴120被主轴马达（在图中未明确示出）驱动，以便使存储盘110高速旋转。

数据经由安装于定位臂140上的读/写头130从存储盘110中读出以及写入其中。应当认识到，头130在图1中仅一般性地示出，但是在图8和10中示出了该头的各种特征的更详细的示例。读/写头130在存储盘110的磁表面之上的位置由电磁致动器150控制。电磁致动器150及其关联的驱动电路在本实施例中可以看作包含在此更一般地称为存储器件100的“控制电路”的部分。假定在本实施例中的该控制电路还包括布置于组件的相对侧的并因此在图1的透视图中不可见的附加的电子构件。在此所使用的术语“控制电路”因此意图广泛地解释，以便包含但不限于例如驱动电子器件、信号处理电子器件以及关联的处理和存储电路，并且可以包括用来在存储器件中控制读/写头相对于存储盘的存储表面的定位的附加的或另选的元件。连接器160被用来将存储器件100连接至主计算机或其它相关的处理器件。

应当认识到，虽然图1示出了仅具有单存储盘110、读/写头130和定位臂140中的每一个的一个实例的本发明的实施例，但是这只是示例性的示例，并且本发明的另选实施例可以包括一个或多个这些或其它驱动构件的多个实例。例如，一种这样的另选实施例可以包括与同一主轴附接的多个存储盘（以便使所有此类盘都以相同的速度旋转），以及多个读/写头和与一个或多个致动器耦接的关联的定位臂。

如该术语在此所广泛使用的，给定的读/写头可以用分离的读头和写头的组合的形式来实现。更特别地，在此所使用的术语“读/写”意图广泛地解释为读和/或写，使得读/写头可以只包括读头，只包括写头，用于读和写的单个头，或者分离的读头和写头的组合。此类头可以包括例如具有缠绕式或侧屏蔽式主磁极的写头，或者适用于在存储盘上记录和/或读取存储盘上的数据的任意其它类型的头。在此，读/写头130在执行写操作时可以简称为写头。

此外，图1所示的存储器件100可以包括除特别示出的那些元件外的或者代替那些元件的其它元件，包括在这样的存储器件的常规实现方式中常见类型的一个或多个元件。这些及其它常规的元件（为本领域技术人员所熟知）在此不作详细描述。还应当理解，图1所示的元件的特定设置仅作为说明性示例而给出。本领域技术人员将认识到各种各样的其它存储器件配置可以用来实现本发明的实施例。

图2更详细地示出了存储盘110的存储表面。如图所示，存储盘110的存储表面包括多个同心的轨道210。每个轨道被细分成能够存储用于进行后续的检索的数据块的多个扇区220。当与位置偏向存储盘的中心的那些轨道相比时，位置偏向存储盘的外边缘的轨道具有更大的周长。轨道被分组成多个环形区域230，其中在给定的一个区域内的轨道具有相同数量的扇区。与位于内部区域中的那些轨道相比，在外部区域中的那些轨道具有更多的扇区。在本示例中，假定存储盘110包含M+1个区域，包括最外部区域230-0和最内部区域230-M。

存储盘110的外部区域提供比内部区域高的数据传输速率。这部分地由于以下事实：在本实施例中的存储盘一旦加速到以工作速度旋转时，就以恒定的角速度或径向速度旋转，而不管读/写头定位于何处，但是内部区域的轨道具有比外部区域的轨道更小的周长。因而，与读/写头定位于内部区域的一个轨道之上时相比，当读/写头定位于外部区域的一个轨道之上时，对于存储盘转动给定的360°，它沿着盘表面经过更大的线性距离。该设置被称为具有恒定的角速度（CAV），因为存储盘每转动360°都花费同样长的时间，但是应当理解CAV操作并不是本发明的实施例的要求。

数据位密度在存储盘110的整个存储表面上通常是恒定的，这引起了在外部区域更高的数据传输速率。因此，存储盘最外面的环形区域230-0具有比存储盘最里面的环形区域230-M更高的平均数据传输速率。在给定的实施例中，平均数据传输速率在最里面和最外面的环形区域之间可以相差两倍以上。作为一种示例实施例（仅作为示例提供），最外面的环形区域可以具有大约2.3吉每秒（Gb/s）的数据传输速率，而最里面的环形区域具有大约1.0Gb/s的数据传输速率。在该实现方式中，HDD可以更特别地具有500GB的总存储容量和7200RPM的主轴转速，数据传输速率范围如以上所描述的那样为最外部区域的大约2.3Gb/s到最内部区域的大约1.0Gb/s。

可以假定存储盘110包括形成于它的存储表面上的定时图案。该定时图案可以包括以常规的方式形成于特定扇区内的一组或多组伺服地址标记（SAM）或者其它类型的伺服标记。因此，SAM可以被看作在此更具体地称为伺服标记的示例。

在以上所描述的实施例中所提到的特定的数据传输速率和其它特征仅为了示例而给出，而不应当被解释为以任何方式的限定。在其它实施例中可以使用其它各种各样的数据传输速率和存储盘配置。

本发明的实施例在下面将结合图3到10来描述，在这些实施例中，图1的存储器件100被配置用于实现至少一个具有关联的多斜率转变控制器的写驱动器。写驱动器被配置用于针对要写入存储盘的数据生成写信号，并且多斜率转变控制器被配置用于控制写信号中的数据转变，使得数据转变包括至少两个各自具有不同斜率的不同区段。更特别地，在这些实施例中，多斜率转变控制器被实现为双斜率转变控制器。受双斜率控制器控制的给定的写信号数据转变可以包括上升转变或下降转变，并且所述转变是具有顺次布置于数据转变的起始点和结束点之间的第一和第二区段的双斜率转变，第一区段的斜率大于或小于第二区段的斜率。但是，应当认识到，其它实施例可以实现其中在给定的转变中存在多于两个的不同斜率的区段的转变控制器。

图3更详细地示出了图1的存储器件100的一部分。在该图中，存储器件100包括处理器300、存储器302和片上系统（SOC）304，它们通过总线306来通信。存储器件还包括前置放大器308，提供SOC304与读/写头130之间的接口。存储器302是相对于存储器件100的SOC 304和其它构件的外部存储器，但对该存储器件而言毋庸置疑仍然是内部的。SOC 304在本实施例中包括读通道电路310和盘控制器312，并且指示读/写头130在从存储盘110读取数据以及将数据写入存储盘110时的操作。

总线306可以包括例如一个或多个互连架构。此类架构在本实施例中可以实现为高级可扩展接口（AXI）架构，该AXI架构在例如高级微控制器总线架构（AMBA）AXI v2.0规范（Advanced MicrocontrollerBus Architecture（AMBA）AXI v2.0Specification）中有更详细的描述，该规范通过引用，包含于此。总线还可以被用来支持其它系统构件之间（例如，在SOC 304和驱动电路305之间）的通信。应当理解，AXI互连不是必要的，并且在本发明的实施例中可以使用各种各样的其它类型的总线配置。

处理器300、存储器302、SOC 304和前置放大器308可以被看作共同地包含“控制电路”的一个可能的示例，如该术语在此所使用的。在其它实施例中可以使用控制电路的众多另选设置，并且这样的设置可以仅包括构件300、302、304和308的子集，或者这些构件中的一个或多个构件的某些部分。例如，SOC 304自身可以被看作是“控制电路”的示例。存储器件100的控制电路在图3所示的实施例中被总体地配置用于处理接收自读/写头130以及供应给读/写头130的数据，以及用于控制读/写头130相对于存储盘110的定位。

应当指出，在图3的存储器件100中的SOC 304的某些操作可以由处理器300来指示，该处理器300执行存储于外部存储器302内的代码。例如，处理器300可以被配置用于执行存储于存储器302内的代码，以便执行由SOC 304执行的写信号转变控制处理的至少一部分。因而，存储器件100的转变控制功能的至少一部分可以至少部分以软件代码的形式来实现。

外部存储器302可以包括诸如随机存取存储器（RAM）或只读存储器（ROM）之类的电子存储器的任意组合。在本实施例中，假定（但不限定于此）外部存储器302被至少部分地实现为双倍数据速率（DDR）的同步动态RAM（SDRAM），但是在其它实施例中可以使用各种各样的其它类型的存储器。存储器302是在此更一般地称为“计算机可读存储介质”的示例。该介质还能够是可写的。

虽然SOC 304在本实施例中被假定为实现于单个集成电路上，但是该集成电路还可以包括处理器300、存储器302、总线306和前置放大器308中的一部分。作为选择，处理器300、存储器302、总线306和前置放大器308中的一部分可以至少部分地以一个或多个附加集成电路的形式来实现，例如，设计用于HDD中的且适当地修改成实现在此所公开的多斜率转变控制电路的其它常规集成电路。

可以被修改成用于本发明的实施例中的SOC集成电路的示例被公开于题名为“Data Storage Drive with Reduced Power Consumption”的美国专利No.7,872,825中，该专利与本发明一起共同受让，并且通过引用，包含于此。

可以用来实现所给定的实施例的处理器、存储器或其它存储器件构件的其它类型的集成电路包括例如微处理器、数字信号处理器（DSP）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或其它集成电路器件。

在包括集成电路实现方式的实施例中，多个集成电路管芯可以按重复的图案形成于晶圆的表面上。每个这样的管芯可以包括本文所描述的器件，并且可以包括其它结构或电路。管芯由晶圆裁切或切割而成，然后被封装为集成电路。本领域技术人员应当知道如何切割晶圆以及封装管芯以产生封装的集成电路。这样制造的集成电路被认为是本发明的实施例。

虽然在本实施例中被示为存储器件100的一部分，但是处理器300和存储器302中的一个或两个都可以至少部分地实现于关联的处理器件（例如，存储器件安装于其内的主计算机或服务器）中。因此，在图3的实施例中的元件300和302可以被看作是与存储器件100分离的，或者看作代表各自包括与存储器件及其关联的处理器件两者分离的处理或存储电路构件的合成元件。如上所述，处理器300和存储器302中的至少一些部分可以被看作包含“控制电路”，如该术语在此所宽泛地界定的。

现在更特别地参考存储器件100的前置放大器308，在本实施例中的前置放大器包括至少一个具有关联的双斜率转变控制器322的写驱动器320。在本实施例中的写驱动器320假定包括至少一个数据通路。因而，例如，写驱动器320可以包括两个数据通路，例如，高侧数据通路和低侧数据通路，但是在其它实施例中可以使用不同数量的数据通路。在这点上应当指出，在此所使用的术语“数据通路”意图被广泛地解释，以便包含例如CMO电路或者在前置放大器308或别的存储器件构件中数据信号通过其中的其它类型的电路。此外，术语“写驱动器”意图包括可以用来生成一个或多个各自具有一个或多个多斜率数据转变的写信号的任意类型的驱动电路。

虽然在图3中被说明性地示出为实现于写驱动器320内，但另选地，双斜率转变控制器322可以例如使用前置放大器308的其它电路至少部分地实现于写驱动器的外部。

图4和5分别示出了可以利用及不利用双斜率转变控制器322在写驱动器320中生成的部分写信号。更特别地，图4示出了具有单斜率上升转变和下降转变的写信号的示例，而图5示出了图4的写信号可被修改成包括双斜率上升转变的方式。在这些图的每个图中，示出了适合用来将单个数据位写入存储介质110的单个写脉冲，并且单位为mA的写脉冲电流根据单位为纳秒（ns）的时间来标绘。

最初参照图4，写脉冲如图所示包括开始于起始时间T_0和负的写入电流-Iw处的单斜率上升转变400，其中Iw表示稳态的写入电流。如同前面所指出的，典型的写入电流大小在大约15-65mA的零到峰（zero-to-peak）范围中，但是也能够使用其它值。单斜率上升转变400结束于时间T_0+T_rise和写入电流Iw+OSA处，其中T_rise表示数据转变的上升时间，而OSA表示过冲幅值。图中还示出了写脉冲的过冲持续时间（OSD）。图4的写脉冲的下降转变402类似于上升转变，但是开始于写入电流Iw并且结束于写入电流-Iw-OSA。

写脉冲的过冲参数T_rise、OSA和OSD的增大强度（即，较短的T_rise、较高的OSA和较长的OSD）能够帮助促进写头中的磁切换，导致在高数据速率下记录性能的提高。但是，过冲参数的过分设定通常只会导致记录改进上升至某一最大的数据速率，这至少部分由于写头中的饱和及其它非线性行为。这种非线性行为能够产生其特征在于显著的时间延迟（例如，200-500ps）的磁化响应波形，以及相对所施加的写信号的上升时间更长的上升时间。一旦达到上述最大数据速率，这种类型的慢磁切换就能够快速地降低记录性能，主要是轨道上的记录性能，而且还由于诸如相邻轨道擦除之类的问题而不利地影响轨道外的记录性能。

图5示出了包括双斜率上升转变的修改的写脉冲，该写脉冲能够提供改进的轨道上及轨道外的记录性能，尤其是在高数据速率下。在该脉冲中的上升转变是具有顺次布置于转变的起始点和结束点之间的第一和第二区段500A和500B的双斜率转变，第一区段的斜率大于第二区段的斜率。该转变的起始点和结束点分别在坐标[T_0,-Iw]和[T_0+T_rise,Iw+OSA]处。

如图所示，上升转变具有位于数据转变的起始点和结束点之间的拐点，使得该拐点隔出数据转变的两个顺次布置的区段500A和500B。应当指出，在此使用的术语“拐点”意图被广泛的解释，以便包含在给定的写信号数据转变内的不同斜率的区段之间的点。在本实施例中，拐点表示在数据转变中不连续的第一导数的点。但是，这个做广泛性解释的术语应当被理解为包含在数据转变斜率中的其它类型的不连续性。在本实施例中的转变的拐点位于坐标[T_0,-Iw]和[T_0+T_rise,Iw+OSA]所界定的矩形504内。

作为更特别的示例，在给定的实施例中的拐点可以位于Iw处，从拐点到Iw+OSA的上升时间为大约40皮秒（ps），并且总的上升时间T_rise为100ps。作为另一个示例，在给定的实施例中的拐点可以位于5mA处，从拐点到Iw+OSA的上升时间为大约100皮秒（ps），并且总的上升时间T_rise为150ps。在这些及其它实施例中的Iw和OSA的值的适当范围可以是Iw为大约15-65mA，以及OSA为大约0-65mA。上升转变的总上升时间可以在大约50-300ps的范围中。当然，在其它实施例中能够使用众多的其它参数值。

尽管在图5的实施例中的下降转变502是单斜率转变，但是该下降转变还可以被转变控制器322控制，以形成双斜率转变。在该设置中，下降转变可以包括位于由坐标[T_0,Iw]和[T_0+T_fall,-Iw-OSA]界定的矩形内的拐点，其中T_fall表示数据转变的下降时间。因而，在其它实施例中，写脉冲的上升转变和下降转变之一或二者可以是多斜率转变。

如上所述，下降时间能够另选地表征为相反极性的转变的上升时间。

同样，在其它实施例中，上升转变的第一区段500A的斜率可以小于上升转变的第二区段500B的斜率。在图9中示出了这种类型的写脉冲的示例。在该设置中，上升转变的拐点仍然位于由坐标[T_0,-Iw]和[T_0+T_rise,Iw+OSA]界定的矩形504内。

现在参照图6，图中更详细地示出了写驱动器320及其关联的双斜率转变控制器322。应当指出，除了所示出的电路之外，写驱动器通常还会包括附加的电路。例如，写驱动器320中由图6所示的部分可以被看作仅代表在包括多数据通路的写驱动器中的高侧或低侧数据通路部分。每个此类数据通路的至少一部分可以包括独立的稳态（SS）和过冲（OS）通路，其包括用于稳态和过冲波形成形的各个电路块。此外，转变控制器322在本实施例中被并入写驱动器320中，但是如上所述，在其它实施例中可以至少部分地使用与写驱动器分离但以其它方式与其关联的电路来实现。

在图6的实施例中，多斜率转变控制器322包括布置于写驱动器320的稳态通路602A中的第一可控延迟元件600A，以及布置于写驱动器的过冲通路602B中的第二可控延迟元件600B。第一和第二可控延迟元件600A和600B是可通过允许为图5的写脉冲的上升转变的稳态和过冲区段500A和500B建立不同斜率的方式独立控制的。更特别地，这些延迟元件分别使用表示为SSDelay<1:0>和OSDelay<1:0>的独立的控制位组来控制。相应的第一和第二可控延迟元件的输入都适用于接收要经由表示为DataIn的输入端子写入存储盘的数据。

第一和第二可控延迟元件600A和600B可以被看作在此更一般地称为用于多斜率转变的各个区段的“斜率控制机构”的示例。众多其它类型的斜率控制机构可以用于其它实施例中，并且可以包括动态斜率控制机构（例如，元件600A和600B），其中在动态斜率控制机构中所提供的延迟量响应于所施加的控制信号来控制，以及静态斜率控制机构，其中在静态斜率控制机构中所期望的延迟量使用固定的电路元件来确定并且在存储器件的操作期间不可改变。各个转变区段的斜率的独立控制在此也意图被广泛地解释，以包含允许为各个转变区段设置不同斜率的任意各种各样的不同设置。

第一可控延迟元件600A的输出与稳态通路600A的第一驱动元件604的输入耦接，该第一驱动元件604进而驱动稳态通路600A的第二驱动元件606的输入，产生表示为SSout的稳态输出。第二可控延迟元件600B的输出与过冲通路602B的过冲发生器（OSGen）608的输入耦接，该过冲发生器（OSGen）608进而驱动过冲控制驱动元件610，产生表示为OSout的过冲输出。过冲控制驱动元件610用来响应于表示为OSRTC<1:0>的控制位而控制一个或多个过冲参数，例如过冲脉宽。过冲控制驱动元件610可以包括例如用于设置过冲脉宽的可编程脉冲发生单元。在本实施例中，稳态驱动元件604和606与过冲驱动元件608和610匹配，从而能够使SSout和OSout信号适当地结合以形成写脉冲。

在操作中，转变区段500A和500B各自的斜率通过单独为可控延迟元件600A和600B中的每一个调整控制位的值来独立控制，由此改变在稳态和过冲通路602A和602B之间的相对延迟。控制位的值可以根据要求使用任意组合的处理器300、SOC 304或者一个或多个其它存储器件的构件来编程，以便提供所期望的双斜率转变。通过使稳态和过冲通路602A和602B之一相对于另一个延迟，能够修改在图5的矩形504中的拐点的位置，从而为写脉冲实现双斜率波形成形。

虽然在本实施例中只为稳态延迟控制和过冲延迟控制各提供两个控制位，但是其它实施例能够将多于两个的控制位用于稳态延迟控制、过冲延迟控制或二者。此外，还能够将不同数量的控制位用于稳态延迟控制和过冲延迟控制。各个控制位的逻辑水平以改变各个区段500A和500B的斜率的方式来调整相应的稳态和过冲通路中的延迟。该响应于控制位的值的延迟调整能够例如使用可操作用于响应于相应控制位的逻辑水平而调整一个或多个电路时间常数（例如，通过引入或去除电阻器）的电路来实现。用于响应于控制位而提供可控延迟的众多其它技术将是本领域技术人员所清楚的。此外，如同上文所指出的，还可以使用静态斜率控制电路，在该静态斜率控制电路中，延迟不可动态控制，而是通过设计固定的。后面的静态设置被认为是一种“斜率控制机构”，如该术语在此所广泛使用的。

涉及本发明的一种或多种实施例的附加细节现在将参照图7到10来描述。图7示出了与之前结合图5所描述的写脉冲类似的写脉冲的另一个示例，但是拐点与电流值Iw一致。图9示出了写脉冲的另一个示例，在该写脉冲中，双斜率转变的下区段的斜率小于上区段的斜率，而不是如同图5和7的示例那样大于上区段的斜率。与图7和9的写脉冲关联的头磁化处理的示例将分别结合图8和10来描述。

图7的写脉冲波形具有从-Iw到在大约Iw的预定值处的拐点的快速的第一斜率，随后是从拐点到Iw+OSA的缓慢的第二斜率。该波形能够有益于在不牺牲轨道上的记录性能的情况下提高轨道外的记录性能。快速的第一斜率具有与单斜率波形的磁效应类似的磁效应，但是缓慢的第二斜率防止头屏蔽物的强的平面外磁化激发。而且，由于在写头中在与磁化切换水平对应的临界电流水平之上花费更多时间，对于具体的数据速率和OSD设定可以观察到轨道上的性能的提高。

现在参照图8，图7所示的写脉冲波形能够特别有助于被配置用于将数据记录于存储盘110的数据层804内的特定的头设计，例如，具有锥体800和延长的磁极尖端802的头130’。在该设置中，快速的斜率启动锥体800中的磁化切换，而缓慢的斜率给出另加的转矩以在反向垂直畴壁达到磁极尖端802时切换磁极尖端802的磁化。

图9的写脉冲波形具有从-Iw到在大约+5mA的预定值处的拐点的缓慢的第一斜率，随后是从拐点到Iw+OSA的快速的第二斜率。该波形能够有益于从头130的饱和状态起的写入转变，如图10所示，图10示出了对于被配置用于在存储盘110的数据层1004中记录数据的具有更渐进变化的锥体1000和延长较少的磁极尖端1002的头130’’，在写脉冲期间的头磁化的变化。

在本实施例中，写脉冲波形由于缓慢的预备阶段而促进了从头的饱和态起的转变的写入。缓慢的第一斜率有助于使头锥体在不劣化之前的位记录的情况下在磁化切换之前去饱和，使磁极尖端的磁化状态保持为与在缓慢的第一斜率之前的磁化状态相同。随后快速的第二斜率对于磁极尖端中的磁化切换很有效。所获得的磁上升时间被显著减少，这在许多情况下都是很有利的，例如在以快速的数据速率记录频繁的转变（例如，0101010）时，或者在没有转变的长的位序列之后记录转变（例如，000001或111110）时是很有利的。此外，由于第二斜率（即，从拐点到Iw+OSA）的与单斜率波形的电流跃变相比更小的电流跃变，获得了轨道外的性能的提高。如前面所提及的，已经观察到的是，诸如较快的上升时间和较高的幅值之类的因素能够在切换期间导致头屏蔽物较强的磁化激发并造成相邻轨道的寄生擦除。

应当认识到，图3-10所示的特定的电路设置、写信号波形及头磁化配置仅作为示例给出，并且本发明的其它实施例可以使用其它的元件类型及设置，以实现用于本文所公开的一个或多个写信号的多斜率转变控制功能。

如上所述，在本发明的其它实施例中能够改变存储器件的配置。例如，存储器件可以包括除了一个或多个存储盘外还包含闪存的混合HDD。

还应当理解，在本发明的其它实施例中能够改变特定的存储盘配置和记录机制。例如，在本发明的一种或多种实施例中能够使用包括SMR、BPM、HAMR和MAMR在内的多种记录技术。

图11示出了包含与主处理器件1102耦接的基于盘的存储器件100的处理系统1100，该处理系统1100可以是计算机、服务器、通信器件等。虽然在本图中作为独立的元件，但是存储器件100可以并入主处理器件中。诸如指向存储器件100的读命令和写命令之类的指令可以来源于处理器件1102，所述处理器件1102可以包含与前面结合图3所描述的那些处理器及存储元件类似的处理器和存储元件。

多个基于盘的存储器件100可以并入虚拟存储系统1200，如图12所示。虚拟存储系统1200（也称为存储虚拟化系统）说明性地包含与RAID系统1204耦接的虚拟存储控制器1202，其中RAID表示独立盘冗余阵列。RAID系统更特别地包含N个不同的存储器件，表示为100-1、100-2、...100-N，该N个存储器件中的一个或多个假定被配置为包括本文所公开的用于写信号的多斜率转变控制。这些及其它包含本文所公开的类型的HDD或其它基于盘的存储器件的虚拟存储系统被认为是本发明的实施例。图11中的主处理器件1102还可以是虚拟存储系统的元件，并且可以并入虚拟存储控制器1202中。

此外，还应当强调，希望本发明的上述实施例仅为说明性的。例如，其它实施例能够使用用于实现所述转变控制功能的不同类型和设置的存储盘、读/写头、控制电路、前置放大器、写驱动器和其它存储器件元件。此外，写信号转变被配置为包含多个斜率的特定方式在其它实施例中可以是不同的。属于所附权利要求的范围之内的这些及其它众多的另选实施例对本领域技术人员而言应当是显而易见的。

Claims (10)

1.一种装置，包括：

控制电路，适于与被配置用于从存储盘中读取数据及将数据写入存储盘的读/写头关联，所述控制电路被配置用于处理从所述读/写头接收以及供应给所述读/写头的数据；

其中所述控制电路包括：

写驱动器，被配置用于针对要写入所述存储盘的数据生成写信号；以及

多斜率转变控制器，与所述写驱动器关联，并且被配置用于控制在所述写信号中的数据转变使得所述数据转变包含各自具有不同的斜率的至少两个不同的区段，所述多斜率转变控制器包括针对每个所述区段的独立的斜率控制机构。

2.根据权利要求1所述的装置，其中所述数据转变包括双斜率转变，其具有顺次布置在数据转变的起始点与结束点之间的第一区段和第二区段，所述第一区段的斜率大于所述第二区段的斜率。

3.根据权利要求1所述的装置，其中所述数据转变包括双斜率转变，其具有顺次布置在数据转变的起始点与结束点之间的第一区段和第二区段，所述第一区段的斜率小于所述第二区段的斜率。

4.根据权利要求1所述的装置，其中所述数据转变具有位于数据转变的起始点与结束点之间的至少一个拐点，给定的拐点将所述数据转变的两个顺次布置的区段分隔开。

5.根据权利要求4所述的装置，其中所述数据转变是上升转变，并且所述拐点位于由坐标[T_0,-Iw]和[T_0+T_rise,Iw+OSA]界定的矩形中，其中T_0表示所述数据转变的起始时间，T_rise表示所述数据转变的上升时间，Iw表示稳态电流，OSA表示过冲幅值，-Iw表示所述数据转变的起始电流幅值，以及Iw+OSA表示所述数据转变的结束电流幅值。

6.根据权利要求4所述的装置，其中所述数据转变是下降转变，并且所述拐点位于由坐标[T_0,Iw]和[T_0+T_fall,-Iw-OSA]界定的矩形中，其中T_0表示所述数据转变的起始时间，T_fall表示所述数据转变的下降时间，Iw表示稳态电流，OSA表示过冲幅值，Iw表示所述数据转变的起始电流幅值，以及-Iw-OSA表示所述数据转变的结束电流幅值。

7.根据权利要求1所述的装置，其中所述独立的斜率控制结构包括：

布置于所述写驱动器的稳态通路内用于控制第一区段的斜率的第一可控延迟元件；以及

布置于所述写驱动器的过冲通路内用于控制第二区段的斜率的第二可控延迟元件。

8.根据权利要求7所述的装置，其中所述第一可控延迟元件和所述第二可控延迟元件能够按照允许针对所述数据转变的稳态区段和过冲区段建立不同斜率的方式来独立控制。

9.一种方法，包括以下步骤：

接收要写入存储器件的存储盘的数据；以及

针对要写入所述存储盘的数据生成写信号，所述写信号具有多个数据转变，所述数据转变中的至少一个包括各自具有不同的斜率的至少两个不同的区段；

其中所述生成步骤包括单独控制每个所述区段。

10.一种处理系统，包括：

处理器件；以及

存储器件，与所述处理器件耦接且包含至少一个存储盘；

其中所述存储器件还包括：

被配置用于从所述存储盘中读取数据以及将数据写入存储盘的读/写头；以及

被配置用于处理从所述读/写头接收以及供应给所述读/写头的数据的控制电路；

所述控制电路包括：

写驱动器，被配置用于针对要写入所述存储盘的数据生成写信号；以及

多斜率转变控制器，与所述写驱动器关联，并且被配置用于控制在所述写信号中的数据转变使得所述数据转变包含各自具有不同的斜率的至少两个不同的区段，所述多斜率转变控制器包括针对每个所述区段的独立的斜率控制机构。

Images