CN103296200A - 具有可编程金属化单元的装置与电路及其操作和制造方法 - Google Patents

Abstract

本发明公开了一种具有可编程金属化单元的存储装置与集成电路及其操作方法与制造方法。该可编程金属化装置包括一第一电极和一第二电极、以及一第一介电层、一第二介电层、和一离子提供层串联地位于第一电极和第二电极之间。操作时，一电导桥形成或破坏于第一介电层中以表示一数据值。读取时，提供一读取偏压足以在第二介电层中形成一暂时的导电桥，且在导电桥存在于第一介电层时形成一传导途径穿过存储单元。若读取时导电桥不存在于第一介电层，便不形成传导途径。当读取偏压移除后，若对应的第一介电层中尚存在任何导电桥，形成于第二介电层中的导电桥便破坏。

Description

具有可编程金属化单元的装置与电路及其操作和制造方法

技术领域

本发明是有关于一种可编程金属化单元技术，尤其是一种具有可编程金属化单元的存储装置与集成电路及其操作和制造方法。

背景技术

可编程金属化单元(Programmable Metallization Cell，PMC)技术由于其低电流、可扩充性、以及高编程速度，而被研究用于非易失性存储器、可重组态逻辑系统、以及其他交换应用。可编程金属化单元装置的电阻切换经由电化学(electrocehmical，EC)或电解方式生成或移除导电桥来操作。因此，可编程金属化单元装置也表示导电桥(conducting bridge，CB)装置或电化学装置。

可编程金属化单元装置具有一个导通状态(ON state)与一个关闭状态(OFF state)，在导通状态时，导电桥完成电极间的传导途径，在关闭状态时，导电桥缩减而不完成电极间的传导途径。当配置在存储阵列中设置在晶体管下层时，二极管以及其他存取装置需要防止电流从未选取的单元在导通状态下干扰已选取的单元的读取及其他操作。

为了达到高密度记忆储存，许多三维存储器的概念已被提出。Li等人在2004年9月份发表于期刊”IEEE TRANSACTIONS ON DEVICE ANDMATERIALS RELIABILITY”第3期第4卷的文章”Evaluation of SiO₂Antifuse in a 3D-OTP Memory”描述了一种多晶硅二极管与反熔丝配置而成的一种存储单元。Sasago等人在2009年发表于刊物”2009Symposium onVLSI Technology Digest of Technical Papers”第24～25页的文章”Cross-pointphase change memory with 4F²cell size driven by low-contact-resistivitypoly-Si diode”描述了一种多晶硅二极管与相转换元件(phase changeelement)配置而成的一种存储单元。Kau等人在2009年发表于刊物”IEDM09-617”第27.1.1～27.1.4页的文章”A stackable cross point phasechange memory”描述一种存储单元包括一双向定限开关(ovonic thresholdswitch，OTS)作为一分离装置(isolation device)以及一相转换元件。这些技术结合分离装置与存储元件以构建存储单元。分离装置增加了额外的工艺以及存储结构的厚度及/或面积。并且，分离装置/存储元件的方式并不适合许多三维存储结构，包括所谓的BICS结构(Bit Cost Scalable)以及其他包括大量存储层的三维存储结构。

在Chen等人在2003年发表于刊物”IEDM 03-905”第37.4.1～37.4.4页的文章”An Access-Transistor-Free(0T/1R)Non-Volatile ResistanceRandom Access Memory(RRAM)Using a Novel Threshold Switching，Self-Rectifying Chalcogenide Device”中描述一种所谓的”零晶体管/单电阻”存储单元(zero transistor/one resistor，0T/1R)，其中使用相转换元件而不包括一个单独的分离装置。

因此，现今迫切需要提供一种适用于例如所谓的”零晶体管/单电阻”阵列的具高密度结构且容易制造的存储器技术。

发明内容

有鉴于此，本发明提出了一种存储装置，包括一第一电极、一可编程金属化单元、和一第二电极。可编程金属化单元具有一第一状态，其中一导电桥不从第一电极延伸至电极间的中间距离；一第二状态，其中导电桥从第一电极延伸至电极间的中间距离；以及一第三状态，其中导电桥从第一电极延伸至第二电极。存储结构可包括一第一介电层电性耦合至第一电极且适于电解形成和破坏其中的导电桥，以及一第二介电层电性连接至第一介电层且适于电解形成和破坏其中的导电桥。中间距离可对应于第一电极至第一介电层与第二介电层的接口间的距离。一离子提供层位于第二介电层和第二电极之间，且可选择地，一额外的中间离子提供层位于第一介电层与第二介电层之间的接口上。一个以上的离子提供层包括一个以上的离子源，使得离子可以扩散入及扩散出第一介电层与第二介电层以支援多个电导桥的形成及破坏，以建立第一、第二、及第三状态。存储结构的特征在于一第一偏压状态，包括一阈值电压或电流，必要地用以将存储结构从第一状态转换至第三状态；以及一第二偏压状态，包括阈值电压或电流，必要地用以将存储结构从第二状态转换至第三状态。

此类型的存储装置可以配置为一阵列，且电路可以耦合至此阵列以提供偏压电压至第一电极和第二电极，设定存储结构在第一状态以表示一第一数据值，以及设定存储结构在第二状态以表示一第二数据值。为了感测数据值，提供一个读取偏压状态以在第一状态与第二状态的阈值之间诱导一个电压或电流阶层(level)。如此一来，读取偏压足以将单元从第二状态转变至第三状态，但不足以将单元从第一状态转变至第三状态。

此阵列可以交叉点阵列方式呈现，存储单元形成于多条字线与多条位线的交叉点的接口上。此阵列可以包括多个二维交叉点阵列叠层成一个三维阵列。

本发明的其他方面及优点可参见以下的图式、实施方式、及权利要求范围。

附图说明

图1绘示依照本发明一实施例的具有两个介电层的可编程金属化单元的剖面图。

图2绘示依照本发明另一实施例的具有两个介电层及一个中间离子提供层的可编程金属化单元的组态的剖面图。

图3A至图3C绘示依照本发明图2所示的可编程金属化单元的集合操作示意图。

图4A和图4B分别绘示依照本发明图2所示的可编程金属化单元自集合状态及复位状态开始的读取操作示意图。

图5绘示依照本发明图2所示的可编程金属化单元的复位操作示意图。

图6绘示依照本发明一实施例的施加于具有两个介电层的可编程金属化单元的电压对应电流的曲线图，单元具有多种电阻状态对应于导电桥通过第一介电层与第二介电层的多种组态。

图7绘示依照本发明一实施例的可编程金属化单元位于单电阻交叉点平面阵列结构的组态的电路图。

图8绘示依照本发明一实施例的可编程金属化单元配置以执行于交叉点阵列中的透视图。

图9绘示依照本发明图8所示的单元的剖面图。

图10绘示依照本发明图2所示的可编程金属化单元的组态的制造流程图。

图11绘示依照本发明一实施例的包括一具有以可编程金属化单元装置的存储阵列的集成电路300的简化方块流程图。

【主要元件符号说明】

100、120、138：第一电极

102、122、131、903：第一介电层

104、126、132、905：第二介电层

106：界面

108、128：离子提供层

110、130、139：第二电极

111、121：层间介电

124、136：中间离子提供层

128、134：第一离子提供层

140、141：导电桥

140a：丝极

146：暂时丝极

150、151、155、160：箭头

170：线条

172、173、178：反转点

174、176、179：图形

175、177：区域

190～194：步骤

300：集成电路

302：字线译码器

304、710a～710c：字线

306、700：阵列

308：平面/位线译码器

310、720a～720c：位线

314：方块

316：总线

318：输入数据线

320：其他电路

322：输出数据线

324：控制电路

326：偏压电路电压及电流源

740、910：存储单元

742、743：未选取的存储单元

750：电流途径

751：外泄电流途径

901：第一存取线

902：第二存取线

903、904：离子源层

906：顶离子源层

VR：读取偏压程度

Vt1、Vt2：阈值

X：位置

具体实施方式

下文特举实施例，并配合所附图1～图11，作详细说明如下。

图1绘示依照本发明一实施例的具有两个介电层的可编程金属化单元的剖面图。可编程金属化单元包括第一电极100，实施例中，第一电极100包括一插塞位于层间介电111的穿孔中。此单元包括第一介电层102叠置并接触于第一电极100。第二介电层104叠置于第一介电层102上，并具有界面106位在第一电极100和第二电极110之间的中间距离。第一介电层102和第二介电层104可包括任何介电材料，适于允许导电离子扩散穿过这些层以及使导电桥生成于可编程金属化单元之中。此种介电层可以是氧化硅。第一介电层102和第二介电层104可以是不同的材料使得金属离子于这些层中具有不同的扩散速率。并且，第二介电层104的厚度可以小于第一介电层102的厚度。

离子提供层108叠置于第二介电层104上以提供一离子源而在第一介电层102和第二介电层104中形成导电桥。离子提供层108可以包括硫族化合物层，例如是二锗二硒五碲化合物(Ge₂Se₂Te₅)，也可更包括金属离子例如是铜。铜可以与硫族化合物中的碲反应以形成铜碲化合物(Cu-Tecompound)。此种铜碲化合物可以易于溶解释放出铜离子以扩散至第一介电层102和第二介电层104中，如此则可在存储单元中形成导电桥。

第二电极110叠置于离子提供层108上。第二电极110可由图案化含铜金属化元件组成，或任何其他可与邻近层兼容的金属化技术制成。

提供具有第一极性的偏压状态至第一电极100和第二电极110间的可编程金属化单元，使得离子提供层108提供的离子迁移到第一介电层102和第二介电层104中，并经由例如是电镀方式建立一个导电桥。此生成的导电桥可足够连结第一电极100至离子提供层108，如此一来导电桥延伸穿过第一介电层102和第二介电层104两者。此导电桥可建立前述的第三状态，而在可编程金属化单元中建立一个导电状态。改变可编程金属化单元的偏压状态，包括例如于另一实施例中改变为的中性偏压，可以使可编程金属化单元中停止导电桥的形成，并使得导电桥溶解至只延伸到第一电极100和第二电极110之间的中间距离，实施例中，例如是延伸到接口106。导电桥仍保持在第二介电层102中而建立前述的第二状态。在第二状态中，存储单元具有高电阻。提供具有第二极性的偏压状态使得导电桥自第一电极100延伸至中间距离并进一步溶解，或者是完全溶解，而建立前述的第一状态。在第一状态中，存储单元具有高电阻。建立第三状态所需要的偏压状态具有第一阈值以及高于第一阈值的第二阈值。第一阈值用以使单元从第二状态转变为第三状态，第二阈值用以使单元从第一状态转变为第三状态。在第三状态中，存储单元具有低电阻。此些阈值的差异用以提供读取存储单元的数据。

另一实施例中，经由形成多个导电桥至超过一个以上的电极间的中间距离，配合对应转变至低电阻的第三状态的多个阈值阶层，存储结构可以配置成于一单元中储存超过一个比特。

图2绘示依照本发明另一实施例的具有两个介电层及一个位于第一电极与第二电极间的中间距离的中间离子提供层124的可编程金属化单元的组态的剖面图。如同前述的组态，可编程金属化单元可包括第一电极120延伸穿过层间介电121。第一介电层122接触于第一电极120。第二介电层126叠置于中间离子提供层124，如此中间离子提供层124位于第一介电层122与第二介电层126的界面125。第一介电层122和第二介电层126可以是任何介电材料，适于允许金属离子扩散穿过介电层。特别地，第一介电层122和第二介电层126可以是氧化硅。并且，第一介电层122和第二介电层126可以是不同材料使得金属离子于这些层中具有不同的扩散速率。

如图2所示的可编程金属化单元包括第一离子提供层128叠置于第二介电层126上。第一离子提供层128可包括如前所述的硫族化合物层，例如是二锗二硒五碲化合物(Ge₂Se₂Te₅)，也可更包括金属离子源，例如是铜，可以在存储单元中形成导电桥。实施例中，中间离子提供层124设置于第一介电层122和第二介电层126之间。

中间离子提供层124可以包括任何适于生成可扩散进入第一介电层122和第二介电层126中的金属离子的材料。中间离子提供层124可以包括硫族化合物层，例如是二锗二硒五碲化合物(Ge₂Se₂Te₅)，也可更包括金属离子源例如是铜。铜可以与硫族化合物中的碲反应以形成铜碲化合物(Cu-Te compound)。此种铜碲化合物可以易于溶解释放出铜离子扩散至第一介电层122和第二介电层126中，如此则可在存储单元中形成导电桥。此外，中间离子提供层124可以包括适于形成当施加电流时可以扩散进入第一介电层122和第二介电层126中的金属离子。特别地，第二离子提供层可以包括耐火金属(refractory metal)。

存储单元亦可包括第二电极130接触于第一离子提供层128。第二电极130可以是任何可以导通电流以产生一偏压横跨存储单元的导电材料。

如图2所示的可编程金属化单元的组态操作方式同前述图1的组态。增加中间离子提供层124促进导电桥在第二介电层中的形成与溶解，对应于前述的第二状态与第三状态的转变。并且，中间离子提供层124促进导电桥在第一介电层中的形成与溶解，对应于前述的第一状态与第三状态的转变、或第一状态与第二状态的转变。

图3A至图3C绘示依照本发明图2所示的可编程金属化单元在”集合”操作时，由第一状态至第三状态往返转变的存储单元的一系列状态。图3A绘示可编程金属化单元具有高电阻，也就是第一状态，在电导桥形成之前。第一状态对应单元的第一数据值。依据图2所示的可编程金属化单元的组态，可编程金属化单元包括第一介电层131和第二介电层132。第一介电层131叠置并接触于第一电极138。第一离子提供层134叠置于第二介电层132上。中间离子提供层136设置于第一介电层131和第二介电层132之间。第二电极139叠置且电性接触于第一离子提供层134。如图3A所示的单元处于第一状态，其中导电桥无论在第一介电层131或在第二介电层132都不存在。

图3B绘示提供集合偏压状态至单元，以箭头150表示，在”集合”操作时具有第一极性以将如图3A所示的第一状态转变为导电的第三状态。提供偏压至第一电极138和第二电极139之间而形成导电桥140横跨第一介电层131，以及导电桥141横跨第二介电层132。操作时，导电桥140和141例如以电化学或电镀方式由金属离子迁移进入第一介电层131和第二介电层132而生成。这些导电桥生成足以使第一介电层131中的导电桥140接触中间离子提供层136，以及使第二介电层132中导电桥141接触第一离子提供层134。如此一来，单元便采取第三状态，具有低电阻的状态。

图3C绘示提供集合偏压状态之后而从集合操作转换为中性偏压状态的单元。在中性偏压状态，形成第二介电层132中的导电桥141的离子如箭头160所示迁移出来而进入第一离子提供层或中间离子提供层，从而破坏了导电桥141。如此一来，导电桥141可以视作暂时的或短暂的。当离子迁移出第一介电层131与第二介电层132两者其中之一，离子不迁移出第一介电层131。第二介电层132对金属离子可以具有较高的可溶性，且第二介电层132的厚度小于第一介电层131的厚度。并且，实施例中，第二介电层的两侧都接触离子提供层。上述特征促进导电桥141在中性偏压或低偏压状态的快速溶解。导电桥141破坏后，导电桥140仍保持在第一介电层131中。如此一来，如图3C所示的单元处于高电阻的第二状态，对应于单元的第二数据值。

图4A和图4B绘示读取偏压状态的操作应用，如箭头151所示。图4A绘示单元在读取操作时初始在如图3C所示的第二状态(或集合状态)。图4B绘示单元在读取操作时初始在如图3A所示的第一状态(或复位状态)。

图4A绘示当单元以导电桥140在介电层131中的第二状态开始，施加如箭头151所示的读取偏压，暂时丝极(temporary filament)146形成于介电层132中，使得存储单元转换至导电的第三状态。读取偏压移除后，暂时丝极便如前述图3C的方式破坏。

图4B绘示当单元介电层131中不具有导电桥的第一状态开始，施加如箭头151所示的读取偏压151，任何形成于介电层131中的丝极(filament)(例如是丝极140a)均无法完成与中间离子提供层136的接口的链接，而且即使有一个暂时丝极(未绘示)形成于介电层132中，存储单元维持在高电阻状态。并且，任何在读取状态时形成的暂时丝极于读取偏压移除便破坏，至少实质上破坏。

因此，在读取操作时，感测放大器可以检测电流是否存在以决定单元是在集合状态或复位状态开始。

图5绘示施加如箭头155所示的相反极性偏压在复位状态的单元，以破坏任何可转换单元为表示第二数据值的第二状态的导电桥，而建立表示第一数据值的第一状态的单元。复位偏压状态移除后，单元会保持在高电阻的第一状态。

图6绘示施加于可编程金属化单元的电压对应电流的曲线图，例如是如图2所示的单元。线条170表示起始于如图3A所示的高电阻第一状态的单元的电流电压的特性，施加的偏压状态包括正电压在顶电极以及接地于底电极。当电压上升时，通过单元的电流保持非常低，直到到达位于阈值Vt2的反转点172。当施加阈值Vt2的电压于单元，导电桥会同时形成于第一介电层和第二介电层中，因而在单元中达到导电的第二状态(集合状态)，呈现于图6中的区域177。在此阈值，实施例中，单元中的电流强度大约增加三个级数。

对于起始于第二状态的单元，导电桥存在于第一介电层中但不存在于第二介电层中，电压上升时反应在电流-电压的特性如图形174所表示。当电压上升，通过单元的电流保持非常低，直到到达位于阈值Vt1的反转点173。当施加阈值Vt1的电压于单元，导电桥会形成于第二介电层中，因而在单元中达到起始于曲线图中区域175的导电状态。

当处于如区域177呈现的导电第三状态的单元的电压下降时，电流朝图形176下降直到区域175，对应如图3C所示的第二介电层中的导电桥的消失。在区域175，电流再次下降至非常低的程度，使得单元设定在高电阻的第二状态，其中导电桥保持在第一介电层而不存在于第二介电层。

施加如图形179所示的具有相反极性的偏压，便将起始于高电阻第二状态的单元回转为高电阻第一状态。当负性电压上升，第一介电层中的导电桥便破坏，单元则如图5所示复位回高电阻第一状态。

图6亦绘示介于阈值Vt1与Vr2之间的位于读取偏压程度VR的反转点178。在读取操作中，如图4A及图4B所绘示，提供读取偏压状态(如图4A及图4B所示的箭头151)以产生横跨单元的大约为VR的电压。此电压程度足以使得单元由第二状态沿着图形174转变，但不足以使第一状态的单元沿着线条170转变至导电状态。因此，经由感测单元的状态而能表示数据。并且，用来表示数据值的第一状态与第二状态都是在中性或低偏压状态下具有高电阻状态，这使得操作可以在不需要主动存取装置下而能进行。

图7绘示以”单电阻”存储单元构建且不需要晶体管或其他主动存取装置的交叉点存储阵列的示意图。如图7所示，阵列700中的各个存储单元以沿着位于对应的字线710a～710c与对应的位线720a～720c之间的电流途径的电阻性存储元件表示。

此阵列包括多条字线710a、710b、及710c平行朝第一方向延伸，以及多条位线720a、720b、及720c平行朝第二方向延伸，第一方向垂直于第二方向。阵列700称为交叉点阵列，因为字线710a～710c与位线720a～720c彼此间交叉(cross)但并未物理性地交截断(physically intersect)，并且存储单元位在交叉点。

存储单元740代表阵列700中的多个存储单元，且配置在字线710b与位线720b的交叉点。存储单元740无源耦合(passively coupled)至字线710b且无源耦合至位线720b。

施加适当的电压脉冲至对应的字线710b与位线720b以在选取的存储单元740产生集合偏压状态、复位偏压状态、或读取偏压状态，以及施加适当的抑制电压至未选取的字线与位线上，便能读取或写入阵列700的存储单元740。电压施加的程度及期间需视操作而定，例如是读取操作或是编程操作。电流途径750形成于选取的单元(例如是单元740)。外泄电流至阵列的其他单元，例如外泄电流途径751所示，会被”X”表示的位置所阻挡，这是因为单元在集合状态及复位状态(第一状态及第二状态)具有高电阻，在未选取单元的偏压状态下可以阻挡电流。因此，由选取的位线720a的电压与未选取的字线710c结合形成偏压电压不足以使电流经由途径751通过未选取的单元740回到选取的位线720a。并且，由选取的字线710b的电压与未选取的位线720b结合形成偏压电压不足以使电流通过未选取的单元742。最后，由未选取的字线710c的电压与未选取的位线720b结合形成偏压电压不足以使电流通过未选取的单元743。

实施例中，在读取偏压安排与第一和第二复位偏压安排，一个对应满电压V(full voltage)(例如是读取电压VR)的脉冲施加到选取的字线(例如是字线710b)上，一个对应半电压V/2(halfvoltage)的脉冲施加到未选取的字线(例如是字线710a和710c)上。并且，一个零电压施加在选取的位线(例如是位线720b)上，一个对应半电压V/2的脉冲施加到未选取的位线(例如是位线720a和720c)上。这会造成选取的单元740接收到满脉冲高度V，未选取的单元具有V/2的偏压。实施例中，V/2应该低于图6所示的Vt1。

另一实施例中，在读取偏压安排与第一和第二复位偏压安排，一个对应满电压V(例如是读取电压VR)的脉冲施加到选取的字线(例如是字线710b)上，一个对应三分之一电压V/3(one third voltage)的脉冲施加到未选取的字线(例如是字线710a和710c)上。并且，一个零电压施加在选取的位线(例如是位线720b)上，一个对应三分之二电压2V/3(two thirds voltage)的脉冲施加到未选取的位线(例如是位线720a和720c)上。这会造成选取的单元740接收到满脉冲高度V，不位于选取的字线或选取的位线上的未选取的单元接收一个+V/3的偏压，共享选取的字线或选取的位线其中之一的未选取的单元接收一个-V/3的偏压。此状态下，-V/3的程度应足够低而能防止复位或防止单元中具有集合第二状态的单元中的导电桥的干扰。

相似的偏压安排可以应用于存储装置的三维组态。

图8绘示如前述可构建在交叉点阵列中的单一交叉点存储单元的透视图。此交叉点阵列的特征在于第一存取线901，例如是字线，以及第二存取线902，例如是位线，第二存取线902叠置于且通常正交于第一存取线901。存储单元形成于交叉点，包括如图2所示的四层结构。这些层包括第一介电层903、离子源层904、第二介电层905、以及另一个离子源层906。交叉点单元的第一介电层903和顶离子源层906无源耦合至多个存取线。在此也可以叙述成第一元件”无源耦合”至第二元件，且第一元件与第二元件之间具有电流沟通(electric current flow communication)，而不受例如是晶体管、二极管、或/及双向定限开关的整流装置或切换装置的干扰。

图9绘示如图8所示的结构于X-Z平面的剖面图。如前述，存储单元910包括四层结构，包括第一介电层903、离子源层904、第二介电层905、以及另一个离子源层906。

以具有如图8及图9所示的组态的交叉点单元构建的阵列可以有很多层，且每一层可以有很多位线和字线以形成非常高密度的存储装置。其他包括三维阵列的三维组态亦可以构建，其中多条字线和多条位线配置成可存取多个存储单元的多个层。

图10绘示如图2所示的可编程金属化单元的简化制造流程图。实施例中，一个字线作为沿字线列的多个底电极。因此，此流程包括沉积一层字线材料、第一介电材料、中间离子提供层、第二介电材料、以及顶离子提供层，请参照图2的相关叙述(步骤190)。接着，图案化多层叠层以形成多个列(步骤191)。提供填充物材料以及平坦化填充物材料，接着沉积位线材料在整个结构上(步骤192)。接着下一个步骤，图案化多层叠层中的位线材料(步骤193)。此时生成的位线耦合于多个存储单元的行，且分开的多个单元叠层在字线与位线的交叉点。最后，提供填充物材料以完成存储平面，并重复上述操作以形成多层存储平面(步骤194)。

此工艺技术提供一个实施例用以：形成多个底电极；形成多个存储单元叠层，存储单元包括至少串联排列的第一介电层、第二介电层、离子提供层；以及接着形成顶电极。前述实施例中，此工艺更包括形成中间离子提供层在在第一介电层和第二介电层的界面上。

第二介电层的特征特别是在于能够在读取偏压状态下形成暂时导电桥或丝极，而暂时导电桥或丝极会破坏或溶解当读取偏压状态移除时，例如是改变为中性偏压。为了达到以上第二介电层的特征，形成第二介电层的材料相较于第一介电层来说，对于金属离子可以是具有较高的可溶性的以形成导电桥或丝极。例如，第一介电层可以是氧化铪(HfO)、氧化锆(ZrO)、氧化钽(TaO)、氧化钆(GdO)或氧化钛(TiO)，第二介电层可以是氧化硅(SiO)、氮化硅(SiN)或氮氧化硅(SiON)。并且，第一介电层和第二介电层可以是相同的材料但具备不同的厚度。例如第一介电层的厚度范围是30至100埃，而第二介电层具有较小的厚度，其厚度范围是10至30埃。

图11绘示包括一具有以“单电阻”可编程金属化单元阵列构建的存储阵列的集成电路300的简化方块流程图，“单电阻”可编程金属化单元包括第一介电层和第二介电层。字线译码器302耦合并电性连通至沿着存储阵列306的多个行配置的多条字线304。在读取、集合、及复位阵列306中的多个存储单元时，平面/位线译码器308电性连通至沿着存储阵列306的多个行及沿着多个平面配置的多条位线310。多个地址由总线提供至字线译码器302及平面/位线译码器308。方块314中的感测电路(感测放大器)及输入数据结构经由数据总线316耦合至平面/位线译码器308。数据经由输入数据线318提供至集成电路300的输入/输出端，或者经由其他集成电路300内部或外部的数据源传送至方块314中的输入数据结构。集成电路300可以包括其他电路320，例如是通用处理机、或特殊用途应用电路、或可由阵列306支持的由多个模块组成的单芯片系统。数据由方块314中的感测放大器经由输出数据线322提供至集成电路300的输入/输出端、或其他集成电路300内部或外部的数据目的地。

存储单元的阵列306可以由多个无源耦合至交叉点组态中的多条位线与多条字线的单元所组成，其中阵列中的多个存储单元分别包括第一介电层、第二介电层、离子提供层串联地位于对应的多条字线和位线之间。

集成电路300包括方块314中的感测电路无源耦合至多个存储单元以感测选取的存储单元是否具有低于读取阈值的阈值，其中此阈值可以使得单元转换至前述的暂时的或短暂的导电状态。控制电路324耦合于多条位线与字线以提供存储单元操作的多个偏压安排，包括：读取偏压安排，以提供读取阈值至选取的存储单元；第一写入(集合)偏压安排，以诱导选取的存储单元的第一介电层中的电导桥的形成，建立第一阈值以使选取的存储单元转变为传导状态，第一阈值低于读取阈值；以及第二写入(复位)偏压安排，以诱导选取的存储单元的第一介电层中的电导桥的破坏，建立第二阈值以使选取的存储单元转变为传导状态，第二阈值高于读取阈值。

并且，此处叙述的一个实施例中的存储器技术中，存储单元阵列包括三维阵列，且多条字线及位线被配置以存取三维阵列中的存储单元的多个阶层。

实施例中构建的控制器324使用偏压安排状态机器以控制偏压电路电压及电流源326的应用，以应用这些包括集合、复位、及读取电压及/或电流的偏压安排至多条字线与位线。控制器324可以利用领域内熟知的特别用途逻辑电路而构建。另一实施例中，控制器324包括通用处理机构建于相同的集成电路以执行计算机软件控制装置的操作。更一实施例中，可以利用特别用途逻辑电路和通用处理机的组合构建控制器324。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (19)

1.一种存储装置，包括一可编程金属化单元，该可编程金属化单元包括：

一第一电极和一第二电极；以及

一第一介电层、一第二介电层、和一离子提供层串联地位于该第一电极和该第二电极之间，该离子提供层包括一离子源具有一材料适于在该第一介电层和该第二介电层之中形成多个电导桥。

2.根据权利要求1所述的存储装置，其中该第一介电层或该第二介电层包括一种或多种支持该多个电导桥的电解形成和破坏的材料。

3.根据权利要求1所述的存储装置，包括一电路提供一偏压状态至该第一电极和该第二电极以诱导该第一介电层与和第二介电层中该多个电导桥的电解形成和破坏。

4.根据权利要求1所述的存储装置，其中该第一介电层具有一第一厚度，且该第二介电层具有一第二厚度，该第二厚度小于该第一厚度。

5.根据权利要求1所述的存储装置，包括一导电层位于该第一介电层和该第二介电层之间的一接口上。

6.根据权利要求5所述的存储装置，其中该接口包括一中间离子提供层。

7.根据权利要求1所述的存储装置，其中该第一介电层和该第二介电层包括不同材料，且该第二介电层具有的离子可溶性高于该第一介电层具有的离子可溶性。

8.根据权利要求1所述的存储装置，其中该存储装置包括多个单元，包括该可编程金属化单元，该多个单元配置成一交叉点阵列。

9.一种集成电路，包括：

多条位线和多条字线；以及

多个存储单元构成的一阵列，该阵列无源耦合(passively coupled)至该多条位线和该多条字线，该阵列中的各该多个存储单元分别包括一第一介电层、一第二介电层、和一离子提供层串联地位于对应的该多条位线和该多条字线之间。

10.根据权利要求9所述的集成电路，包括：

一感测电路，该感测电路耦合至该多个存储单元构成的该阵列，以感测一选取的存储单元是否具有一阈值低于一读取阈值；以及

一控制电路，该控制电路耦合至该多条位线和该多条字线，以提供多个偏压安排(bias arrangements)以操作该多个存储单元，包括：

一读取偏压安排，以提供该读取阈值至该选取的存储单元；

一第一写入偏压安排，以诱导该选取的存储单元的该第一介电层中一电导桥的形成，建立一第一阈值以使该选取的存储单元转变为一传导状态(conductive condition)，该第一阈值低于该读取阈值；及

一第二写入偏压安排，以诱导该选取的存储单元的该第一介电层中该电导桥的破坏，建立一第二阈值以使该选取的存储单元转变为该传导状态，该第二阈值高于该读取阈值。

11.根据权利要求9所述的集成电路，其中该多个存储单元构成的该阵列包括一三维阵列，且该多条字线和该多条位线被配置以存取该三维阵列中的该多个存储单元的多个阶层(multiple levels)。

12.一种操作可编程金属化单元阵列的方法，包括：

在一读取模式中，提供一读取偏压安排以提供一读取阈值至一选取的存储单元；

在一第一写入模式中，提供一第一写入偏压安排以诱导该选取的存储单元的一第一介电层中一电导桥的形成，建立一第一阈值以使该选取的存储单元转变为一传导状态，该第一阈值低于该读取阈值；以及

在一第二写入模式中，提供一第二写入偏压安排以诱导该选取的存储单元的该第一介电层中该电导桥的破坏，建立一第二阈值以使该选取的存储单元转变为该传导状态，该第二阈值低于该读取阈值。

13.根据权利要求12所述的方法，该可编程金属化单元阵列包括该第一介电层、一第二介电层、和一离子提供层串联地位于对应的该多条位线和该多条字线之间，且该传导状态是对应于该多个电导桥形成一传导途径延伸于该第一介电层与该第二介电层间。

14.根据权利要求12所述的方法，其中一第一高电阻状态和一第二高电阻状态其中之一对应于该电导桥的一部分的破坏，使得该传导途径只延伸通过该选取的存储单元的一部分。

15.一种包括一可编程金属化存储单元的装置的制造方法，包括：

形成一第一电极；

形成串联配置的一第一介电层、一第二介电层、和一离子提供层，该离子提供层包括一离子源，该离子源具有一电导桥材料；以及

形成一第二电极接触于该离子提供层。

16.根据权利要求15所述的方法，其中该第一介电层和该第二介电层包括一材料适于一电导桥的电解形成和破坏于该多个介电层中。

17.根据权利要求15所述的方法，更包括形成一中间离子提供层于该第一介电层和该第二介电层之间的一接口上。

18.根据权利要求15所述的方法，其中该第一介电层和该第二介电层包括不同材料，该第二介电层和该第一介电层其中之一对于该电导桥材料具有的可溶性高于该第二介电层和该第一介电层其中之另一。

19.根据权利要求18所述的方法，更包括形成多个存储单元配置成一交叉点阵列，该多个存储单元包括该可编程金属化存储单元。

Images