CN103281127A - 微处理器芯片、数据中心和计算系统 - Google Patents

微处理器芯片、数据中心和计算系统 Download PDF

Info

Publication number
CN103281127A
CN103281127A CN2013100100999A CN201310010099A CN103281127A CN 103281127 A CN103281127 A CN 103281127A CN 2013100100999 A CN2013100100999 A CN 2013100100999A CN 201310010099 A CN201310010099 A CN 201310010099A CN 103281127 A CN103281127 A CN 103281127A
Authority
CN
China
Prior art keywords
smooth
microprocessor chip
unit
external equipment
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100100999A
Other languages
English (en)
Other versions
CN103281127B (zh
Inventor
金镐正
朴永洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103281127A publication Critical patent/CN103281127A/zh
Application granted granted Critical
Publication of CN103281127B publication Critical patent/CN103281127B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/80—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water
    • H04B10/801—Optical aspects relating to the use of optical transmission for specific applications, not provided for in groups H04B10/03 - H04B10/70, e.g. optical power feeding or optical transmission through water using optical interconnects, e.g. light coupled isolators, circuit board interconnections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)
  • Multi Processors (AREA)

Abstract

提供一种微处理器芯片，其包括：多个处理器；至少一个第一光输入/输出单元，被配置为从外部设备接收光信号并向外部设备传输光信号；以及光系统总线，连接在所述多个处理器和所述至少一个第一光输入/输出单元之间。

Description

微处理器芯片、数据中心和计算系统
相关申请的交叉引用
本申请要求2012年1月11日提交的韩国专利申请第10-2012-0003451号的权益，其公开通过全文引用合并于此。
技术领域
本公开涉及微处理器芯片、数据中心和计算系统，更具体地，涉及一种使用光通信的微处理器芯片、包括微处理器芯片的数据中心以及包括数据中心的计算系统。
背景技术
最近，基于虚拟技术的云计算系统已经变得广泛使用。云计算系统是分布式计算系统，在分布式计算系统中多个计算机彼此连接以作为单个计算机来操作并且以同一个硬件平台向多个用户提供独立的虚拟机。
发明内容
提供具有提高的响应速度和提高的带宽的微处理器芯片。
提供包括微处理器芯片的数据中心。
提供包括数据中心的计算系统。
附加方面将在下面的描述中被部分地阐明，以及从该描述中将部分地显而易见，或者可以通过给出的实施例而学习到。
根据至少一个示例实施例，一种用于与至少一个外部设备执行光通信的微处理器芯片包括：多个处理器；至少一个第一光输入/输出单元(opticalinput/output unit)，被配置为从所述至少一个外部设备接收光信号并向所述至少一个外部设备传输光信号；以及光系统总线（optical system bus），连接在所述多个处理器和所述至少一个第一光输入/输出单元之间。
所述光系统总线可以包括用于连接在所述多个处理器之间或连接所述多个处理器与寄存器的内部总线。
所述光系统总线可以包括多通道光波导。
由所述至少一个第一光输入/输出单元从所述至少一个外部设备接收到的光信号可以直接被传输到所述多个处理器。
所述多个处理器的每一个可以输出光信号，并且光信号可以通过光系统总线和所述至少一个第一光输入/输出单元被直接传输到所述至少一个外部设备。
所述多个处理器的每一个可以包括：光检测器，与光系统总线连接并且被配置为从所述至少一个外部设备接收光信号；以及光源，与光系统总线连接并且被配置为向所述至少一个外部设备传输光信号。
所述至少一个第一光输入/输出单元可以包括：至少一个第一光连接器，暴露于微处理器芯片外部并且被配置为与所述至少一个外部设备的第二光输入/输出单元连接。
所述至少一个第一光输入/输出单元可以包括连接在所述至少一个第一光连接器和光系统总线之间的至少一个第一光开关。
所述微处理器芯片还可以包括：第一光总线仲裁器，被配置为控制光信号在光系统总线上的传输。
所述微处理器芯片还可以包括：至少一个第三光输入/输出单元，形成在微处理器芯片中并且被配置为从终端接收光信号或向终端传输光信号。
所述多个处理器的每一个可以输出光信号，从所述多个处理器的每一个输出的光信号可以通过光系统总线和所述至少一个第三光输入/输出单元被直接传输到终端，并且由所述至少一个第三光输入/输出单元从终端接收到的光信号可以通过光系统总线被直接传输到所述多个处理器。
根据至少一个示例实施例，一种用于与至少一个外部设备执行光通信的微处理器芯片包括：第一处理器，包括第一光收发器；第二处理器，包括第二光收发器；至少一个第一光输入/输出单元，被配置为从所述至少一个外部设备接收光信号并向所述至少一个外部设备传输光信号；以及光系统总线，连接在第一收发器和第二收发器以及所述至少一个第一光输入/输出单元之间。
所述微处理器芯片还可以包括：第一光总线仲裁器，被配置为控制光信号在光系统总线上的传输。
所述第一光总线仲裁器可以被配置为确定第一光收发器和第二光收发器之间的操作的优先级的次序。
所述至少一个第一光输入/输出单元可以包括：至少一个第一光连接器，暴露于微处理器芯片的外部并且被配置为与所述至少一个外部设备的第二光输入/输出单元连接；以及至少一个第一光开关，连接在所述至少一个第一光连接器和光系统总线之间。
所述第一光总线仲裁器可以被配置为控制第一光收发器、第二光收发器以及所述至少一个第一光开关以确定第一收发器和第二收发器以及所述至少一个第一光连接器之间的连接关系。
所述第一光总线仲裁器可以被配置为控制第一光收发器、第二光收发器和所述至少一个第一光开关，使得当第一光收发器和第二光收发器当中的至少一个使用多个波长时执行使用所述多个波长的并行通信。
根据至少一个示例实施例，一种数据中心包括：具有第一处理速度的微处理器芯片；以及具有比第一处理速度低的第二处理速度的至少一个第一外部设备，其中所述微处理器芯片包括：多个处理器；至少一个第一光输入/输出单元，被配置为从所述至少一个外部设备接收光信号并向所述至少一个外部设备传输光信号；以及光系统总线，连接在所述多个处理器和所述至少一个第一光输入/输出单元之间。
所述至少一个外部设备可以包括存储器件和贮存器件当中的至少一个。
在微处理器芯片中处理的光信号可以被传输到所述至少一个外部设备而不被变成具有与该光信号不同的形式的信号。
所述至少一个外部设备可以包括：至少一个第二光输入/输出单元，被配置为从所述至少一个第一光输入/输出单元接收光信号或向所述至少一个第一光输入/输出单元传输光信号。
所述至少一个第二光输入/输出单元可以包括：至少一个第二光连接器，暴露于所述至少一个外部设备外部并且被配置为与微处理器芯片的所述至少一个第一光输入/输出单元连接。
所述至少一个外部设备可以包括：至少一个第四光输入/输出单元，被配置为从另一外部设备接收光信号或向另一外部设备传输光信号。
所述至少一个第四光输入/输出单元可以包括：至少一个第四光连接器，暴露于所述至少一个外部设备外部并且被配置为与另一外部设备的光输入/输出单元连接。
所述至少一个外部设备还包括：第二光总线仲裁器，被配置为控制所述至少一个外部设备和微处理器芯片之间的光信号的传输以及所述至少一个外部设备和另一外部设备之间的光信号的传输。
根据至少一个示例实施例，一种计算系统包括：上述的数据中心；以及被配置为通过与数据中心的光通信进行操作的至少一个终端。
在数据中心的微处理器芯片中处理的光信号可以被传输到所述至少一个终端而不被变成具有与该光信号不同的形式的信号。
所述至少一个终端可以包括第一终端和第二终端，由微处理器芯片的第一处理器控制第一终端，并且由微处理器芯片的第二处理器控制第二终端。
所述微处理器芯片还可以包括：至少一个第三光输入/输出单元，被配置为从所述至少一个终端接收光信号或向所述至少一个终端传输光信号。
所述至少一个第三光输入/输出单元可以包括：至少一个第三光连接器，暴露于所述微处理器芯片外部并且被配置为与至少一个终端的光输入/输出单元连接。
所述在数据中心的微处理器芯片中处理的光信号可以通过所述至少一个外部设备被传输到所述至少一个终端而不被变成具有与该光信号不同的形式的信号。
所述至少一个外部设备可以包括：至少一个第五光输入/输出单元，被配置为从所述至少一个终端接收光信号或向所述至少一个终端传输光信号。
所述至少一个第五光输入/输出单元可以包括：至少一个第五光连接器，暴露于所述至少一个外部设备外部并且被配置为与至少一个终端的光输入/输出单元连接。
所述至少一个外部设备还可以包括：第三光总线仲裁器，被配置为控制所述至少一个外部设备和微处理器芯片之间的光信号的传输以及所述至少一个外部设备和至少一个终端之间的光信号的传输。
在根据至少一个示例实施例的微处理器芯片、数据中心和计算系统中，在微处理器芯片中处理的光信号可以被传输到外部设备和终端而不被变成具有与该光信号不同的形式的信号。从而，可以配置简单的光网络，因此，与有线网络方法相比，响应速度，即，延迟，以及复杂度可以被改善。此外，因为光网络可以使用很宽的带宽所以与无线网络方法相比可以改善带宽。从而，可以使用超薄膝上型电脑终端形成云计算系统，而不会由于复杂度而产生额外的费用。
附图说明
通过参考附图对示例实施例的详细描述，示例实施例的上述及其它特征和优点将变得更加明显。附图旨在描述示例实施例并且不应该解释为限制权利要求书的范围。不要将附图视为是按比例绘制的，除非明确地这样指出。
图1是示意地示出根据至少一个示例实施例的微处理器芯片的框图；
图2是示意地示出根据至少一个示例实施例的微处理器芯片的框图；
图3是示意地示出根据至少一个示例实施例的数据中心和计算系统的框图；
图4是示意地示出根据至少一个示例实施例的计算系统的框图；
图5是示意地示出根据至少一个示例实施例的数据中心和计算系统的框图；
图6是示意地示出根据至少一个示例实施例的数据中心和计算系统的框图；以及
图7是示意地示出根据至少一个示例实施例的数据中心和计算系统的框图。
具体实施方式
此处公开详细的示例实施例。然而，此处公开的特定结构和功能的细节仅是代表性的，目的在于描述示例实施例。然而，示例实施例可以以许多替换形式来实施并且不应该被解释为仅限于此处阐述的实施例。
因此，尽管示例实施例能够有各种修改以及可替换形式，但是在附图中作为示例示出其实施例并且这里将对其实施例进行详细描述。然而，应该理解，并非意图将示例实施例限制为公开的具体形式，而是相反，示例实施例将覆盖落入示例实施例的范围内的全部修改、等效物以及替换。遍及附图的描述，相同的数字指代相同的元件。
要理解，尽管术语“第一”、“第二”等在这里可以用来描述各种元件，但是这些元件不应该受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件，而不会脱离示例实施例的范围。如这里使用的，术语“和/或”包括相关列出的项中的一个或多个的任意和所有组合。
要理解，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到该另一个元件，或者可以存在居间的元件。相反，当元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在居间的元件。用于描述元件之间的关系的其它词语应当按照类似的方式来解释（例如，“在…之间”与“直接在…之间”，“相邻”与“直接相邻”，等等）。
这里使用的术语仅用于描述特定实施例的目的，而不意欲限制示例实施例。如这里使用的，单数形式“一”、“一个”和“该”意欲也包括复数形式，除非上下文明确指出其它的情形。还应该理解，词语“包括”和/或“包含”当在这里使用时，说明所述特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。
也应注意，在一些可替换的实施方案中，所提到的功能/动作可以不按照图中表明的顺序出现。例如，依赖于涉及的功能/动作，连续示出的两个图事实上可以基本上同时执行，或者有时可以以相反顺序执行。
图1是示意地示出根据至少一个示例实施例的微处理器芯片100a的框图。
参照图1，微处理器芯片100a可以与外部设备执行光通信并且包括第一处理器110、第二处理器120、第一光输入/输出单元130、光系统总线140以及第一光总线仲裁器（arbiter）150。虽然未在图1中示出，但是微处理器芯片100a还可以包括用于存储数据的寄存器(未示出)。
作为微处理器芯片100a中包括的多个处理器的第一处理器110和第二处理器120中的每一个可以包括例如中央处理单元(CPU)和数字信号处理器(DSP)，该CPU包括核和高速缓冲存储器。第一处理器110和第二处理器120可以接收光信号以处理数据并输出作为光信号的处理结果。因此，第一处理器110和第二处理器120中的每一个都可以包括用于从外部设备接收光信号的光检测器(未示出)以及用于向外部设备发送光信号的光源(未示出)。将参照图2更详细地描述光检测器和光源。
第一光输入/输出单元130被形成在微处理器芯片100a中并且可以被配置为从外部设备接收光信号以及向外部设备传输光信号。由多个处理器（即，第一处理器110和第二处理器120）生成的光信号可以通过光系统总线140和第一光输入/输出单元130被直接传输到外部设备。此外，由第一光输入/输出单元130从外部设备接收到的光信号可以通过光系统总线140被直接传输到多个处理器，即，第一处理器110和第二处理器120。
第一光输入/输出单元130可以包括用于执行上述操作的第一光连接器133和第一光开关135。第一光连接器133是被提供用于物理上连接光系统总线140与外部设备的外部端子并且可以暴露于微处理器芯片100a的外部。从而，第一光输入/输出单元130可以被配置为与外部设备的第二光输入/输出单元(未示出)连接。更详细地，作为用于连接光系统总线140与外部设备的光纤线缆的连接组件的第一光连接器133可以位于微处理器芯片100a中。该连接组件可以包括多个连接组件，并且，在这种情况下，多个连接组件中的每一个都可以向外部设备传输基于多个波长的光信号。第一光开关135连接在光系统总线140与第一光连接器133之间并且可以被配置为响应于第一光总线仲裁器150的控制信号连接光系统总线140与第一光连接器133。
光系统总线140可以连接在多个处理器(即，第一处理器110和第二处理器120)之间以及多个处理器与第一光输入/输出单元130之间。光系统总线140可以将由多个处理器生成的光信号传输到第一光输入/输出单元130或者将通过第一光输入/输出单元130从外部设备接收的光信号传输到多个处理器。此外，光系统总线140可以将由第一处理器110生成的光信号传输到第二处理器120或者将由第二处理器120生成的光信号传输到第一处理器110。即，光系统总线140可以是用于连接多个处理器与寄存器(未示出)的微处理器芯片的内部总线，例如，根据高级微控制器总线结构(AMBA)标准的内部总线。
光系统总线140可以包括用于传输光信号的光波导(optical wave guide，未示出)。因此，通过光系统总线140的光波导，从外部设备接收到的光信号可以被传输到多个处理器，或者由多个处理器生成的光信号可以被传输到外部设备。可以以多通道总线的方式来配置光系统总线140，并且，在这种情况下，光系统总线140可以包括多通道光波导。
第一光总线仲裁器150可以被配置为通过执行光系统总线140的总线仲裁功能来控制光信号在光系统总线140上的传输。即，当多个处理器试图使用相同的光系统总线140从而发生总线争用时，第一光总线仲裁器150可以确定多个处理器之间的优先级的次序，以允许它们按该次序使用光系统总线140。将参照图2更详细地描述第一光总线仲裁器150。
图2是示意地示出根据至少一个示例实施例的微处理器芯片100b的框图。微处理器芯片100b可以是通过修改图1的微处理器100a的某些部分而配置的修改示例。从而，将省略对其的重复描述。
参照图2，第一处理器110可以包括第一光收发器T1，并且第二处理器120可以包括第二光收发器T2。光系统总线140可以连接在第一光收发器T1和第二光收发器T2以及第一光输入/输出单元130之间。第一收发器T1和第二收发器T2中的每一个都可以包括光检测器和光源。光检测器可以被配置为接收量化的光信号以识别数据，并且光源可以被配置为以量化的光信号的形式生成逻辑数据。虽然在图2中第一收发器T1和第二收发器T2中的每一个都包括单个光检测器和单个光源，但是第一收发器T1和第二收发器T2中的每一个都可以包括多个光检测器和多个光源。在这种情况下，多个光检测器可以接收具有不同的波长的多个光信号，并且多个光源可以生成具有不同的波长的多个光信号。
第一处理器110的第一光收发器T1可以包括第一光检测器D1和第一光源S1。第二处理器120的第二光收发器T2可以包括第二光检测器D2和第二光源S2。可以以嵌入在微处理器芯片100b中的芯片内（in-chip）模块的方式来具体实现第一光检测器D1、第一光源S1、第二光检测器D2和第二光源S2。
为了执行第一处理器110和第二处理器120之间的数据通信，例如，如果第一光源S1根据数据比特值“1”(或“0”)发出光，则第二光检测器D2可以通过光系统总线140接收光信号然后确定从第一光源S1输出的数据比特值是“1”(或“0”)。类似地，如果第二光源S2根据数据比特值“1”(或“0”)发出光，则第一光检测器D1可以通过光系统总线140接收光信号然后确定从第二光源S2输出的数据比特值是“1”(或“0”)。
为了执行第一处理器110和第一光输入/输出单元130之间的数据通信，例如，如果第一光源S1根据数据比特值“1”(或“0”)发出光，则第一光输入/输出单元130可以通过光系统总线140接收光信号然后将该光信号传输到外部设备，因此，外部设备的光检测器(未示出)可以检测到从第一光源S1输出的数据比特值是“1”(或“0”)。此外，如果外部设备的光源(未示出)根据数据比特值“1”(或“0”)发出光，则第一光输入/输出单元130可以接收光信号然后通过光系统总线140将接收的光信号传输到第一光检测器D1，因此，第一光检测器D1可以检测到从外部设备输出的数据比特值是“1”(或“0”)。上述操作也可以类似地应用到第二处理器120和第一光输入/输出单元130执行它们之间的数据通信的情况。
第一光总线仲裁器150被配置为控制光信号在光系统总线140上的传输。更详细地，第一光总线仲裁器150可以被配置为确定第一光收发器T1和第二光收发器T2之间的操作的优先级的次序。如果第一光收发器T1和第二光收发器T2试图同时使用光系统总线140从而发生总线争用，则第一光总线仲裁器150可以确定第一光收发器T1和第二光收发器T2之间的优先级的次序。因此，第一光收发器T1和第二光收发器T2可以通过以根据优先级次序的顺序来使用光系统总线140来执行数据输入/输出操作。
为了上述操作(即，为了确定优先级的次序)，第一光总线仲裁器150可以被配置为控制第一光收发器T1、第二光收发器T2以及第一光开关135以确定第一光收发器T1和第二光收发器T2以及第一光连接器133之间的连接关系。例如，当优先级的次序已经被确定为使第一收发器以第一优先级操作而第二光收发器T2以第二优先级操作时，第一光总线仲裁器150可以首先连接第一光收发器T1和光系统总线140，然后控制第一光开关135连接光系统总线140与第一光连接器133的连接组件，其中该连接组件对应于由第一光收发器T1使用的波长。然后，第一光总线仲裁器150可以连接第二光收发器T2和光系统总线140，然后控制第一光开关135连接光系统总线140与第一光连接器133的连接组件，其中该连接组件对应于由第二光收发器T2使用的波长。
此外，第一光总线仲裁器150可以控制第一光收发器T1、第二光收发器T2以及第一光开关135以便执行使用多个波长的并行通信。例如，当第一收发器T1和第二光收发器T2当中的至少一个使用多个波长时，第一光总线仲裁器150可以将第一光收发器T1和/或第二光收发器T2与光系统总线140连接，然后控制第一光开关135连接光系统总线140与第一光连接器133的多个连接组件当中的对应于该多个波长的连接组件。
图3是示意地示出根据至少一个示例实施例的数据中心DC和计算系统CS的框图。
参照图3，作为云计算系统的主机的数据中心DC可以包括至少一个微处理器芯片100c、至少一个外部设备ED以及至少一个终端TD。
微处理器芯片100c可以利用第一处理速度执行数据处理(例如，算术运算)。微处理器芯片100c可以包括第一光输入/输出单元130和光系统总线140。例如，微处理器芯片100c可以是图1和图2的微处理器芯片100a或100b。因而，将省略对其的重复描述。
微处理器芯片100c可以是多核CPU芯片，并且，在这种情况下，微处理器芯片100c可以包括多个核C，即，多个处理器。多个核C中的每一个都可以包括CPU、接口I/F(例如，光收发器)以及高速缓冲存储器。
光系统总线140可以连接在多个核C之间以及多个核C与第一光输入/输出单元130之间。光系统总线140可以将由多个核C生成的光信号传输到第一光输入/输出单元130或者将通过第一光输入/输出单元130从外部设备ED接收的光信号传输到多个核C。
光系统总线140可以包括图1和图2中描述的光系统总线140，因此，将省略对其的重复描述。虽然未在图3中示出，但是光系统总线140可以包括用于补偿光信号的衰减和/或失真的放大器(未示出)。此外，光系统总线140可以包括允许通过光波导的光信号分离到多个路径以及将通过光波导的多个光信号耦合到单个路径的耦合器。
第一光输入/输出单元130形成在微处理器芯片100c中，并且可以被配置为从外部设备ED的第二光输入/输出单元230接收光信号以及将光信号传输到外部设备ED的第二光输入/输出单元230。由多个核C生成的光信号可以通过光系统总线140和第一光输入/输出单元130被直接传输到外部设备ED的第二光输入/输出单元230。此外，由第一光输入/输出单元130从外部设备ED的第二光输入/输出单元230接收的光信号可以通过光系统总线140被直接传输到多个核C。
第一光输入/输出单元130和第一光总线仲裁器150可以包括上面参照图1和图2描述的第一光输入/输出单元130和第一光总线仲裁器150，因此将省略对其的重复描述。第一光开关135可以包括波分复用/解复用器(WDM)(未示出)。WDM可以将通过光系统总线140的具有不同波长的光信号分离，然后将分离的信号输出到各个预定路径(即，光连接器)，和/或可以被配置为执行此操作的相反操作。在这种情况下，第一光总线仲裁器150可以被配置为控制WDM使用多个波长来执行并行通信。
外部设备ED位于数据中心DC中并且可以利用比微处理器芯片100c的第一处理速度慢的第二处理速度来执行数据处理。外部设备ED可以包括存储器件(memory device，MD)和贮存器件（storage device，SD）。
存储器件MD是用于临时存储被传输到核C的数据的空间并且可以包括易失性存储器件和/或非易失性存储器件。易失性存储器件可以包括动态随机存取存储器(DRAM)和/或静态随机存取存储器(SRAM)，并且非易失性存储器件可以包括相变RAM(PRAM)、电阻RAM(RRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁RAM(MRAM)、铁电RAM(FeRAM)和/或快闪存储器件。
用于存储大容量信息的贮存器件SD可以具有比存储器件MD的处理速度慢的处理速度。例如，贮存器件SD包括诸如硬盘、软盘和磁带之类的磁介质、诸如CD-ROM和DVD之类的光介质、诸如光软盘(floptical disk)之类的磁光介质、以及诸如USB贮存器件和固态驱动之类的快闪介质。
外部设备ED可以包括第二光输入/输出单元230。第二光输入/输出单元230可以被配置为从第一光输入/输出单元130接收光信号或将光信号传输到第一光输入/输出单元130。第二光输入/输出单元230暴露于外部设备ED的外部并且可以包括被配置为与微处理器芯片100c的第一光输入/输出单元130连接的至少一个第二光连接器(未示出)。因此，在微处理器芯片100c中处理的光信号可以通过第二光连接器被传输到外部设备ED，而无需将光信号改变成具有不同形式的光信号。
上述配置涉及作为数据云计算系统的主机的数据中心DC，并且整个数据云计算系统可以包括数据中心DC和终端TD。为了与终端TD执行数据通信，微处理器芯片100c还可以包括第三光输入/输出单元330。
第三光输入/输出单元330形成在微处理器芯片100c中，并且可以被配置为从终端TD接收光信号以及将光信号传输到终端TD。第三光输入/输出单元330与图1和图2的第一光输入/输出单元130的不同之处在于第三光输入/输出单元330与终端TD相连，但是可以执行与图1和图2的第一光输入/输出单元130相同的功能。因此，由核C，即，处理器，生成的光信号可以通过光系统总线140和第三光输入/输出单元330被直接传输到终端TD，并且由第三光输入/输出单元330从终端TD接收到的光信号可以通过光系统总线140被直接传输到核C。
更详细地，第三光输入/输出单元330暴露于微处理器芯片100c的外部并且可以包括被配置为与终端TD的光输入/输出单元(未示出)连接的至少一个第三光连接器(未示出)。因此，在微处理器芯片100c中处理的光信号可以通过第三光连接器被传输到终端TD，而无需将光信号改变成为具有不同形式的光信号。
在云计算系统的情况下，作为每个分离终端TD的主机的数据中心DC不得不处理从分离终端TD接收的大量信息并且执行许多算术运算。当通过使用有线网络处理信息并执行运算时，由于网络之间的连接的增加而导致延迟和复杂度增加。当通过使用无线网络建立云计算系统时，可以减少网络之间的连接，但是终端TD不得不执行许多算术运算并且由于无线网络的有限带宽而造成不得不包括大存储空间。
然而，在根据至少一个示例实施例的数据中心DC和计算系统中，在微处理器芯片100c中处理的光信号可以被传输到外部设备ED和终端TD，而不必被改变成具有与该光信号不同形式的信号。从而，可以实现简单的光网络，并且因此，与有线网络方法相比可以改善延迟和复杂度。此外，因为该光网络可以使用很宽的带宽，所以与无线网络方法相比可以提高带宽。从而，可以使用超薄膝上型电脑终端形成云计算系统，而不会由于复杂度而产生额外的费用。
图4是示意地示出根据至少一个示例实施例的计算系统CS的框图。
参照图4，计算系统CS的主机可以包括多个数据中心DC。多个数据中心DC可以彼此连接以执行分布式计算。例如，数据中心DC可以是图3的数据中心DC并且可以包括图1的微处理器芯片100a或者图2的微处理器芯片100b。计算系统CS可以包括多个终端TD1-TDi，其中i是正整数。
计算系统CS中的多个终端TD1-TDi中的每一个都可以包括被配置为仅执行用于与用户接口的功能的超薄膝上型电脑。该超薄膝上型电脑可以包括显示设备和输入设备。
主机和多个终端TD1-TDi可以通过包括光集线器(optical hub，OH)和光缆(optical cable，OC)的光互连(optical interconnection，OI)彼此连接。更详细地，如上参照图3所述，从主机输出的光信号可以是通过主机的数据中心DC中的微处理器芯片(例如，图3的100c)的第三光输入/输出单元(例如，图3的330)输出的信号。因此，在数据中心DC的微处理器芯片中处理的光信号可以被直接传输到终端TD1-TDi，而不必被改变成具有与该光信号不同的形式的信号。
可以使用可以实现很宽的带宽的光网络来配置云计算系统，从而，可以在主机的数据中心DC中共同地管理诸如用于驱动终端和应用程序的操作系统(OS)的功能。结果，根据至少一个示例实施例的计算系统在例如政府机关、公司办公室、学校或研究机构中可以容易地管理数据，并且可以在安全方面具有有益的技术效果。
此外，在根据至少一个示例实施例的计算系统中，由于带宽增加而导致终端的功能可以被最小化。此外，诸如存储器件或贮存器件之类的外部设备可以形成在主机中，从而，可以去除重叠或不必要的存储空间以节省存储空间。根据仿真的结果，在根据至少一个示例实施例的计算系统中，存储器件的容量降低到小于传统计算系统容量的1/4，并且贮存器件的容量降低到小于传统计算系统容量的十分之一。
图5是示意地示出根据至少一个示例实施例的数据中心DC和计算系统CS的框图。图5的数据中心DC和计算系统CS可以是图3的数据中心DC和计算系统CS的修改示例。如此，将省略对其的重复描述。
参照图5，作为多核CPU芯片的微处理器芯片100d可以包括作为第一核的第一处理器110以及作为第二核的第二处理器120。可以由第一处理器110控制多个终端TD中的第一终端TD1，可以由第二处理器120控制多个终端TD中的第二终端TD2。可以通过上述的连接关系来实现同时的多任务处理(multi-tasking)功能。
第一处理器110可以用来处理关于第一终端TD1的用户的认证、第一终端TD1的操作系统的加载、以及第一终端TD1的应用程序的运行。如果第一终端TD1的第一用户输入第一用户信息(例如，终端自己的号码、ID和口令，和/或例如指纹的重要信息)，则第一终端TD1的光收发器TD1_OT生成对应于第一用户信息的光信号，并且该光信号通过第三光输入/输出单元输入/输出设备330和光系统总线140被传输到第一处理器110的第一光收发器T1。第一处理器110通过经由第二光输入/输出单元230、第一光输入/输出单元130以及光系统总线140从贮存器件SD和/或存储器件MD加载第一用户信息来执行认证操作。
同时，第二处理器120可以用来处理关于第二终端TD2的用户的认证、第二终端TD2的操作系统的加载、以及第二终端TD2的应用程序的运行。如果第二终端TD2的第二用户输入第二用户信息，则第二终端TD2的光收发器TD2_OT生成对应于第二用户信息的光信号，并且该光信号通过第三光输入/输出单元330和光系统总线140被传输到第二处理器120的第二光收发器T2。第二处理器120通过经由第二光输入/输出单元230、第一光输入/输出单元130以及光系统总线140从贮存器件SD和/或存储器件MD加载第二用户信息来执行认证操作。
为了同时执行第一终端TD1和第二终端TD2的OS加载操作和应用程序运行操作以及认证操作，必须频繁地访问第一光输入/输出单元130、第二光输入/输出单元230和第三光输入/输出单元330，并且还需要光系统总线140的高响应速度，即，低延迟，以及很宽的带宽。
在根据至少一个示例实施例中的实施例的数据中心和计算系统中，由微处理器芯片100d的第一处理器110和第二处理器120生成的光信号可以被直接传输到外部设备ED、第一终端TD1和第二终端TD2。此配置区别于普通配置，在普通配置中的每一种配置中，当向多个终端传送光信号时，微处理器芯片的处理器不得不将光信号至少一次改变成电信号(或者，微处理器芯片的处理器将从光信号改变的电信号直接传送到多个终端)。由于此区别，在根据至少一个示例实施例中的实施例的数据中心和计算系统中，可以保持高响应速度，即，低延迟，以及很宽的带宽，因此，可以实现同时的多任务处理功能。
此外，在根据至少一个示例实施例中的实施例的数据中心DC和计算系统中，在微处理器芯片100d中处理的光信号可以被传输到外部设备ED和第一终端TD1与第二终端TD2，而不必被改变成具有与该光信号不同形式的信号。因此，不需要在输入/输出单元中添加例如串行器-解串器(SERDES)或低电压差分信号传输(LVDS)接收器的模块。
图6是示意地示出根据至少一个示例实施例的数据中心DC和计算系统CS的框图。图6的数据中心DC和计算系统CS可以是图3的数据中心DC和计算系统CS的修改示例。如此，将省略对其的重复描述。
参照图6，外部设备ED可以包括被配置为从另一个外部设备接收光信号或向另一个外部设备传输光信号的至少一个第四光输入/输出单元430。例如，存储器件MD可以包括被配置为从贮存器件SD接收光信号或向贮存器件SD传输光信号的第四光输入/输出单元430。第四输入/输出单元430可以暴露于存储器件MD的外部并且可以包括被配置为与贮存器件SD的光输入/输出单元430’连接的至少一个第四光连接器(未示出)。
另外，外部设备ED可以包括被配置为从终端TD接收光信号或向终端TD传输光信号的至少一个第五光输入/输出单元530。例如，存储器件MD可以包括为与终端TD的数据通信而提供的第五光输入/输出单元530。第五输入/输出单元530可以暴露于存储器件MD的外部并且可以包括被配置为与终端TD的光输入/输出单元TD_IO连接的至少一个第五光连接器(未示出)。图6的实施例区别于图3和图5的实施例，在图3和图5的实施例中，数据中心DC和终端TD通过形成在微处理器芯片中的第三光输入/输出单元330彼此连接。
可以通过第四光输入/输出单元430和第五光输入/输出单元530实现共享存储器方案。由于共享存储器方案，可以在存储器件MD和终端TD之间以及在存储器件MD和贮存器件SD之间执行数据通信。
在图5中，终端TD通过与微处理器芯片100d的直接光连接来执行数据通信，并且对存储器件的操作对于数据通信来说是不可缺少的。因此，需要对图5的第一光输入/输出单元130、图5的第二光输入/输出单元230以及图5的第三光输入/输出单元330的频繁访问，以执行终端TD的操作。然而，在根据至少一个示例实施例中的当前实施例的图6的计算系统CS中，因为实现了共享存储器方案，所以从终端TD传输的数据可以直接存储在存储器件MD中，而不通过微处理器芯片100e。从而，可以减小由于使用微处理器芯片100e的光系统总线140而发生的总线争用的频率，并且因此，可以提高计算系统CS的性能。
第二光总线仲裁器250可以控制外部设备ED和微处理器芯片100e之间的光传输以及外部设备ED和另一外部设备之间的光通信。例如，第二光总线仲裁器250可以控制存储器件MD和微处理器芯片100e之间的光传输以及存储器件MD和贮存器件SD之间的光传输。可以通过由第二光总线仲裁器250执行的仲裁来实现存储器件MD和贮存器件SD之间的数据映像(datashadowing)，并且因此，可以提高计算系统的性能。
第三光总线仲裁器350可以控制外部设备ED和微处理器芯片100e之间的光传输以及外部设备ED和终端TD之间的光通信。例如，第三光总线仲裁器350可以控制存储器件MD和微处理器芯片100e之间的光传输以及存储器件MD和终端TD之间的光传输。可以在存储器件MD中利用单个总线仲裁器形成第二光总线仲裁器250和第三光总线仲裁器350。
图7是示意地示出根据至少一个示例实施例的数据中心DC和计算系统CS的框图。图7的数据中心DC和计算系统CS可以是图5的数据中心DC和计算系统CS的修改示例。如此，将省略对其的重复描述。
参照图7，终端TD可以不在其中存储用于终端TD的操作的操作系统OS1和OS2。用于终端TD的操作的操作系统OS1和OS2可以存储在数据中心DC中。如以上参照图5所述，如果通过使用存储在数据中心DC中的认证信息用户0到用户3完成数据中心DC和终端TD之间的认证操作，则数据中心DC可以基于经认证的用户信息向终端TD传输操作系统OS1和OS2，从而，可以执行终端TD的引导操作。因为在数据中心DC中共同地管理个体用户的数据（即，用户信息、操作系统、软件、应用程序等等)，所以根据至少一个示例实施例的数据中心DC和CS在安全性方面具有改善的效果。
应该理解，提供附图中的每个部分的形状是为了帮助清楚地理解示例实施例，并且仅是说明性的。应该注意，示出的形状可以被修改以形成各种形状。在附图中相同的参考标号表示相同的元件。
已经对示例实施例进行了如此描述，显而易见的是，示例实施例可以以许多方式变化。这些变化将不被视为脱离示例实施例的预期的精神和范围，并且对本领域技术人员显而易见的是，意图将全部这样的修改包括在所附权利要求的范围内。

Claims (34)

1.一种用于与至少一个外部设备执行光通信的微处理器芯片，所述微处理器芯片包括：
多个处理器；
至少一个第一光输入/输出单元，形成在微处理器芯片中并且被配置为从所述至少一个外部设备接收光信号以及向所述至少一个外部设备传输光信号；以及
光系统总线，连接在所述多个处理器和所述至少一个第一光输入/输出单元之间。
2.如权利要求1所述的微处理器芯片，其中所述光系统总线包括内部总线，该内部总线被配置为提供下述连接中的至少一个：（1）所述多个处理器之间的连接，以及（2）所述多个处理器和寄存器之间的连接。
3.如权利要求1所述的微处理器芯片，其中所述光系统总线包括多通道光波导。
4.如权利要求1所述的微处理器芯片，其中所述至少一个第一光输入/输出单元被配置为使得由所述至少一个第一光输入/输出单元从所述至少一个外部设备接收的光信号被直接传输到所述多个处理器。
5.如权利要求1所述的微处理器芯片，其中所述多个处理器中的每一个被配置为输出光信号，使得该光信号通过光系统总线和所述至少一个第一光输入/输出单元被直接传输到所述至少一个外部设备。
6.如权利要求1所述的微处理器芯片，其中所述多个处理器中的每一个包括：
光检测器，与所述光系统总线连接并且被配置为从所述至少一个外部设备接收光信号；以及
光源，与所述光系统总线连接并且被配置为向所述至少一个外部设备传输光信号。
7.权利要求1所述的微处理器芯片，其中所述至少一个第一光输入/输出单元包括至少一个第一光连接器，所述至少一个第一光连接器暴露于所述微处理器芯片外部的区域并且被配置为与所述至少一个外部设备的第二光输入/输出单元连接。
8.如权利要求7所述的微处理器芯片，其中所述至少一个第一光输入/输出单元包括连接在所述至少一个第一光连接器和所述光系统总线之间的至少一个第一光开关。
9.如权利要求1所述的微处理器芯片，还包括：
第一光总线仲裁器，被配置为控制光信号在所述光系统总线上的传输。
10.如权利要求1所述的微处理器芯片，还包括：
至少一个第二光输入/输出单元，形成在微处理器芯片中并且被配置为从终端接收光信号或向终端传输光信号。
11.如权利要求10所述的微处理器芯片，其中所述多个处理器中的每一个被配置为输出光信号，使得从所述多个处理器中的每一个输出的光信号通过所述光系统总线和所述至少一个第二光输入/输出单元被直接传输到终端，并且所述至少一个第二光输入/输出单元被配置为使得由所述至少一个第二光输入/输出单元从终端接收的光信号通过所述光系统总线被直接传输到所述多个处理器。
12.一种用于与至少一个外部设备执行光通信的微处理器芯片，所述微处理器芯片包括：
包括第一光收发器的第一处理器；
包括第二光收发器的第二处理器；
至少一个第一光输入/输出单元，形成在微处理器芯片中并且被配置为从所述至少一个外部设备接收光信号以及向所述至少一个外部设备传输光信号；以及
光系统总线，连接在第一收发器和第二收发器以及所述至少一个第一光输入/输出单元之间。
13.如权利要求12所述的微处理器芯片，还包括：
第一光总线仲裁器，被配置为控制光信号在所述光系统总线上的传输。
14.如权利要求13所述的微处理器芯片，其中所述第一光总线仲裁器被配置为确定第一光收发器和第二光收发器之间的操作的优先级的次序。
15.如权利要求13所述的微处理器芯片，其中所述至少一个第一光输入/输出单元包括：
至少一个第一光连接器，暴露于所述微处理器芯片外部的区域并且被配置为与所述至少一个外部设备的第二光输入/输出单元连接；以及
连接在所述至少一个第一光连接器和所述光系统总线之间的至少一个第一光开关。
16.如权利要求15所述的微处理器芯片，其中所述第一光总线仲裁器被配置为控制第一光收发器、第二光收发器以及所述至少一个第一光开关以确定第一收发器和第二收发器以及所述至少一个第一光连接器之间的连接关系。
17.如权利要求15所述的微处理器芯片，其中，所述第一光总线仲裁器被配置为控制第一光收发器、第二光收发器和所述至少一个第一光开关，使得当第一光收发器和第二光收发器当中的至少一个使用多个波长时执行使用所述多个波长的并行通信。
18.一种数据中心，包括：
具有第一处理速度的微处理器芯片；以及
具有比第一处理速度慢的第二处理速度的至少一个第一外部设备，
其中所述微处理器芯片包括，
多个处理器；
至少一个第一光输入/输出单元，形成在微处理器芯片中并且被配置为从所述至少一个外部设备接收光信号以及向所述至少一个外部设备传输光信号；以及
光系统总线，连接在所述多个处理器和所述至少一个第一光输入/输出单元之间。
19.如权利要求18所述的数据中心，其中所述至少一个第一外部设备包括存储器件和贮存器件当中的至少一个。
20.如权利要求18所述的数据中心，其中在微处理器芯片中处理的光信号被传输到所述至少一个第一外部设备，而不被改变成具有与该光信号不同形式的信号。
21.如权利要求18所述的数据中心，其中所述至少一个第一外部设备包括至少一个第二光输入/输出单元，所述至少一个第二光输入/输出单元被配置为从所述至少一个第一光输入/输出单元接收光信号或向所述至少一个第一光输入/输出单元传输光信号。
22.如权利要求21所述的数据中心，其中所述至少一个第二光输入/输出单元包括至少一个第一光连接器，所述至少一个第一光连接器暴露于所述至少一个第一外部设备外部的区域并且被配置为与所述微处理器芯片的所述至少一个第一光输入/输出单元连接。
23.如权利要求18所述的数据中心，其中所述至少一个第一外部设备包括：
至少一个第二光输入/输出单元，被配置为从第二外部设备接收光信号或向第二外部设备传输光信号。
24.如权利要求23所述的数据中心，其中所述至少一个第二光输入/输出单元包括至少一个第一光连接器，所述至少一个第一光连接器暴露于所述至少一个第一外部设备外部的区域并且被配置为与第二外部设备的光输入/输出单元连接。
25.如权利要求24所述的数据中心，其中所述至少一个第一外部设备还包括：
第一光总线仲裁器，被配置为控制所述至少一个第一外部设备和微处理器芯片之间的光信号的传输以及所述至少一个第一外部设备和第二外部设备之间的光信号的传输。
26.一种计算系统，包括：
如权利要求书18所述的数据中心；以及
被配置为通过与该数据中心的光通信进行操作的至少一个终端。
27.如权利要求26所述的计算系统，其中所述数据中心的微处理器芯片被配置为使得在所述数据中心的微处理器芯片中处理的光信号被传输到所述至少一个终端，而不被改变成具有与该光信号不同形式的信号。
28.如权利要求27所述计算系统，其中所述至少一个终端包括：
第一终端和第二终端，由所述微处理器芯片的第一处理器控制第一终端，并且由微处理器芯片的第二处理器控制第二终端。
29.如权利要求27所述的计算系统，其中所述微处理器芯片还包括：
至少一个第二光输入/输出单元，被配置为从所述至少一个终端接收光信号或向所述至少一个终端传输光信号。
30.如权利要求29所述的计算系统，其中所述至少一个第二光输入/输出单元包括至少一个光连接器，所述至少一个光连接器暴露于所述微处理器芯片外部的区域并且被配置为与所述至少一个终端的光输入/输出单元连接。
31.如权利要求27所述的计算系统，其中所述数据中心的微处理器芯片被配置为使得在所述数据中心的微处理器芯片中处理的光信号通过所述至少一个第一外部设备被传输到所述至少一个终端，而不被改变成具有与该光信号不同形式的信号。
32.如权利要求31所述计算系统，其中所述至少一个外部设备包括：
至少一个第二光输入/输出单元，被配置为从所述至少一个终端接收光信号或向所述至少一个终端传输光信号。
33.如权利要求32所述的计算系统，其中所述至少一个第二光输入/输出单元包括至少一个第一光连接器，所述至少一个第一光连接器暴露于所述至少一个第一外部设备外部的区域并且被配置为与所述至少一个终端的光输入/输出单元连接。
34.如权利要求33所述的计算系统，其中所述至少一个第一外部设备还包括：
第一光总线仲裁器，被配置为控制所述至少一个第一外部设备和微处理器芯片之间的光信号的传输以及所述至少一个第一外部设备和所述至少一个终端之间的光信号的传输。
CN201310010099.9A 2012-01-11 2013-01-11 微处理器芯片、数据中心和计算系统 Active CN103281127B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0003451 2012-01-11
KR1020120003451A KR101946004B1 (ko) 2012-01-11 2012-01-11 마이크로프로세서 칩, 데이터 센터, 및 컴퓨팅 시스템

Publications (2)

Publication Number Publication Date
CN103281127A true CN103281127A (zh) 2013-09-04
CN103281127B CN103281127B (zh) 2017-05-03

Family

ID=47221126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310010099.9A Active CN103281127B (zh) 2012-01-11 2013-01-11 微处理器芯片、数据中心和计算系统

Country Status (4)

Country Link
US (1) US9059808B2 (zh)
EP (1) EP2615750A1 (zh)
KR (1) KR101946004B1 (zh)
CN (1) CN103281127B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016201704A1 (zh) * 2015-06-19 2016-12-22 华为技术有限公司 一种光开关控制方法及装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109840240B (zh) * 2018-12-31 2021-05-04 武汉芯动科技有限公司 芯片、分布式计算装置及方法
TWI693498B (zh) * 2019-04-17 2020-05-11 方可成 多位元光運算系統

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020035640A1 (en) * 1999-10-12 2002-03-21 Greenberg Albert Gordon Recovery method for an optical network
CN1373920A (zh) * 1999-05-24 2002-10-09 分子光电子公司 集成了光学通道波导放大器和抽运源的紧凑型光学放大器组件
US20040217170A1 (en) * 2003-02-03 2004-11-04 Yuji Takiguchi Magnetic ink character reading apparatus and magnetic ink character reading method
US20050100340A1 (en) * 2003-11-11 2005-05-12 Hitachi, Ltd. Packet switching system
US20050276604A1 (en) * 2004-06-15 2005-12-15 Morrow Warren R Optical add/drop interconnect bus for multiprocessor architecture
US20060093361A1 (en) * 2004-11-03 2006-05-04 Fenwick David M Optical bus system
WO2010126463A1 (en) * 2009-04-29 2010-11-04 Hewlett-Packard Development Company, L.P. Optical memory expansion

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953763B2 (ja) * 1990-09-06 1999-09-27 富士通株式会社 光トランシーバ
US6587605B2 (en) 1999-01-06 2003-07-01 Intel Corporation Method and apparatus for providing optical interconnection
DE10229428A1 (de) * 2002-07-01 2004-01-15 Sick Ag Detektoreinheit
US7343059B2 (en) 2003-10-11 2008-03-11 Hewlett-Packard Development Company, L.P. Photonic interconnect system
US7336900B2 (en) * 2003-10-30 2008-02-26 International Business Machines Corporation Byte-wide optical backplane switch
ES2585178T3 (es) 2003-12-18 2016-10-04 G-Cluster Global Corporation Sistema servidor/cliente, dispositivo de distribución de carga, procedimiento de distribución de carga y programa de distribución de carga
WO2009004415A1 (en) 2007-07-02 2009-01-08 Siddhartha Srivastava Integrated internet multimedia and computing access interactive communication device
JP2011013711A (ja) 2009-06-30 2011-01-20 Fuji Xerox Co Ltd サービスシステム、クラウドコンピューティングシステム及びサービスプログラム
KR20110051028A (ko) 2009-11-09 2011-05-17 주식회사 케이티 보안 기능이 구비된 클라우드 컴퓨팅 시스템
KR101077250B1 (ko) 2009-11-16 2011-10-27 한국과학기술원 광 입/출력 버스 시스템
KR101120572B1 (ko) 2009-12-01 2012-03-09 주식회사 클루넷 클라우드 컴퓨팅 네트워크 시스템 및 그것의 파일 다운로드 방법
KR20110069254A (ko) 2009-12-17 2011-06-23 디지엠정보기술(주) 클라우드 컴퓨팅에서의 회선분할 다중처리 장치 및 그 방법
US8693865B2 (en) * 2010-01-11 2014-04-08 Hewlett-Packard Development Company, L.P. Network security using optical attenuation data
US8234416B2 (en) * 2010-04-06 2012-07-31 Via Technologies, Inc. Apparatus interoperable with backward compatible optical USB device
KR20100131962A (ko) 2010-11-28 2010-12-16 이후경 인터넷에 직접 또는 간접적으로 연결이 가능한 디지털 카메라의 클라우드 컴퓨팅 이용 및 이를 이용한 디지털 카메라의 실시간 조작
US9252873B2 (en) * 2011-12-09 2016-02-02 Source Photonics, Inc. Methods, apparatuses, and systems for monitoring signal strength in an optical network
US9057846B2 (en) * 2012-07-17 2015-06-16 Teledyne Instruments, Inc. Systems and methods for subsea optical can buses
US9473243B2 (en) * 2013-02-25 2016-10-18 Jo-Chieh Chiang Optical transceiver device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1373920A (zh) * 1999-05-24 2002-10-09 分子光电子公司 集成了光学通道波导放大器和抽运源的紧凑型光学放大器组件
US20020035640A1 (en) * 1999-10-12 2002-03-21 Greenberg Albert Gordon Recovery method for an optical network
US20040217170A1 (en) * 2003-02-03 2004-11-04 Yuji Takiguchi Magnetic ink character reading apparatus and magnetic ink character reading method
US20050100340A1 (en) * 2003-11-11 2005-05-12 Hitachi, Ltd. Packet switching system
US20050276604A1 (en) * 2004-06-15 2005-12-15 Morrow Warren R Optical add/drop interconnect bus for multiprocessor architecture
US20060093361A1 (en) * 2004-11-03 2006-05-04 Fenwick David M Optical bus system
WO2010126463A1 (en) * 2009-04-29 2010-11-04 Hewlett-Packard Development Company, L.P. Optical memory expansion

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016201704A1 (zh) * 2015-06-19 2016-12-22 华为技术有限公司 一种光开关控制方法及装置
CN106471482A (zh) * 2015-06-19 2017-03-01 华为技术有限公司 一种光开关控制方法及装置
CN106471482B (zh) * 2015-06-19 2019-05-03 华为技术有限公司 一种光开关控制方法及装置
US10439736B2 (en) 2015-06-19 2019-10-08 Huawei Technologies Co., Ltd. Optical switch control method, and apparatus

Also Published As

Publication number Publication date
US9059808B2 (en) 2015-06-16
US20130177323A1 (en) 2013-07-11
KR101946004B1 (ko) 2019-02-11
EP2615750A1 (en) 2013-07-17
KR20130082311A (ko) 2013-07-19
CN103281127B (zh) 2017-05-03

Similar Documents

Publication Publication Date Title
Zervas et al. Optically disaggregated data centers with minimal remote memory latency: technologies, architectures, and resource allocation
Demirkiran et al. An electro-photonic system for accelerating deep neural networks
US11907152B2 (en) Reconfigurable server and server rack with same
CN104969207A (zh) 高性能互连一致性协议
KR102063282B1 (ko) 온-칩 광학적 상호연결 구조 및 네트워크
Fotouhi et al. Enabling scalable chiplet-based uniform memory architectures with silicon photonics
Fu et al. A study on the optimization of blockchain hashing algorithm based on PRCA
Zhu et al. Photonic switched optically connected memory: An approach to address memory challenges in deep learning
KR102131070B1 (ko) 코히런트 수신을 수행하는 광 인터페이스 모듈, 이를 포함하는 광 메모리 모듈 및 광 메모리 시스템
CN103281127A (zh) 微处理器芯片、数据中心和计算系统
CN108292282A (zh) 分解块存储控制器堆栈
Sunny et al. LORAX: Loss-aware approximations for energy-efficient silicon photonic networks-on-chip
US8687975B2 (en) Integrated circuit with optical interconnect
Brunina et al. Building data centers with optically connected memory
Li et al. An Energy‐Efficient Silicon Photonic‐Assisted Deep Learning Accelerator for Big Data
Bergman et al. Let there be light! The future of memory systems is photonics and 3D stacking
CN104267911B (zh) 数据存储控制器及其数据处理方法
US20140270785A1 (en) Electro-photonic memory system
Zhixun et al. Modeling and Performance Analysis of a Fault‐Tolerant 3D Photonic Network‐on‐Chip Based on Hybrid Photonics–Plasmonics
CN217880194U (zh) 基于龙芯处理器搭载双桥片的主板
Fan et al. Design considerations and algorithms for partitioning optoelectronic multichip modules
US20240045464A1 (en) Optical computing system with disaggregated memory
Alexoudi et al. WDM-enabled optical RAM and optical cache memory architectures for Chip Multiprocessors
Feng Energy-Efficient Low-Power Rack-Scale Optical Network
Mehrabian Efficient Neuromorphic Photonics Processor Architectures for Machine Learning

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant