CN103281103A

CN103281103A - 一种ofdm电力线载波通信soc芯片

Info

Publication number: CN103281103A
Application number: CN2013101794507A
Authority: CN
Inventors: 张英武; 杜波
Original assignee: Beijing Tecapogee Microelectronics Co ltd
Current assignee: Beijing Tecapogee Microelectronics Co ltd
Priority date: 2013-05-15
Filing date: 2013-05-15
Publication date: 2013-09-04

Abstract

本发明公开一种OFDM电力线载波通信SOC芯片，采用适合低电压电力线通信的OFDM技术，其单片集成了支持载波在线升级的MCU，程序加密encrypt，OFDM通信基带，载波侦听冲突检测CSMA，包含ADC、BPF、PGA等模拟前端电路，sigma-delta调制Ｄ类功放发送、电源管理PMU等电路。载波频段为290kHz—340kHz，中心频率为315kHz。芯片具有极高的集成度，不仅简化了系统板级设计，降低了系统设计的复杂度和成本，并可有效提高低压电力线载波通信的性能，提升低压电力线载波通信技术的应用前景。

Description

一种OFDM电力线载波通信SOC芯片

技术领域

本发明涉及电力线通信技术领域，尤其涉及一种OFDM电力线载波通信SOC芯片。

背景技术

电力线通信是指利用电力线传输数据的一种特殊通信方式。低压电力线不同于普通数据通信线路，当作为一种数据传输的媒介时，电力线上有许多不可预料的噪声和干扰源；对数字载波通信的影响主要是：信道噪声，信道衰落和多径效应。采用OFDM多载波技术可以有效克服多径效应引起的符号间干扰，对于阻抗变化也有良好的解决方案，是一种适合的电力线载波通信技术。电力线对于不同载波频率的衰减呈现不同的特性，一般来讲，载波频率越高，衰减越严重，而信道噪声则主要集中在低频段，频率越高噪声越小。因此，载波频段的选择对OFDM载波通信性能有着重要的影响。

基于OFDM调制的电力线载波系统的设计目前主要有三类设计方案：第一类以DSP为核心器件的系统结构；第二类以现场可编程逻辑门阵列(FPGA)为核心的系统结构；第三类以专用调制／解调集成电路为核心的系统结构。现有的方案实现上采用的核心器件虽然有些不同，但应用系统上都需要其他大量辅助器件，如模拟前端电路（AFE），控制器件（MCU），电源管理（PMU），功率驱动等外围电路。采用以上分立器件组成的通信系统，具有载波频段选择不合理，系统复杂，PCB面积大，功耗大等问题。

发明内容

本发明公开一种OFDM电力线载波通信SOC芯片，采用适合低电压电力线通信的OFDM技术，其单片集成了支持载波在线升级的MCU，程序加密encrypt，OFDM通信基带，载波侦听冲突检测CSMA，包含ADC、BPF、PGA等模拟前端电路，sigma-delta调制Ｄ类功放发送，电源管理PMU等电路。载波频段为290kHz—340kHz，中心频率为315kHz。

所述OFDM基带模块是芯片的核心部分，主要实现OFDM信号的调制解调，在MCU配合下收发数据。其发送调制通路主要实现以下功能，将待发送的数据进行信道编码和数据映射，数据串并转换之后进行反傅里叶变换（IFFT），OFDM调制，加循环前缀后生成发送帧，经过Sigma-delta调制后通过D类功放发送出去。其接收解调通路主要实现以下功能，从模拟前端AFE接收来的数据，经过帧同步模块和低通滤波器，进行傅里叶FFT变换，解映射量化模块、信道均衡、相频补偿模块，进行接收信道解码，解出来的数据送入收发数据缓存BUF。

进一步的，所述基带收发功能具体实现时，需要很多缓存，以完成各种变换时的运算，具体到本电路中包含如下：收发数据缓存，CRC-16编解码缓存，RS编解码缓存，Viterbi译码缓存，内外交织缓存，信道编码后数据缓存等。当前一般做法采用８到12个大小不同的缓存，这些缓存所需容量都很大，采用片内SRAM实现，占用了很大的面积，导致了芯片成本增加，成品率下降等问题。本发明采用乒乓结构的RAM缓存，替代编解码时所需的大量存储SRAM。所谓乒乓结构缓存，是指采用两块SRAM，分别为Ａ缓存和Ｂ缓存；A缓存存放上一步运算处理好的数据，B缓存用来作当前运算；在后面运算时，Ａ缓存内的数据变成了无用数据，可以作为再下一次的运算所需的缓存；这样周而复始，直到完成所有运算。本发明采用了乒乓结构的RAM缓存方法，极大地减小了芯片面积，降低了芯片成本，并提高了成品率。

进一步的，片内集成的MCU，程序flash和数据flash，支持通过载波在线升级等复杂应用，增加了系统使用的灵活性。和当前集成MCU的载波片上系统相比，有如下特点：1）片内FLASH采用乒乓升级结构，通过使用两块一样flash的升级机制，保证了在升级过程中不会出现升级失败导致死机现象。2）FLASH与MCU通过加解密模块连接，一种自创的程序加密方式，为保护应用程序的自主产权，烧写到flash内的程序都需要加密保护，既不能读出，又不能将程序原码直接烧写到flash内，以防止通过反编译盗取程序。

所述模拟前端电路AFE包括了：第一可调增益放大单元，第一能量检测单元，第一增益控制单元，可调带通滤波器单元，第二可调增益放大单元，第二能量检测单元，第二增益控制单元，模数转换单元，D类功放单元。特别地，本发明采用内置了sigma-delta调制加D类功放的发送电路，不但提高了集成度，可替换部分片外元件，降低了片外电路复杂度；还可以节省数模转换相关电路。

所述载波侦听冲突检测CSMA功能，本发明定义了待机状态，接收状态，等待发送状态，发送状态的状态机。待机状态和等待发送状态自动查询电缆线上是否有载波，若检测到有效载波，则进入接收状态；启动发送命令后，则先进入等待发送状态，每次在等待发送状态的时间不一样，以防止多个终端同时发送，此时若没有检测到载波，则进入发送状态。以上方法可有效实现载波侦听冲突检测功能。特别的，状态机全部由硬件实现，可以降低软件复杂度。

本发明提供的一种OFDM电力线载波通信SOC芯片，载波频段为290kHz—340kHz，具有在线升级和程序加密功能，具有极高的集成度，不仅简化了系统板级设计，降低了系统设计的复杂度和成本，并可有效提高低压电力线载波通信的性能，提升低压电力线载波通信技术的应用前景。

下面结合附图和实施实例对本发明做进一步说明。

图1是本发明实施的系统框图。

图2是本发明实施的数字基带电路框图，是按照收发数据流顺序给出。

图3是本发明实施的模拟前端AFE系统框图。

图4是本发明实施的CSMA状态机框图。

图5是本发明实施的内置sigma-delta调制加D类功放的发送输出电路；

图6是乒乓结构的Flash升级机制结构图；

具体实施办法

本发明实施的电路框图如图1。所示MCU（101）为兼容8051指令集的系统控制中心， MCU通过加解密模块enrypt（102）与Flash（103）模块相连，可以从Flash中读取程序，读写数据等操作。所示数据缓存BUF（104）模块为基带中使用的数据缓存，可实现存储收发数据，提供信道编码所需的缓存。所示FEC/CRC（105）实现了前向纠错编码，即信道编码。编码后的数据送到了调制解调电路OFDM modulator demodulator（106），生成可发射的OFDM帧结构数据；通过sigma-delta（107）模块调制后，经模拟电路滤波器LPF（107）去掉带外信号后，再经过D-PA（108）放大后可发射到电力线上。接收信号时，从图所示PGA（109）将信号适当放大处理后，使用带通滤波器BPF（110）去掉带外干扰后，再通过模数转换电路ADC（111）生成数字信号，数据送到了调制解调电路OFDM modulator demodulator（106）进行解调，经过FEC/CRC（105）信道解码，送入数据缓存BUF（104）。

如图2，给出了数字基带电路的框图，并按照收发数据流顺序排列。首先生成数据的CRC校验码（202）。然后对数据进行信道编码，主要的运算有RS编码（203），根据数据长度，可自动选取不同的编码结构；编码后的数据经过外交织（204）运算后，增加了数据的随机性，打乱了数据原有的顺序，提高了抗干扰能力；卷积编码（205）和内交织（206）同样可以提高了数据通信的可靠性。扰码（207）运算提高了数据的随机性，降低了OFDM的峰均比。调制模块（208）根据配置可实现BPSK，QPSK和16QAM三种映射。将调制后的数据分配到不同的子载波上（209）后，经过反傅里叶变换（211），数据从频域变到时域，完成了OFDM调制。调制后的数据，加上循环前缀（212）和前导帧（213），合成了OFDM发送的帧结构（214），通过带通滤波器（215）后送到sigma-delta调制电路（216）。这样完成了数字基带调制并生成了OFDM发送帧结构。接收过程是发送的逆运算，除了均衡（222），同步（219）和数字AGC外，其他运算完全类似。

本发明实施的模拟前端电路框图如图3。第一可调增益放大单元301的输出分别与第一能量检测单元302和可调带通滤波器单元304的输入连接；第一能量检测单元302的输出与第一增益控制单元303的输入连接；第一增益控制单元303的输出与第一可调增益放大单元301的增益控制端连接；可调带通滤波器单元304的输出与第一可调增益放大单元305的输入连接；第二可调增益放大单元305的输出分别与第二能量检测单元306和模数转换单元308的输入连接；第二能量检测单元306的输出与第二增益控制单元307的输入连接；第二增益控制单元307的输出与第二可调增益放大单元305的增益控制端连接。

本发明实施的载波侦听冲突监测状态机框图如图4。系统复位后进入待机Idle状态（404），若检测到载波则进入接收RX状态（401），若无载波且收到发送命令，则进入等待发送状态（402），若没有上述两个条件，则一直处于Idle状态（404）。接收完成后进入Idle状态。在等待发送状态时，若检测到载波则进入发送状态，若在一段不固定时间内无载波则进入发送TX状态（403），发送结束后进入待机Idle状态（404）。

本发明实施的Ｄ类功放发送电路框图如图5。发送信号经过两级插值滤波，完成４倍上采样（501，503），每次采样后都经过低通滤波器（502，504）；上采样的数据经过三级sigma-delta调制后，送给Ｄ类功放发送电路。

本发明实施采用乒乓结构的Flash升级机制如图6。ROM1（601）和ROM2（602）是容量一样的两块存储空间，其共享一个Flash硬件。每次加载程序时都要对验证其CRC是否正确，若正确则加载，若错误则检验下一块ROM。当有升级需要时，将程序写到另外一块ROM，并作CRC校验；之后破坏原有程序CRC，复位后，升级程序会自动被加载使用。此种机制保证无误升级。

最后需要说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

Claims

1.一种OFDM电力线载波通信SOC芯片。

2.该芯片包括了：1）集成了 CPU核，片内程序/数据Flash，程序加密模块encrypt；2）数字OFDM基带模块，包括了收发缓存BUF，信道编解码逻辑FEC/CRC，调制解调逻辑OFDM modulator demodulator；3）模拟前端电路，包括了电源管理PMU，低通滤波器LPF，带通滤波器BPF，模拟AGC，模数转换电路ADC，可变增益放大器PGA，D类功放D-PA等；4）其他辅助功能逻辑还有，sigma-delta调制逻辑，载波侦听冲突检测状态机CSMA等。

3.其特征在于：OFDM基带载波的工作频段为290kHz到340kHz，中心频率315kHz。

4.如权利１所述的一种OFDM电力线载波通信SOC芯片，所述的OFDM基带模块中的信道编解码电路，其特征在于：采用乒乓结构的RAM缓存，替代编解码时所需的大量存储SRAM；如权利１所述的一种OFDM电力线载波通信SOC芯片，所述的OFDM基带模块中的信道编解码电路，其特征在于：采用乒乓结构的RAM缓存，替代编解码时所需的大量存储SRAM。

5.如权利１所述的一种OFDM电力线载波通信SOC芯片，所述的片内集成的MCU，程序flash和数据flash，支持通过载波在线升级等复杂应用，其特征在于：片内FLASH采用乒乓升级结构。

6.如权利１所述的一种OFDM电力线载波通信SOC芯片，所述的片内集成的MCU，程序flash和数据flash，支持通过载波在线升级等复杂应用，其特征在于：FLASH与MCU通过加解密模块连接。

7.如权利１所述的一种OFDM电力线载波通信SOC芯片，其特征在于：内置了sigma-delta调制加D类功放的发送电路。

8.如权利１所述的一种OFDM电力线载波通信SOC芯片，所述载波侦听冲突检测CSMA功能，其特征在于：状态机全部由硬件实现。