CN103279062A - 交流位置伺服系统控制装置 - Google Patents
交流位置伺服系统控制装置 Download PDFInfo
- Publication number
- CN103279062A CN103279062A CN2013102291257A CN201310229125A CN103279062A CN 103279062 A CN103279062 A CN 103279062A CN 2013102291257 A CN2013102291257 A CN 2013102291257A CN 201310229125 A CN201310229125 A CN 201310229125A CN 103279062 A CN103279062 A CN 103279062A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- link
- module
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
Abstract
本发明公开了一种交流位置伺服系统控制装置,该装置首先由控制计算机根据使用者输入的目标角度,由CAN通信将目标角度发送到双DSP模块,双DSP模块计算出控制电压信号,通过D/A转换后电压信号输入到伺服放大器中,输入信号在伺服放大器中进行调理后输入到速度调节环中,再由速度环进行电机转速的调整,减速器起到的是一个扭矩传递的作用。最后由旋转变压器测得电机转子的实际位置信号,该信号是一个模拟信号,再经过RDC模块将旋转变压器的模拟信号变为双DSP模块接收的数字信号,形成一个完整的闭环控制系统,实现对目标位置的跟踪。
Description
技术领域
本发明涉及一种交流位置伺服系统控制装置,特别是一种基于小波神经网络的交流位置伺服系统控制装置。
背景技术
某交流位置伺服系统由于环境扰动的作用和不同的摩擦阻力及转动惯量以及机械加工中不可避免的加工误差造成的机械传动的误差(如齿轮间隙),机械传动系统的弹性变形等使得此伺服系统是一典型的非线性时变系统。同时由于系统的跟踪速度快、加速度大,因此就大大增加了非线性伺服系统的控制难度。传统的PID对这种具有复杂非线性和不确定的系统时效果并不理想。小波神经网络为交流位置伺服系统控制开辟了一条新途径。而有关小波神经网络的研究目前大都处于仿真研究阶段,主要原因是小波神经网络控制器运算复杂、量大,一般的CPU难以满足实时计算要求。
发明内容
本发明所解决的技术问题在于提供一种交流位置伺服系统控制装置,可以很好的保证伺服系统的静、动态指标。
实现本发明目的的技术解决方案为:一种交流位置伺服系统控制装置,包括DSP控制模块、双口RAM模块、DSP辨识模块和电源模块,其中DSP控制模块、双口RAM模块、DSP辨识模块依次连接,DSP控制模块将伺服电机的控制电压值通过双口RAM模块共享给DSP辨识模块,同时,DSP辨识模块预测出对象下一时刻的位置数据,并通过双口RAM模块传输给DSP控制模块,电源模块为上述三个模块供电。
本发明与现有技术相比,其显著优点为:1)DSP系统的主频为150MHz,处理速度快,每个时钟周期为6.67ns,因此控制器、辨识器都采用高速数字信号处理器DSP,可以完成神经网络算法的任务;2)通过双口RAM可以让两片DSP进行数据共享;辨识器辨识对象,对对象进行预测,得出的预测量通过双口RAM传给NNC,r与的差值e2通过学习算法误差反传,优化NNC的小波神经网络权值等;3)DA采用并口与DSP地址数据总线相连,数据吞吐量更大;4)DSP芯片及其外围芯片采用贴片芯片,使得控制电路及整个控制箱尺寸大幅减小,更易于携带和在空间受限制的场所使用。
下面结合附图对本发明作进一步详细描述。
附图说明
图1为本发明交流伺服系统总体设计图。
图2为本发明双DSP控制原理图。
图3为本发明双DSP的硬件架构图。
图4为本发明的双口RAM芯片与双DSP的连接电路图,其中图4(a)为控制芯片DSP电路图,图4(b)为辨识芯片DSP电路图,图4(c)为双口RAM芯片电路图。
图5为本发明的DSP单供电源电路图。
图6为本发明外围电源电路图。
图7为本发明DA参考电源电路图。
图8为本发明32位I/O电路图,其中图8(a)为控制芯片DSP电路图,图8(b)为PCF8574T芯片电路图,图8(c)为TMP82C55AP-10芯片电路图,图8(d)为74LVX3245芯片电路图,图8(e)为74LVC16373ADGVRE4芯片电路图。
图9为本发明控制部分EEPROM电路图。
图10为本发明CAN通信电路图。
图11为本发明16位DA电路图,其中图11(a)为DAC8544IPBFR芯片电路图,图11(b)为DM74ALS138M芯片电路图,图11(c)为74LVC16373ADGVRE4芯片电路图,图11(d)为TMS320F28335芯片电路图。
图12为本发明32位I/O电路图,其中图12(a)为辨识芯片DSP电路图,图12(b)为PCF8574T芯片电路图,图12(c)为TMP82C55AP-10芯片电路图,图12(d)为74LVX3245芯片电路图,图12(e)为74LVC16373ADGVRE4芯片电路图。
图13为本发明辨识部分EEPROM电路图。
图14为主程序流程图。
图15为CAN接受中断程序流程图。
图16为DSP对双口RAM访问流程图。
图17为DSP双口RAM中断响应、服务及返回流程。
具体实施方式
整个系统的工作原理框图如图1所示,该系统首先由控制计算机根据使用者输入的目标角度,由CAN通信将目标角度发送到双DSP模块,双DSP模块计算出控制电压信号,通过D/A转换后电压信号输入到伺服放大器中,输入信号在伺服放大器中进行调理后输入到速度调节环中,再由速度环进行电机转速的调整,减速器起到的是一个扭矩传递的作用。最后由旋转变压器测得电机转子的实际位置信号,该信号是一个模拟信号,再经过RDC模块将旋转变压器的模拟信号变为双DSP模块接收的数字信号,形成一个完整的闭环控制系统,实现对目标位置的跟踪。
双DSP控制原理如图2所示,采用双DSP作为某交流伺服系统的控制模块,其中DSP_1作为小波神经网络的控制器,另一片DSP_2作为对象(此非线性交流伺服系统)的BP神经网络辨识器。r为目标位置量,y为当前位置量,e为r与y的差值,u为控制电压,为辨识器辨识y的辨识量;
双DSP的硬件架构如图3所示,图中控制计算机给出的目标角度值(r)经过CAN_1通信给控制器DSP_1,r与y的差值e经过小波神经网络算法计算出DA值(u),通过DA输出。DA值(u)再经过双口RAM共享到DSP_2,当前位置量y通过RDC模块,经过I/O_2输入给DSP_2。u与y作为辨识器dsp_2的BP网络的输入,输出为与y的差值e1通过误差反传改善BP神经网络的权值。下一时刻,控制计算机给出下个一个目标角度值(r),由于控制对象还未及时做出响应,得不到这一时刻的y,所以辨识器必须预测出这一时刻的r与的差值e2通过误差反传改善小波神经网络的权值和小波平移因子和伸缩因子。通过EEPROM_1保存小波神经网络的权值和小波平移因子和伸缩因子,BP神经网络的权值由EEPROM_2保存。
本发明所设计的双DSP控制模块,能够保证交流位置伺服系统响应快、动静态精度高,能够较好较精确的跟踪阶跃、斜坡、等效正弦信号,达到了舰载武器的技战术指标。
结合图3,本发明的一种交流位置伺服系统控制装置,包括DSP控制模块I、双口RAM模块II、DSP辨识模块III和电源模块IV,其中DSP控制模块I、双口RAM模块II、DSP辨识模块III依次连接,DSP控制模块I将伺服电机的控制电压值通过双口RAM模块II共享给DSP辨识模块III,同时,DSP辨识模块III预测出对象下一时刻的位置数据,并通过双口RAM模块II传输给DSP控制模块I,电源模块IV为上述三个模块供电。
所述DSP控制模块I包括DSP芯片、DA模块、CAN通信模块、I/O模块和EEPROM模块,所述DA模块、CAN通信模块、I/O模块和EEPROM模块均与DSP芯片相连,DSP芯片通过小波神经网络算法计算出DA值,通过与DSP芯片外部接口连接的DA模块输出控制电压值,DSP芯片通过CAN通信模块和上位机进行数据通信,DSP芯片通过IIC总线扩展的I/O模块读取当前位置量,EEPROM模块对断电后神经网络权值和小波平移因子和伸缩因子的数据进行保存。
所述DSP芯片的型号为TMS320F28335、DA模块包括DAC8544IPBFR芯片、DM74ALS138M芯片、74LVC16373ADGVRE4芯片,CAN通信模块包括SN65HVD230D芯片,I/O模块包括PCF8574T芯片、TMP82C55AP-10芯片、74LVC16373ADGVRE4芯片和74LVX3245芯片,EEPROM模块包括24LC256-E/P芯片;上述模块的引脚连接关系为:
结合图11,DA模块与DSP芯片的引脚连接关系为:
芯片DAC8544IPBFR[U1]的20~5脚D0~D15与TMS320F28335[U31]的XD15~XD31脚相连,芯片DAC8544IPBFR[U1]的1脚接5V模拟电源,5V模拟电源通过去耦第四电容[U4]、第六电容[U6]接模拟地,芯片DAC8544IPBFR[U1]的2脚接模拟地;芯片DAC8544IPBFR[U1]的4脚接5V数字电源,5V数字电源通过去耦第三电容[C3]、第五电容[C5]接数字地,芯片DAC8544IPBFR[U1]的3脚接数字地;TMS320F28335[U31]的XA0~XA2接芯片DM74ALS138M[U29]的1、2、3脚A、B、C,TMS320F28335[U31]的145脚接芯片DM74ALS138M[U29]的4、5脚 芯片DM74ALS138M[U29]的15脚与芯片DAC8544IPBFR[U1]的25脚相连,芯片DAC8544IPBFR[U1]的30脚与芯片74LVC16373ADGVRE4[U40]的2脚1Q1相连,锁存器74LVC16373ADGVRE4[U40]的36脚1D1与芯片TMS320F28335[U31]的5脚GPIO0相连;芯片DAC8544IPBFR[U1]的29脚RST与芯片74LVC16373ADGVRE4[U40]的3脚1Q2相连,锁存器74LVC16373ADGVRE4[U40]的46脚1D2与芯片TMS320F28335[U31]的6脚GPIO1相连;芯片DAC8544IPBFR[U1]的23脚A1与芯片74LVC16373ADGVRE4[U40]的5脚1Q3相连,锁存器74LVC16373ADGVRE4[U40]的44脚1D3与芯片TMS320F28335[U31]的4脚GPIO2相连;芯片DAC8544IPBFR[U1]的24脚A0与芯片74LVC16373ADGVRE4[U40]的6脚1Q4相连,锁存器74LVC16373ADGVRE4[U40]的43脚2D4与芯片TMS320F28335[U31]的10脚GPIO3相连;芯片DAC8544IPBFR[U1]的27脚LDAC与芯片74LVC16373ADGVRE4[U40]的8脚1Q5相连,锁存器74LVC16373ADGVRE4[U40]的41脚2D5与芯片TMS320F28335[U31]的11脚GPIO4相连;
结合图10,CAN通信模块与DSP芯片的引脚连接关系为:
芯片SN65HVD230D[U21]的1脚TXD与TMS320F28335[U31]的176脚CANTXA相连,芯片SN65HVD230D[U21]的4脚RXD与TMS320F28335[U31]的1脚CANRXA相连,芯片SN65HVD230D[U21]的8脚RS接地;芯片SN65HVD230D[U27]的1脚TXD与TMS320F28335[U31]的17脚CANTXB相连,芯片SN65HVD230D[U27]的4脚RXD与TMS320F28335[U31]的19脚CANRXB相连,芯片SN65HVD230D[U27]的8脚RS接地;
结合图8,I/O模块与DSP芯片的引脚连接关系为:
芯片PCF8574T[U30]的15脚SDA与TMS320F28335[U31]的74脚SDAA相连,芯片PCF8574T[U30]的14脚SCL与TMS320F28335[U31]的75脚SCLA相连;芯片PCF8574T[U30]的13脚与TMS320F28335[U31]的20脚相连;芯片PCF8574T[U30]的4、5、6、7、9、10、11、12脚通过芯片74LVX3245[U47]的3、4、5、6、7、8、9、10脚相连将3.3V电平I/O转换为5V电平I/O;芯片PCF8574T[U34]的15脚SDA与TMS320F28335[U31]的74脚SDAA相连,芯片PCF8574T[U34]的14脚SCL与TMS320F28335[U31]的75脚SCLA相连;芯片PCF8574T[U34]的13脚与TMS320F28335[U31]的21脚相连;芯片PCF8574T[U34]的4、5、6、7、9、10、11、12脚与芯片TMP82C55AP-10[U37]的34~27脚即D0~D7相连;芯片PCF8574T[U34]的PA0~PA7、PB0~PB7、PC0~PC7分别与三个芯片74LVX3245[U44~U46]的3、4、5、6、7、8、9、10脚相连转换为5V电平I/O;芯片TMP82C55AP-10[U37]的8脚A1与锁存器74LVC16373ADGVRE4[U41]的13脚2Q1相连,锁存器74LVC16373ADGVRE4[U41]的36脚2D1与芯片TMS320F28335[U31]的5脚GPIO0相连;芯片TMP82C55AP-10[U37]的9脚A0与锁存器74LVC16373ADGVRE4[U41]的14脚2Q2相连,锁存器74LVC16373ADGVRE4[U41]的35脚2D2与芯片TMS320F28335[U31]的6脚GPIO1相连;芯片TMP82C55AP-10[U37]的5脚与锁存器74LVC16373ADGVRE4[U41]的16脚2Q3相连,锁存器74LVC16373ADGVRE4[U41]的33脚2D3与芯片TMS320F28335[U31]的4脚GPIO2相连;芯片TMP82C55AP-10[U37]的36脚与锁存器74LVC16373ADGVRE4[U41]的17脚2Q4相连,锁存器74LVC16373ADGVRE4[U41]的32脚2D4与芯片TMS320F28335[U31]的10脚GPIO3相连;芯片TMP82C55AP-10[U37]的6脚与锁存器74LVC16373ADGVRE4[U41]的19脚2Q5相连,锁存器74LVC16373ADGVRE4[U41]的30脚2D5与芯片TMS320F28335[U31]的11脚GPIO4相连。芯片TMP82C55AP-10[U37]的35脚RESET与锁存器74LVC16373ADGVRE4[U41]的20脚2Q6相连,锁存器74LVC16373ADGVRE4[U41]的29脚2D6与芯片TMS320F28335[U31]的12脚GPIO5相连;
结合图9,EEPROM模块与DSP芯片的引脚连接关系为:
芯片24LC256-E/P[U12]的6脚SCL与TMS320F28335[U31]的75脚SCLA相连,芯片24LC256-E/P[U12]的5脚SDA与TMS320F28335[U31]的74脚SDAA相连。
所述DSP辨识模块III包括DSP芯片、I/O模块和EEPROM模块,所述I/O模块和EEPROM模块均与DSP芯片相连,DSP芯片通过IIC扩展的I/O模块读取当前位置量,EEPROM模块对断电后神经网络权值的数据进行保存。
所述DSP芯片的型号为TMS320F28335,I/O模块包括PCF8574T芯片、TMP82C55AP-10芯片、74LVC16373ADGVRE4芯片和74LVX3245芯片,EEPROM模块包括24LC256-E/P芯片;上述模块的引脚连接关系为:
结合图12,I/O模块与TMS320F28335芯片的连接关系为:
芯片PCF8574T[U35]的15脚SDA与TMS320F28335[U32]的74脚SDAA相连,芯片PCF8574T[U35]的14脚SCL与TMS320F28335[U32]的75脚SCLA相连;芯片PCF8574T[U35]的13脚与TMS320F28335[U32]的21脚相连;芯片PCF8574T[U35]的4、5、6、7、9、10、11、12脚与芯片74LVX3245[U51]的3、4、5、6、7、8、9、10脚相连将3.3V电平I/O转换为5V电平I/O;芯片PCF8574T[U38]的15脚SDA与TMS320F28335[U32]的74脚SDAA相连,芯片PCF8574T[U38]的14脚SCL与TMS320F28335[U32]的75脚SCLA相连;芯片PCF8574T[U38]的13脚与TMS320F28335[U32]的20脚相连;芯片PCF8574T[U38]的4、5、6、7、9、10、11、12脚与芯片TMP82C55AP-10[U39]的34~27脚即D0~D7相连;芯片PCF8574T[U38]的PA0~PA7、PB0~PB7、PC0~PC7分别与三个芯片74LVX3245[U48~U50]的3、4、5、6、7、8、9、10脚相连,将3.3V转换为5V电平I/O;芯片TMP82C55AP-10[U39]的8脚A1与锁存器74LVC16373ADGVRE4[U43]的13脚2Q1相连,锁存器74LVC16373ADGVRE4[U43]的36脚2D1与芯片TMS320F28335[U32]的5脚GPIO0相连;芯片TMP82C55AP-10[U39]的9脚A0与锁存器74LVC16373ADGVRE4[U43]的14脚2Q2相连,锁存器74LVC16373ADGVRE4[U43]的35脚2D2与芯片TMS320F28335[U32]的6脚GPIO1相连;芯片TMP82C55AP-10[U39]的5脚与锁存器74LVC16373ADGVRE4[U43]的16脚2Q3相连,锁存器74LVC16373ADGVRE4[U43]的33脚2D3与芯片TMS320F28335[U32]的4脚GPIO2相连;芯片TMP82C55AP-10[U39]的36脚与锁存器74LVC16373ADGVRE4[U43]的17脚2Q4相连,锁存器74LVC16373ADGVRE4[U43]的32脚2D4与芯片TMS320F28335[U32]的10脚GPIO3相连;芯片TMP82C55AP-10[U39]的6脚与锁存器74LVC16373ADGVRE4[U43]的19脚2Q5相连,锁存器74LVC16373ADGVRE4[U43]的30脚2D5与芯片TMS320F28335[U32]的11脚GPIO4相连;芯片TMP82C55AP-10[U39]的35脚RESET与锁存器74LVC16373ADGVRE4[U43]的20脚2Q6相连,锁存器74LVC16373ADGVRE4[U43]的29脚2D6与芯片TMS320F28335[U32]的12脚GPIO5相连;
结合图13,EEPROM模块与TMS320F28335芯片的连接关系为:
芯片24LC256-E/P[U11]的6脚SCL与TMS320F28335[U32]的75脚SCLA相连,芯片24LC256-E/P[U11]的5脚SDA与TMS320F28335[U32]的74脚SDAA相连。
结合图4,所述双口RAM模块[II]为CY7C057V-12AXC芯片,该芯片与控制芯片TMS320F28335[U31]和辨识芯片TMS320F28335[U32]的引脚连接关系为:
地址总线、数据总线部分:控制芯片TMS320F28335[U31]的XA0~XA14接CY7C057V-12AXC[U36]的A0L~A14L,控制芯片TMS320F28335[U31]的XD0~XD31接CY7C057V-12AXC[U36]的I/O0L~I/O31L,辨识芯片TMS320F28335[U32]的XA0~XA14接CY7C057V-12AXC[U36]的A0R~A14R,辨识芯片TMS320F28335[U32]的XD0~XD31接CY7C057V-12AXC[U36]的I/O0R~I/O31R;
控制引脚部分:控制芯片TMS320F28335[U31]的38脚GPIO24接芯片CY7C057V-12AXC[U36]的12、13、14、15脚控制芯片TMS320F28335[U31]的149脚接芯片CY7C057V-12AXC[U36]的16脚控制芯片TMS320F28335[U31]的148脚接芯片CY7C057V-12AXC[U36]的17脚控制芯片TMS320F28335[U31]的150脚接芯片CY7C057V-12AXC[U36]的21脚经过反相器74HC04PW[U33]接芯片CY7C057V-12AXC[U36]的22脚CE1L;控制芯片TMS320F28335[U31]的72脚接芯片CY7C057V-12AXC[U36]的23脚控制芯片TMS320F28335[U31]的73脚接芯片CY7C057V-12AXC[U36]的24脚控制芯片TMS320F28335[U31]的137脚接芯片CY7C057V-12AXC[U36]的25脚控制芯片TMS320F28335[U31]的142脚接芯片CY7C057V-12AXC[U36]的26脚控制芯片TMS320F28335[U31]的69脚接芯片CY7C057V-12AXC[U36]的96脚SIZE;辨识芯片TMS320F28335[U32]的149脚接芯片CY7C057V-12AXC[U36]的93脚辨识芯片TMS320F28335[U32]的148脚接芯片CY7C057V-12AXC[U36]的92脚辨识芯片TMS320F28335[U32]的150脚接芯片CY7C057V-12AXC[U36]的88脚经过反相器74HC04PW[U33]接芯片CY7C057V-12AXC[U36]的87脚CE1R,辨识芯片TMS320F28335[U32]的174脚接芯片CY7C057V-12AXC[U36]的85脚辨识芯片TMS320F28335[U32]的137脚接芯片CY7C057V-12AXC[U36]的84脚辨识芯片TMS320F28335[U32]的142脚接芯片CY7C057V-12AXC[U36]的83脚
所述电源模块IV包括对DSP单供电源模块、外围电源模块和DA参考电源模块;DSP单供电源模块提供双DSP所需的3.3V和1.8V,外围电源模块提供外围电路所需的3.3V,DA参考电源模块提供高精度参考5V电压。
所述DSP单供电源模块包括TPS767D301芯片,外围电源模块包括LM1117IMPX-3.3芯片,DA参考电源模块包括ADR4550ARZ芯片;
上述模块的引脚连接关系为:
结合图5,DSP单供电源模块:
芯片TPS767D301[U3]、第一电阻[R1]、第二电阻[R2]、第四电阻[R4]、第五电阻[R5]、八个电容C13、C17~C23、三个电感L1~L3、发光二极管[D1],所述芯片TPS767D138[U4]的1脚NC、2脚NC、3脚1GND与4脚接地,+5V电源与第五电阻[R5]相连,再与D1相连,最后接地;+5V电源经过第十九电容[C19]与电感[L2]滤波后再经过第二十电容[C20]、第二十一电容[C21]、第二十二电容[C22]的去耦与芯片TPS767D301[U3]的5脚、6脚1IN和11脚、12脚2IN相连;芯片TPS767D301[U3]的7脚、8脚、13脚、14脚、15脚、16脚、19脚、20脚、21脚、26脚、27脚NC不接;9脚2GND0与10脚接地;17脚、18脚2OUT输出3.3V数字电压与第二十三电容[C23]滤波后与电感[L3]相连后转变成3.3V模拟电压;23脚、24脚1OUT输出1.9V数字电压并与与第十七电容[C17]滤波后与电感[L1]相连转变为1.9V模拟电压;芯片TPS767D301[U3]的25脚1FB/SENSE分别与第二电阻[R2]、第四电阻[R4]相连后接地;28脚接第二电阻[R2]后接地;
结合图6,外围电源模块:
芯片LM1117IMPX-3.3[U7]的3脚IN接经过第二十八电容[C28]和第三十电容[C30]滤波的外部5V电压,芯片LM1117IMPX-3.3[U7]的1脚GND接数字地,芯片LM1117IMPX-3.3[U7]的4脚OUT输出经过第二十九电容[C29]和第三十二电容[C32]滤波的3.3V电压;
结合图7,DA参考电源模块:
芯片ADR4550ARZ[U4]的2脚VIN接经过第十四电容[C14]和第十五电容[C15]滤波的外部5V电压,芯片ADR4550ARZ[U4]的4脚GND接模拟地,芯片ADR4550ARZ[U4]的6脚VOUT接经过第十六电容[C16]滤波的5V DA参考电压。
主程序流程图如图14所示。控制器系统上电初始化结束后进入CAN接受中断。若产生CAN中断响应进入主循环。然后进行读取I/O操作、小波神经网络算法、DA转换、双口RAM写操作、CAN接受中断、双口RAM中断、双口RAM读操作、修改小波神经网络权值和小波平移因子和伸缩因子。
CAN接受中断程序流程图如图15所示。该中断服务程序能够获得上位机发送的目标角度值。
DSP双口RAM中断响应、服务及返回流程如图16、17所示。该中断服务程序完成双DSP数据读写、共享。
本发明的交流位置伺服系统控制装置可以上位机发送的目标角度值,进行小波神经网络控制和BP神经网络辨识、给出16位DA转换值。解决了系统非线性控制的难题,保证了系统的动静指标。下面结合实施例对本发明做进一步详细的描述:
实施例:
一、该系统主要由试验台架、控制计算机(上位机)、双DSP控制模块、交流伺服电机、信号调整电路、模拟负载、有限可变速比传动装置、测速测角装置、伺服放大器等设备构成;
二、控制箱由双DSP控制模块、双口RAM、DA等组成,用于在不同运动速度、加速度下进行规范运动时的等速跟踪误差及正弦跟踪误差的情况下给出实时精确DA值。
半实物仿真实验平台的技术指标:
①角度测量的范围:方位角0~360°;高低角-20°~85°;
②动态测量的误差:0.15mil;静态测量误差:0.05mil;
③速度的测量范围:0.04°/s~200°/s;速度测量精度:±0.02°/s;
④角加速度的测量范围:0~200°/s2;角加速度测量精度:±5%F·S;
⑤电机采用的是天津科尔摩根公司的三相永磁交流伺服电机,额定功率2000W,额定转速2500rpm。
本发明的研究背景是某型舰载火箭炮武器系统研制,其主要技术指标如下:
(1)稳定精度:水平向1.2mil;垂直向0.8mil;
(2)最大调炮速度:水平向40勭/s;垂直向15勭/s;
(3)最大瞄准速度:水平向20勭/s;垂直向4~6勭/s;
(4)最小瞄准速度:水平向≤0.025勭/s;垂直向≤0.025勭/s
(5)炮塔战斗全重约5t;炮塔转动惯量约4300Kg·m2。
通过CAN总线与上位机相连,本DSP系统上电后,即可接受上位机发送的目标角度值,再经过多次神经网络训练后能够精确的给出控制电压值。
由上可知,本发明交流位置伺服系统控制装置响应速度快,基本无超调、无振荡,控制器完全能够满足系统的技术指标要求。
Claims (8)
1.一种交流位置伺服系统控制装置,其特征在于,包括DSP控制模块[I]、双口RAM模块[II]、DSP辨识模块[III]和电源模块[IV],其中DSP控制模块[I]、双口RAM模块[II]、DSP辨识模块[III]依次连接,DSP控制模块[I]将伺服电机的控制电压值通过双口RAM模块[II]共享给DSP辨识模块[III],同时,DSP辨识模块[III]预测出对象下一时刻的位置数据,并通过双口RAM模块[II]传输给DSP控制模块[I],电源模块[IV]为上述三个模块供电。
2.根据权利要求1所述的交流位置伺服系统控制装置,其特征在于,所述DSP控制模块[I]包括DSP芯片、DA模块、CAN通信模块、I/O模块和EEPROM模块,所述DA模块、CAN通信模块、I/O模块和EEPROM模块均与DSP芯片相连,DSP芯片计算出DA值,通过与DSP芯片外部接口连接的DA模块输出控制电压值,DSP芯片通过CAN通信模块和上位机进行数据通信,DSP芯片通过IIC总线扩展的I/O模块读取当前位置量,EEPROM模块对断电后神经网络权值和小波平移因子和伸缩因子的数据进行保存。
3.根据权利要求2所述的交流位置伺服系统控制装置,其特征在于,所述DSP芯片的型号为TMS320F28335、DA模块包括DAC8544IPBFR芯片、DM74ALS138M芯片、74LVC16373ADGVRE4芯片,CAN通信模块包括SN65HVD230D芯片,I/O模块包括PCF8574T芯片、TMP82C55AP-10芯片、74LVC16373ADGVRE4芯片和74LVX3245芯片,EEPROM模块包括24LC256-E/P芯片;上述模块的引脚连接关系为:
DA模块与DSP芯片的引脚连接关系为:
芯片DAC8544IPBFR[U1]的20~5脚D0~D15与TMS320F28335[U31]的XD15~XD31脚相连,芯片DAC8544IPBFR[U1]的1脚接5V模拟电源,5V模拟电源通过去耦第四电容[U4]、第六电容[U6]接模拟地,芯片DAC8544IPBFR[U1]的2脚接模拟地;芯片DAC8544IPBFR[U1]的4脚接5V数字电源,5V数字电源通过去耦第三电容[C3]、第五电容[C5]接数字地,芯片DAC8544IPBFR[U1]的3脚接数字地;TMS320F28335[U31]的XA0~XA2接芯片DM74ALS138M[U29]的1、2、3脚A、B、C,TMS320F28335[U31]的145脚接芯片DM74ALS138M[U29]的4、5脚 芯片DM74ALS138M[U29]的15脚与芯片DAC8544IPBFR[U1]的25脚相连,芯片DAC8544IPBFR[U1]的30脚与芯片74LVC16373ADGVRE4[U40]的2脚1Q1相连,锁存器74LVC16373ADGVRE4[U40]的36脚1D1与芯片TMS320F28335[U31]的5脚GPIO0相连;芯片DAC8544IPBFR[U1]的29脚RST与芯片74LVC16373ADGVRE4[U40]的3脚1Q2相连,锁存器74LVC16373ADGVRE4[U40]的46脚1D2与芯片TMS320F28335[U31]的6脚GPIO1相连;芯片DAC8544IPBFR[U1]的23脚A1与芯片74LVC16373ADGVRE4[U40]的5脚1Q3相连,锁存器74LVC16373ADGVRE4[U40]的44脚1D3与芯片TMS320F28335[U31]的4脚GPIO2相连;芯片DAC8544IPBFR[U1]的24脚A0与芯片74LVC16373ADGVRE4[U40]的6脚1Q4相连,锁存器74LVC16373ADGVRE4[U40]的43脚2D4与芯片TMS320F28335[U31]的10脚GPIO3相连;芯片DAC8544IPBFR[U1]的27脚LDAC与芯片74LVC16373ADGVRE4[U40]的8脚1Q5相连,锁存器74LVC16373ADGVRE4[U40]的41脚2D5与芯片TMS320F28335[U31]的11脚GPIO4相连;
CAN通信模块与DSP芯片的引脚连接关系为:
芯片SN65HVD230D[U21]的1脚TXD与TMS320F28335[U31]的176脚CANTXA相连,芯片SN65HVD230D[U21]的4脚RXD与TMS320F28335[U31]的1脚CANRXA相连,芯片SN65HVD230D[U21]的8脚RS接地;芯片SN65HVD230D[U27]的1脚TXD与TMS320F28335[U31]的17脚CANTXB相连,芯片SN65HVD230D[U27]的4脚RXD与TMS320F28335[U31]的19脚CANRXB相连,芯片SN65HVD230D[U27]的8脚RS接地;
I/O模块与DSP芯片的引脚连接关系为:
芯片PCF8574T[U30]的15脚SDA与TMS320F28335[U31]的74脚SDAA相连,芯片PCF8574T[U30]的14脚SCL与TMS320F28335[U31]的75脚SCLA相连;芯片PCF8574T[U30]的13脚与TMS320F28335[U31]的20脚相连;芯片PCF8574T[U30]的4、5、6、7、9、10、11、12脚通过芯片74LVX3245[U47]的3、4、5、6、7、8、9、10脚相连将3.3V电平I/O转换为5V电平I/O;芯片PCF8574T[U34]的15脚SDA与TMS320F28335[U31]的74脚SDAA相连,芯片PCF8574T[U34]的14脚SCL与TMS320F28335[U31]的75脚SCLA相连;芯片PCF8574T[U34]的13脚与TMS320F28335[U31]的21脚相连;芯片PCF8574T[U34]的4、5、6、7、9、10、11、12脚与芯片TMP82C55AP-10[U37]的34~27脚即D0~D7相连;芯片PCF8574T[U34]的PA0~PA7、PB0~PB7、PC0~PC7分别与三个芯片74LVX3245[U44~U46]的3、4、5、6、7、8、9、10脚相连转换为5V电平I/O;芯片TMP82C55AP-10[U37]的8脚A1与锁存器74LVC16373ADGVRE4[U41]的13脚2Q1相连,锁存器74LVC16373ADGVRE4[U41]的36脚2D1与芯片TMS320F28335[U31]的5脚GPIO0相连;芯片TMP82C55AP-10[U37]的9脚A0与锁存器74LVC16373ADGVRE4[U41]的14脚2Q2相连,锁存器74LVC16373ADGVRE4[U41]的35脚2D2与芯片TMS320F28335[U31]的6脚GPIO1相连;芯片TMP82C55AP-10[U37]的5脚与锁存器74LVC16373ADGVRE4[U41]的16脚2Q3相连,锁存器74LVC16373ADGVRE4[U41]的33脚2D3与芯片TMS320F28335[U31]的4脚GPIO2相连;芯片TMP82C55AP-10[U37]的36脚与锁存器74LVC16373ADGVRE4[U41]的17脚2Q4相连,锁存器74LVC16373ADGVRE4[U41]的32脚2D4与芯片TMS320F28335[U31]的10脚GPIO3相连;芯片TMP82C55AP-10[U37]的6脚与锁存器74LVC16373ADGVRE4[U41]的19脚2Q5相连,锁存器74LVC16373ADGVRE4[U41]的30脚2D5与芯片TMS320F28335[U31]的11脚GPIO4相连;芯片TMP82C55AP-10[U37]的35脚RESET与锁存器74LVC16373ADGVRE4[U41]的20脚2Q6相连,锁存器74LVC16373ADGVRE4[U41]的29脚2D6与芯片TMS320F28335[U31]的12脚GPIO5相连;
EEPROM模块与DSP芯片的引脚连接关系为:
芯片24LC256-E/P[U12]的6脚SCL与TMS320F28335[U31]的75脚SCLA相连,芯片24LC256-E/P[U12]的5脚SDA与TMS320F28335[U31]的74脚SDAA相连。
4.根据权利要求1所述的交流位置伺服系统控制装置,其特征在于,所述DSP辨识模块[III]包括DSP芯片、I/O模块和EEPROM模块,所述I/O模块和EEPROM模块均与DSP芯片相连,DSP芯片通过IIC扩展的I/O模块读取当前位置量,EEPROM模块对断电后神经网络权值的数据进行保存。
5.根据权利要求4所述的交流位置伺服系统控制装置,其特征在于,所述DSP芯片的型号为TMS320F28335,I/O模块包括PCF8574T芯片、TMP82C55AP-10芯片、74LVC16373ADGVRE4芯片和74LVX3245芯片,EEPROM模块包括24LC256-E/P芯片;上述模块的引脚连接关系为:
I/O模块与TMS320F28335芯片的连接关系为:
芯片PCF8574T[U35]的15脚SDA与TMS320F28335[U32]的74脚SDAA相连,芯片PCF8574T[U35]的14脚SCL与TMS320F28335[U32]的75脚SCLA相连;芯片PCF8574T[U35]的13脚与TMS320F28335[U32]的12脚相连;芯片PCF8574T[U35]的4、5、6、7、9、10、11、12脚与芯片74LVX3245[U51]的3、4、5、6、7、8、9、10脚相连将3.3V电平I/O转换为5V电平I/O;芯片PCF8574T[U38]的15脚SDA与TMS320F28335[U32]的74脚SDAA相连,芯片PCF8574T[U38]的14脚SCL与TMS320F28335[U32]的75脚SCLA相连;芯片PCF8574T[U38]的13脚与TMS320F28335[U32]的20脚相连;芯片PCF8574T[U38]的4、5、6、7、9、10、11、12脚与芯片TMP82C55AP-10[U39]的34~27脚即D0~D7相连;芯片PCF8574T[U38]的PA0~PA7、PB0~PB7、PC0~PC7分别与三个芯片74LVX3245[U48~U50]的3、4、5、6、7、8、9、10脚相连,将3.3V转换为5V电平I/O;芯片TMP82C55AP-10[U39]的8脚A1与锁存器74LVC16373ADGVRE4[U43]的13脚2Q1相连,锁存器74LVC16373ADGVRE4[U43]的36脚2D1与芯片TMS320F28335[U32]的5脚GPIO0相连;芯片TMP82C55AP-10[U39]的9脚A0与锁存器74LVC16373ADGVRE4[U43]的14脚2Q2相连,锁存器74LVC16373ADGVRE4[U43]的35脚2D2与芯片TMS320F28335[U32]的6脚GPIO1相连;芯片TMP82C55AP-10[U39]的5脚与锁存器74LVC16373ADGVRE4[U43]的16脚2Q3相连,锁存器74LVC16373ADGVRE4[U43]的33脚2D3与芯片TMS320F28335[U32]的4脚GPIO2相连;芯片TMP82C55AP-10[U39]的36脚与锁存器74LVC16373ADGVRE4[U43]的17脚2Q4相连,锁存器74LVC16373ADGVRE4[U43]的32脚2D4与芯片TMS320F28335[U32]的10脚GPIO3相连;芯片TMP82C55AP-10[U39]的6脚与锁存器74LVC16373ADGVRE4[U43]的19脚2Q5相连,锁存器74LVC16373ADGVRE4[U43]的30脚2D5与芯片TMS320F28335[U32]的11脚GPIO4相连;芯片TMP82C55AP-10[U39]的35脚RESET与锁存器74LVC16373ADGVRE4[U43]的20脚2Q6相连,锁存器74LVC16373ADGVRE4[U43]的29脚2D6与芯片TMS320F28335[U32]的12脚GPIO5相连;
EEPROM模块与TMS320F28335芯片的连接关系为:
芯片24LC256-E/P[U11]的6脚SCL与TMS320F28335[U32]的75脚SCLA相连,芯片24LC256-E/P[U11]的5脚SDA与TMS320F28335[U32]的74脚SDAA相连。
6.根据权利要求1、3或5所述的交流位置伺服系统控制装置,其特征在于,所述双口RAM模块[II]为CY7C057V芯片,该芯片与控制芯片TMS320F28335[U31]和辨识芯片TMS320F28335[U32]的引脚连接关系为:
地址总线、数据总线部分:控制芯片TMS320F28335[U31]的XA0~XA14接CY7C057V-12AXC[U36]的A0L~A14L,控制芯片TMS320F28335[U31]的XD0~XD31接CY7C057V-12AXC[U36]的I/O0L~I/O31L,辨识芯片TMS320F28335[U32]的XA0~XA14接CY7C057V-12AXC[U36]的A0R~A14R,辨识芯片TMS320F28335[U32]的XD0~XD31接CY7C057V-12AXC[U36]的I/O0R~I/O31R;
控制引脚部分:控制芯片TMS320F28335[U31]的38脚GPIO24接芯片CY7C057V-12AXC[U36]的12、13、14、15脚 控制芯片TMS320F28335[U31]的149脚接芯片CY7C057V-12AXC[U36]的16脚控制芯片TMS320F28335[U31]的148脚XR/接芯片CY7C057V-12AXC[U36]的17脚R/控制芯片TMS320F28335[U31]的150脚接芯片CY7C057V-12AXC[U36]的21脚 经过反相器74HC04PW[U33]接芯片CY7C057V-12AXC[U36]的22脚CE1L;控制芯片TMS320F28335[U31]的72脚接芯片CY7C057V-12AXC[U36]的23脚M/控制芯片TMS320F28335[U31]的73脚接芯片CY7C057V-12AXC[U36]的24脚控制芯片TMS320F28335[U31]的137脚接芯片CY7C057V-12AXC[U36]的25脚控制芯片TMS320F28335[U31]的142脚接芯片CY7C057V-12AXC[U36]的26脚控制芯片TMS320F28335[U31]的69脚接芯片CY7C057V-12AXC[U36]的96脚SIZE;辨识芯片TMS320F28335[U32]的149脚接芯片CY7C057V-12AXC[U36]的93脚辨识芯片TMS320F28335[U32]的148脚XR/接芯片CY7C057V-12AXC[U36]的92脚R/辨识芯片TMS320F28335[U32]的150脚接芯片CY7C057V-12AXC[U36]的88脚 经过反相器74HC04PW[U33]接芯片CY7C057V-12AXC[U36]的87脚CE1R,辨识芯片TMS320F28335[U32]的174脚接芯片CY7C057V-12AXC[U36]的85脚辨识芯片TMS320F28335[U32]的137脚接芯片CY7C057V-12AXC[U36]的84脚辨识芯片TMS320F28335[U32]的142脚接芯片CY7C057V-12AXC[U36]的83脚
7.根据权利要求1所述的交流位置伺服系统控制装置,其特征在于,所述电源模块[IV]包括对DSP单供电源模块、外围电源模块和DA参考电源模块;DSP单供电源模块提供双DSP所需的3.3V和1.8V,外围电源模块提供外围电路所需的3.3V,DA参考电源模块提供高精度参考5V电压。
8.根据权利要求7所述的交流位置伺服系统控制装置,其特征在于,所述DSP单供电源模块包括TPS767D301芯片,外围电源模块包括LM1117IMPX-3.3芯片,DA参考电源模块包括ADR4550ARZ芯片;
上述模块的引脚连接关系为:
DSP单供电源模块:
芯片TPS767D301[U3]、第一电阻[R1]、第二电阻[R2]、第四电阻[R4]、第五电阻[R5]、八个电容C13、C17~C23、三个电感L1~L3、发光二极管[D1],所述芯片TPS767D138[U4]的1脚NC、2脚NC、3脚1GND与4脚接地,+5V电源与第五电阻[R5]相连,再与D1相连,最后接地;+5V电源经过第十九电容[C19]与电感[L2]滤波后再经过第二十电容[C20]、第二十一电容[C21]、第二十二电容[C22]的去耦与芯片TPS767D301[U3]的5脚、6脚1IN和11脚、12脚2IN相连;芯片TPS767D301[U3]的7脚、8脚、13脚、14脚、15脚、16脚、19脚、20脚、21脚、26脚、27脚NC不接;9脚2GND0与10脚接地;17脚、18脚2OUT输出3.3V数字电压与第二十三电容[C23]滤波后与电感[L3]相连后转变成3.3V模拟电压;23脚、24脚1OUT输出1.9V数字电压并与与第十七电容[C17]滤波后与电感[L1]相连转变为1.9V模拟电压;芯片TPS767D301[U3]的25脚1FB/SENSE分别与第二电阻[R2]、第四电阻[R4]相连后接地;28脚接第二电阻[R2]后接地;
外围电源模块:
芯片LM1117IMPX-3.3[U7]的3脚IN接经过第二十八电容[C28]和第三十电容[C30]滤波的外部5V电压,芯片LM1117IMPX-3.3[U7]的1脚GND接数字地,芯片LM1117IMPX-3.3[U7]的4脚OUT输出经过第二十九电容[C29]和第三十二电容[C32]滤波的3.3V电压;
DA参考电源模块:
芯片ADR4550ARZ[U4]的2脚VIN接经过第十四电容[C14]和第十五电容[C15]滤波的外部5V电压,芯片ADR4550ARZ[U4]的4脚GND接模拟地,芯片ADR4550ARZ[U4]的6脚VOUT接经过第十六电容[C16]滤波的5V DA参考电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102291257A CN103279062A (zh) | 2013-06-08 | 2013-06-08 | 交流位置伺服系统控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013102291257A CN103279062A (zh) | 2013-06-08 | 2013-06-08 | 交流位置伺服系统控制装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103279062A true CN103279062A (zh) | 2013-09-04 |
Family
ID=49061626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013102291257A Pending CN103279062A (zh) | 2013-06-08 | 2013-06-08 | 交流位置伺服系统控制装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103279062A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255222A (zh) * | 2018-02-08 | 2018-07-06 | 中国航发贵州红林航空动力控制科技有限公司 | 一种多路电流负载的控制系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1752879A (zh) * | 2005-10-31 | 2006-03-29 | 西安交通大学 | 柔性数字式运动控制系统 |
CN101025625A (zh) * | 2006-02-20 | 2007-08-29 | 北京航空航天大学 | 一种基于dsp的嵌入式智能控制器 |
CN102136818A (zh) * | 2011-02-16 | 2011-07-27 | 万达集团股份有限公司 | 一种交流永磁同步电机数字控制装置 |
-
2013
- 2013-06-08 CN CN2013102291257A patent/CN103279062A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1752879A (zh) * | 2005-10-31 | 2006-03-29 | 西安交通大学 | 柔性数字式运动控制系统 |
CN101025625A (zh) * | 2006-02-20 | 2007-08-29 | 北京航空航天大学 | 一种基于dsp的嵌入式智能控制器 |
CN102136818A (zh) * | 2011-02-16 | 2011-07-27 | 万达集团股份有限公司 | 一种交流永磁同步电机数字控制装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108255222A (zh) * | 2018-02-08 | 2018-07-06 | 中国航发贵州红林航空动力控制科技有限公司 | 一种多路电流负载的控制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Day | Robotics in industry—their role in intelligent manufacturing | |
CN104993764A (zh) | 基于一种参数自整定的电机控制器及其控制方法 | |
CN107024863A (zh) | 一种避免微分爆炸的uuv轨迹跟踪控制方法 | |
CN105643607A (zh) | 一种具备感知和认知能力的智能工业机器人 | |
CN101118424A (zh) | 基于单片机的无人机地面仿真系统控制器 | |
CN103576558A (zh) | 一种空间机器人动力学仿真系统及方法 | |
CN204832853U (zh) | 一种多接口运动控制器 | |
CN107457785A (zh) | 一种基于关节反馈的机器人位置补偿方法 | |
CN106406162A (zh) | 一种基于迁移神经网络的交流伺服控制系统 | |
CN105700561A (zh) | 三维转台伺服控制系统 | |
CN107608231B (zh) | 一种导引头稳定平台的调试方法 | |
CN107972036A (zh) | 基于TensorFlow的工业机器人动力学控制系统及方法 | |
CN103279062A (zh) | 交流位置伺服系统控制装置 | |
CN104076927A (zh) | 基于虚拟现实的可交互智能台灯 | |
Wang et al. | The identification of electric load simulator for gun control systems based on variable-structure WNN with adaptive differential evolution | |
CN108062049A (zh) | 一种基于stm32的嵌入式多轴运动控制系统 | |
CN202878317U (zh) | 一种多自由度工业机器人运动控制器 | |
Abdulghani et al. | Design and evaluation of a MIMO ANFIS using MATLAB and V-REP | |
CN203241806U (zh) | 基于1553b高速总线的伺服控制器 | |
CN107703754A (zh) | 一种基于神经网络pid控制的模拟转台控制系统 | |
CN209261973U (zh) | 数字式液压伺服控制装置 | |
CN114545773A (zh) | 一种异构多智能机器人系统建模与分布式一致性控制方法 | |
CN2935226Y (zh) | 以设定角度和周期往复摇摆运动的控制装置 | |
Howimanporn et al. | Robust Altitude Control of a Quadrotor with Self Tuning via Embedded PLC and Dashboard [J] | |
CN106003029A (zh) | 一种教学用三核快速关节机器人控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130904 |