CN103260028B - 用于投影仪的视频解码电路和投影仪 - Google Patents

Abstract

本发明涉及投影仪技术领域，具体而言，涉及一种用于投影仪的视频解码电路和投影仪。用于投影仪的视频解码电路，包括：电性连接于Display？port视频输入接口和投影仪的中央处理芯片之间的视频解码电路，用于对Display？port输入的视频信号进行解码后传递至投影仪的中央处理芯片。本发明提供的用于投影仪的视频解码电路和投影仪，针对display？port接口设置视频解码电路，可将display？port输出的视频信号解码到现有技术中的投影仪的中央处理芯片能够进行处理后进行显示的数据格式。

Description

用于投影仪的视频解码电路和投影仪

技术领域

本发明涉及投影仪技术领域，具体而言，涉及一种用于投影仪的视频解码电路和投影仪。

背景技术

VESA(视频电子标准组织)2006年5月正式发布了DisplayPort1.0标准，这是一种针对所有显示设备(包括内部和外部接口)的开放标准。

DisplayPort在问世之初就可提供高达10.8Gb/s的带宽。而HDMI（HighDefinitionMultimediaInterface，高清晰度多媒体接口）1.2a的带宽仅为4.95Gb/s，HDMI1.3所提供的带宽(10.2Gb/s)也稍逊于DisplayPort1.0。且DisplayPort可支持WQXGA+(2560×1600)、QXGA(2048×1536)等分辨率及30/36bit(每原色10/12bit)的色深，充足的带宽保证了今后大尺寸显示设备对更高分辨率的需求。

另外，和HDMI一样，DisplayPort也允许音频与视频信号共用一条线缆传输，支持多种高质量数字音频。但比HDMI更先进的是，DisplayPort在一条线缆上还可实现更多的功能。在四条主传输通道之外，DisplayPort还提供了一条功能强大的辅助通道。该辅助通道的传输带宽为1Mbps，最高延迟仅为500μs，可以直接作为语音、视频等低带宽数据的传输通道，另外也可用于无延迟的游戏控制。可见，DisplayPort可以实现对周边设备最大程度的整合、控制。

除此之外，displayport相比HDMI相比，还具有免费使用等诸多优点。

综上，Displayport接口由于其诸多优越性能，将在越来越多的场合所使用和推广。而现有技术中的大部分投影仪，由于没有设置针对displayport的解码电路，无法使用displayport接口。

发明内容

本发明的目的在于提供一种用于投影仪的视频解码电路和投影仪，以解决上述的问题。

在本发明的实施例中提供了一种用于投影仪的视频解码电路，该视频解码电路电性连接于Displayport视频输入接口和投影仪的中央处理芯片之间，用于对Displayport输入的视频信号进行解码后传递至投影仪的中央处理芯片。

其中，所述视频解码电路包括解码芯片ITETECHIT6535。

其中，所述解码芯片的管脚1，管脚20，管脚38，管脚67，管脚89，管脚96，管脚100，管脚147，管脚162连接到第一电源；

管脚11，管脚36，管脚69，管脚70，管脚88，管脚104，管脚106，管脚111，管脚112，管脚114，管脚120，管脚126，管脚128，管脚129，管脚133，管脚149连接到第二电源。

管脚2，管脚21，管脚39，管脚68，管脚148，管脚163，管脚12，管脚37，管脚71，管脚72，管脚107，管脚150，管脚87，管脚92，管脚95，管脚99，管脚105，管脚113，管脚127，管脚110，管脚130，管脚117，管脚123连接到GND。

其中，所述视频解码芯片的管脚125连接到CN3的管脚1；所述视频解码芯片的管脚124连接到CN3的管脚3；所述视频解码芯片的管脚122连接到CN3的管脚4；所述视频解码芯片的管脚121连接到CN3的管脚6；所述视频解码芯片的管脚119连接到CN3的管脚7；所述视频解码芯片的管脚118连接到CN3的管脚9；所述视频解码芯片的管脚82连接到CN3的管脚17；所述视频解码芯片的管脚83连接到CN3的管脚15；

所述视频解码芯片的管脚82通过第一电容连接到所述视频解码芯片的管脚108；所述视频解码芯片的管脚83通过第二电容连接到所述视频解码芯片的管脚109；所述视频解码芯片的管脚81通过第一电阻连接到CN3的管脚18；CN3的管脚2，管脚5，管脚8，管脚11，管脚16，管脚19连接到GND信号；CN3的管脚13通过第二电阻连接到GND信号；CN3的管脚14通过第三电阻连接到GND；

CN3的管脚15，管脚17分别通过第一ESD二极管连接到GND信号；CN3的管脚19，管脚20分别通过第二ESD二极管连接到GND信号；CN3的管脚15通过第四电阻连接到第一电源；CN3的管脚17通过第五电阻连接到GND。

其中，还包括EDID芯片；所述视频解码芯片的管脚79通过第六电阻连接到EDID芯片的管脚6，同时通过第七电阻连接到第一电源；

所述视频解码芯片的管脚80通过第八电阻连接到EDID芯片的管脚5，同时通过第九电阻连接到第一电源；

EDID芯片的地址控制脚管脚1，管脚2，管脚3以及接地脚管脚4都连接到GND；

EDID芯片的电源输入脚管脚8连接到第一电源，同时通过第三电容连接到GND；

EDID芯片的管脚7通过第十电阻连接到电源，用于实时对EDID芯片内的信息进行读写。

其中，所述视频解码芯片的管脚52，管脚51，管脚50，管脚48，管脚47，管脚46，管脚45，管脚44，管脚43，管脚42，管脚41，管脚40通过第一排阻、第二排阻、第三排阻输出12字节或者10字节的BLUE信号；

所述视频解码芯片的管脚35，管脚34，管脚33，管脚32，管脚31，管脚30，管脚29，管脚28，管脚27，管脚26，管脚25，管脚24通过第四排阻、第五排阻、第六排阻输出12字节或者10字节的GREEN信号；

所述视频解码芯片的管脚23，管脚22，管脚19，管脚18，管脚17，管脚16，管脚15，管脚14，管脚13，管脚10，管脚9，管脚8通过第七排阻、第八排阻、第九排阻输出12字节或者10字节的RED信号。

其中，所述视频解码芯片的管脚4，管脚5，管脚6，管脚7通过第十排阻分别输出P1B_CLK，P1_DATEN，P1_HSYNC，P1_VSYNC四个控制信号。

其中，所述视频解码芯片的管脚136，管脚137，管脚138，管脚138通过第十一排阻RP36中的一个电阻以及第十二排阻中的3个电阻输出RX_I2S0，RX_I2S1，RX_I2S2，RX_I2S3信号；

所述视频解码芯片的管脚134，管脚135，管脚140通过第十三排阻中的3个电阻以及第十四排阻中的1个电阻输出RX_MCLK，RX_SCLK，RX_WS，RX_SPDIF信号。

其中，所述视频解码芯片的管脚131，管脚132分别接到晶振Y4的两端，管脚131，管脚132串联第十一电阻；

Y4的两个脚分别通过第四电容，第五电容连接到GND；

所述视频解码芯片的管脚77，管脚78分别连接到主系统的PCSCL，PCSDA信号；

所述视频解码芯片的管脚76通过第十二电阻连接到GND；

所述视频解码芯片的管脚75连接主系统的RX_INT信号上，同时通过第十三电阻连接到第一电源；

所述视频解码芯片的管脚74连接到主系统的SYSRSTN信号上，同时连接到一个外置的复位开关；

所述视频解码芯片的管脚73通过第十四电阻连接到GND；

所述视频解码芯片的管脚103通过第十五电阻连接到GND；

所述视频解码芯片的管脚49通过第十六电阻连接到GND。

本发明实施例还提供一种投影仪，包括如前所述的视频解码电路。

本发明上述实施例提供的用于投影仪的视频解码电路和投影仪，针对displayport接口设置视频解码电路，可将displayport输出的视频信号解码到现有技术中的投影仪的中央处理芯片能够进行处理后进行显示的数据格式。

附图说明

图1为本发明的视频解码电路的模块示意图；

图2为本发明的视频解码电路的一个实施例中的EDID芯片U22各管脚及其外围电路结构连接关系示意图；

图3为本发明视频解码电路的一个实施例中的Displayport视频输入接口各管脚及其外围电路结构连接关系示意图；

图4至图13均为本发明视频解码电路的一个实施例中的视频解码芯片各管脚及其外围电路结构连接关系示意图。

具体实施方式

下面通过具体的实施例子并结合附图对本发明做进一步的详细描述。

本发明实施例提供了一种视频解码电路，参见图1所示。该解码电路电性连接于Displayport视频输入接口和投影仪的中央处理芯片之间，用于对Displayport输入的视频信号进行解码后传递至投影仪的中央处理芯片。

该视频解码电路包括解码芯片ITETECHIT6535。该解码芯片为解码电路的核心处理芯片。

视频信号（图1中所示AUXP/N,D0P/N,D1P/N,D2P/N,D3P/N）从左边的视频输入接口DPCNN（displayportconnector）输入，信号经过IT6535进行解码，转换成数字RGB（red，green，blue）信号（10位或者12位）以及CLK,HS,VS,DE信号输出到右边的投影仪核心处理芯片DLPOR3LCDmainIC，从而可以在投影仪中将Displayport信号的画面和声音播放出来。

参见图2至图13所示，Displayport视频解码芯片U30（即图4至图13中所示ITETECHIT6535）一共有176个pin脚，可以划分为5个部分：电源输入，接地，DP信号输入，数字信号输出以及其他的控制脚.下面分别对这些pin（管脚）的电路连接进行说明。

电源输入部分的电路连接关系如下：

视频解码芯片U30的pin1，pin20，pin38，pin67，pin89，pin96，pin100，pin147，pin162这九个管脚连接到第一电源P3P3V。

视频解码芯片U30的如下16个管脚：pin11，pin36，pin69，pin70，pin88，pin104，pin106，pin111，pin112，pin114，pin120，pin126，pin128，pin129，pin133，pin149连接到第二电源P1P8V。

视频解码芯片U30的如下23个管脚：Pin2，pin21，pin39，pin68，pin148，pin163，pin12，pin37，pin71，pin72，pin107，pin150，pin87，pin92，pin95，pin99，pin105，pin113，pin127，pin110，pin130，pin117，pin123，连接到主板的GND网络。

DP信号输入的电路连接关系如下:

视频解码芯片U30的pin125连接到CN3的pin1；视频解码芯片U30的pin124连接到CN3的pin3；视频解码芯片U30的pin122连接到CN3的pin4；视频解码芯片U30的pin121连接到CN3的pin6；视频解码芯片U30的pin119连接到CN3的pin7；视频解码芯片U30的pin118连接到CN3的pin9；视频解码芯片U30的pin82连接到CN3的pin17；视频解码芯片U30的pin83连接到CN3的pin15。

视频解码芯片U30的pin82通过一颗0.1UF的第一电容C258连接到视频解码芯片U30的pin108；视频解码芯片U30的pin83通过一颗0.1UF的第二电容C259连接到视频解码芯片U30的pin109；

视频解码芯片U30的pin81通过一颗22欧姆的第一电阻R405连接到CN3的pin18；

CN3的pin2，pin5，pin8，pin11，pin16，pin19连接到GND信号；

CN3的pin13通过一颗1M欧姆的第二电阻R410连接到GND信号；

CN3的pin14通过一颗1M欧姆的第三电阻R409连接到GND信号；

CN3的pin15，pin17通过一个第一ESD二极管D20连接到GND信号；

CN3的pin19，pin20通过一个第二ESD二极管D21连接到GND信号；

CN3的pin15通过一颗1M欧姆的第四电阻R411连接到P3P3V信号；

CN3的pin17通过一颗1M欧姆的第五电阻R412连接到GND信号。

EDID控制信号输入部分的连接关系如下：

视频解码芯片U30的pin79通过一颗22欧姆的第六电阻R414连接到EDID芯片U22的PIN6，同时通过一颗4.7K的第七电阻R407连接到P3P3V信号；

视频解码芯片U30的pin80通过一颗22欧姆的第八电阻R413连接到EDID芯片U22的PIN5，同时通过一颗4.7K的第九电阻R408连接到P3P3V信号；

U22的地址控制脚pin1，pin2，pin3以及接地脚pin4都连接到GND信号；

U22的电源输入脚pin8连接到第一电源P3P3V，同时通过一颗0.1UF的第三电容C257连接到GND信号；

U22的写入保护脚pin7为低电平保护，通过一颗4.7K的第十电阻R406连接到第一电源P3P3V，保证随时可以对EDID芯片内的信息进行读写。

数字信号输出部分包括数字RGB视频信号输出、控制信号输出和音频信号输出三个部分。

其中，数字RGB视频信号输出的连接关系为：

视频解码芯片U30的pin52，pin51，pin50，pin48，pin47，pin46，pin45，pin44，pin43，pin42，pin41，pin40通过3颗22欧姆的第一排阻RP23，第二排阻RP24，第三排阻RP25输出12bit的BLUE信号；

视频解码芯片U30的pin35，pin34，pin33，pin32，pin31，pin30，pin29，pin28，pin27，pin26，pin25，pin24通过3颗22欧姆的第四排阻RP30，第五排阻RP31，第六排阻RP32输出12bit的GREEN信号；

视频解码芯片U30的pin23，pin22，pin19，pin18，pin17，pin16，pin15，pin14，pin13，pin10，pin9，pin8通过3颗22欧姆的第七排阻RP33，第八排阻RP34，第九排阻RP35输出12bit的RED信号。

控制信号输出部分的连接关系为：

视频解码芯片U30的pin4，pin5，pin6，pin7通过1颗22欧姆的第十排阻RP26分别输出P1B_CLK，P1_DATEN，P1_HSYNC，P1_VSYNC四个控制信号。

音频信号输出部分的连接关系为：

视频解码芯片U30的pin136，pin137，pin138，pin138通过22欧姆的第十一排阻RP36中的一个电阻以及22欧姆的第十二排阻RP37中的其中3个电阻输出RX_I2S0，RX_I2S1，RX_I2S2，RX_I2S3信号；

视频解码芯片U30的pin134，pin135，pin140过22欧姆的第十三排阻RP36中的其中3个电阻以及22欧姆的第十四排阻RP37中的其中1个电阻输出RX_MCLK，RX_SCLK，RX_WS，RX_SPDIF信号。

其他的控制脚的连接关系为：

视频解码芯片U30的pin131，pin132分别接到晶振Y4的两端，在pin131，pin132串联一颗1M欧姆的第十一电阻R291，Y4的两个脚分别通过18pf的第四电容C252，第五电容C253连接到GND信号；

视频解码芯片U30的pin77，pin78分别连接到主系统的PCSCL，PCSDA信号；

视频解码芯片U30的pin76通过一颗4.7k的第十二电阻连接到GND信号；

视频解码芯片U30的pin75连接主系统的RX_INT信号上，同时通过一颗10k的第十三电阻连接到第一电源P3P3V；

视频解码芯片U30的pin74连接到主系统的SYSRSTN信号上，同时连接到一颗外置的reset开关SW1；

视频解码芯片U30的pin73通过一颗4.7k的第十四电阻R386连接到GND信号；

视频解码芯片U30的Pin103通过一颗500欧姆的第十五电阻连接到GND信号；

视频解码芯片U30的pin49通过一颗10k的第十六电阻连接到GND信号。

本发明实施例还提供了一种投影仪，包括如前所述的视频解码电路。

基于Displayport接口的诸多优点，目前市面上新款的信号发射设备都集成了Displayport的输出端口，因此，为了适应市场需求，投影仪也将增加Displayport的接收端口，使之信号发射设备可以和投影仪互联，从而将displayport的诸多优点体现于投影仪，使得安装了该解码电路的投影仪，具备带宽高、成本低等优点。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.用于投影仪的视频解码电路，其特征在于，包括：

电性连接于Displayport视频输入接口和投影仪的中央处理芯片之间的视频解码电路，用于对Displayport输入的视频信号进行解码后传递至投影仪的中央处理芯片，其中，所述视频解码电路包括解码芯片ITETECHIT6535；

其中，所述解码芯片的管脚1，管脚20，管脚38，管脚67，管脚89，管脚96，管脚100，管脚147，管脚162连接到第一电源；

管脚11，管脚36，管脚69，管脚70，管脚88，管脚104，管脚106，管脚111，管脚112，管脚114，管脚120，管脚126，管脚128，管脚129，管脚133，管脚149连接到第二电源；

管脚2，管脚21，管脚39，管脚68，管脚148，管脚163，管脚12，管脚37，管脚71，管脚72，管脚107，管脚150，管脚87，管脚92，管脚95，管脚99，管脚105，管脚113，管脚127，管脚110，管脚130，管脚117，管脚123连接到GND；

所述视频解码芯片的管脚125连接到CN3的管脚1；所述视频解码芯片的管脚124连接到CN3的管脚3；所述视频解码芯片的管脚122连接到CN3的管脚4；所述视频解码芯片的管脚121连接到CN3的管脚6；所述视频解码芯片的管脚119连接到CN3的管脚7；所述视频解码芯片的管脚118连接到CN3的管脚9；所述视频解码芯片的管脚82连接到CN3的管脚17；所述视频解码芯片的管脚83连接到CN3的管脚15；

所述视频解码芯片的管脚82通过第一电容连接到所述视频解码芯片的管脚108；所述视频解码芯片的管脚83通过第二电容连接到所述视频解码芯片的管脚109；所述视频解码芯片的管脚81通过第一电阻连接到CN3的管脚18；CN3的管脚2，管脚5，管脚8，管脚11，管脚16，管脚19连接到GND信号；CN3的管脚13通过第二电阻连接到GND信号；CN3的管脚14通过第三电阻连接到GND；

CN3的管脚15，管脚17分别通过第一ESD二极管连接到GND信号；CN3的管脚19，管脚20分别通过第二ESD二极管连接到GND信号；CN3的管脚15通过第四电阻连接到第一电源；CN3的管脚17通过第五电阻连接到GND；

所述视频解码电路还包括EDID芯片；

所述视频解码芯片的管脚79通过第六电阻连接到EDID芯片的管脚6，同时通过第七电阻连接到第一电源；

所述视频解码芯片的管脚80通过第八电阻连接到EDID芯片的管脚5，同时通过第九电阻连接到第一电源；

EDID芯片的地址控制脚管脚1，管脚2，管脚3以及接地脚管脚4都连接到GND；

EDID芯片的电源输入脚管脚8连接到第一电源，同时通过第三电容连接到GND；

EDID芯片的管脚7通过第十电阻连接到电源，用于实时对EDID芯片内的信息进行读写。

2.根据权利要求1所述的用于投影仪的视频解码电路，其特征在于：

所述视频解码芯片的管脚52，管脚51，管脚50，管脚48，管脚47，管脚46，管脚45，管脚44，管脚43，管脚42，管脚41，管脚40通过第一排阻、第二排阻、第三排阻输出12字节或者10字节的BLUE信号；

所述视频解码芯片的管脚35，管脚34，管脚33，管脚32，管脚31，管脚30，管脚29，管脚28，管脚27，管脚26，管脚25，管脚24通过第四排阻、第五排阻、第六排阻输出12字节或者10字节的GREEN信号；

所述视频解码芯片的管脚23，管脚22，管脚19，管脚18，管脚17，管脚16，管脚15，管脚14，管脚13，管脚10，管脚9，管脚8通过第七排阻、第八排阻、第九排阻输出12字节或者10字节的RED信号。

3.根据权利要求2所述的用于投影仪的视频解码电路，其特征在于：

所述视频解码芯片的管脚4，管脚5，管脚6，管脚7通过第十排阻分别输出P1B_CLK，P1_DATEN，P1_HSYNC，P1_VSYNC四个控制信号。

4.根据权利要求3所述的用于投影仪的视频解码电路，其特征在于：

所述视频解码芯片的管脚136，管脚137，管脚138，管脚138通过第十一排阻RP36中的一个电阻以及第十二排阻中的3个电阻输出RX_I2S0，RX_I2S1，RX_I2S2，RX_I2S3信号；

所述视频解码芯片的管脚134，管脚135，管脚140通过第十三排阻中的3个电阻以及第十四排阻中的1个电阻输出RX_MCLK，RX_SCLK，RX_WS，RX_SPDIF信号。

5.根据权利要求4所述的用于投影仪的视频解码电路，其特征在于：

所述视频解码芯片的管脚131，管脚132分别接到晶振Y4的两端，管脚131，管脚132串联第十一电阻；

Y4的两个脚分别通过第四电容，第五电容连接到GND；

所述视频解码芯片的管脚77，管脚78分别连接到主系统的PCSCL，PCSDA信号；

所述视频解码芯片的管脚76通过第十二电阻连接到GND；

所述视频解码芯片的管脚75连接主系统的RX_INT信号上，同时通过第十三电阻连接到第一电源；

所述视频解码芯片的管脚74连接到主系统的SYSRSTN信号上，同时连接到一个外置的复位开关；

所述视频解码芯片的管脚73通过第十四电阻连接到GND；

所述视频解码芯片的管脚103通过第十五电阻连接到GND；

所述视频解码芯片的管脚49通过第十六电阻连接到GND。

6.投影仪，其特征在于，包括如权利要求1至5任一项所述的视频解码电路。