CN103257341B

CN103257341B - 基于fpga的自聚焦算法快速实现方法

Info

Publication number: CN103257341B
Application number: CN201310093913.8A
Authority: CN
Inventors: 李亚超; 何振; 全英汇; 邢孟道; 黄兴
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2013-03-21
Filing date: 2013-03-21
Publication date: 2014-09-17
Anticipated expiration: 2033-03-21
Also published as: CN103257341A

Abstract

本发明公开了一种基于FPGA的自聚焦算法快速实现的实时方法，主要解决ISAR成像关键技术实用化研究问题，推进了ISAR成像的高精度、高实时性发展。其实现方法是：首先对雷达回波数据模值进行归一化幅度方差运算，并通过控制状态机及memory型寄存器变量，完成归一化方差结果的升序排列；再判断排序结果与事先确定的门限阙值两者之间的大小关系，挑选幅度起伏变化小的数据单元，作为特显点；最后通过特显点单元进行初相误差估计，并基于查表法获取相位误差因子，在频域通过复乘处理完成各次单元回波相位误差补偿。本发明设计简单，系统功耗低，数据处理速度快，可用于高实时性ISAR成像自聚焦处理。

Description

基于FPGA的自聚焦算法快速实现方法

技术领域

本发明属数字信号处理领域，特别涉及利用现场可编程门阵列FPGA实现自聚焦的方法，可用于逆合成孔径雷达ISAR实时成像处理。

背景技术

逆合成孔径雷达在雷达载体平台不动的情况下，以动目标为基准将雷达视为反向运动，并利用二者之间的相对运动不断发射和接收信号，从而实现全天候、全天时、远距离的获取非合作目标，如飞机、舰船和导弹等的精细图像，具有重要的军事和民用价值。由于逆合成孔径雷达成像对象的非合作性，致使其成像合成阵列易受众多因素影响，阵列空间分布也较为复杂，因此其运动补偿，主要是平动补偿，必须加以考虑。

自聚焦是ISAR成像平动补偿的关键技术之一，在其研究的初期阶段为了便于理论分析，通常采用单特显点估计法，然而真实场景下散射点并不是孤立存在的，因此采用这种方法实现自聚焦处理，致使其成像精度大受影响。后期为了改进，提出了多特显点估计法，这种方法通过综合多个特显点单元，形成了一个质量信息优秀的综合特显点，从而弱化了杂波和噪声影响，成像精度得到了极大提高。然而，这种方法目前还只存在于理论的研究中，由于没有提出关于这种多特显点法硬件的实现方法，因而严重影响了综合特显点方法的实际应用。

发明内容

本发明的目的在于针对上述已有技术的不足，提出一种以多特显点综合法为理论支撑，基于FPGA的自聚焦算法快速实现实时方法，充分发挥FPGA高并行处理能力优势，降低整个系统的设计复杂度，减少系统功耗，实现目标的自聚焦。

本发明的技术思路是：首先对雷达回波信号进行归一化幅度方差运算，并通过控制状态机及memory型寄存器变量，完成归一化方差结果的升序排列；再判断排序结果与事先确定的门限阙值两者之间的大小关系，从而挑选幅度起伏变化小的数据单元作为特显点；最后通过特显点单元进行初相误差估计，并结合查表法实现相位误差补偿，完成整个自聚焦处理。其具体实现步骤包括如下：

（1）将经过ISAR初步成像的复数结果图作为原始数据，存入FPGA中的寄存器DDR2SDRAM中；

（2）读取寄存器DDR2SDRAM中的数据，并利用求模计算公式，求解每个数据的幅度模值；

（3）将每个数据的幅度模值同时赋值给两组变量，即第一组调用输入/输出核FIFO IP CORE进行数据缓存；第二组调用累加器核Accumulate IP CORE，进行数据累加求和，再取平均值；

（4）求得均值后，将输入/输出核FIFO IP CORE中的缓存数据读出，利用方差计算公式，直接求取该组数据幅度方差，进而求得归一化幅度方差结果；

（5）将得到的归一化幅度方差结果由小到大排列，并将对应的位置序号存入memory型寄存器变量中，以供后续处理模块使用；

（6）将上述归一化幅度方差排序结果读出，并与事先确定的归一化幅度方差门限阙值δ=0.2进行比对，若读出的结果小于门限阙值δ，则认为该单元为特显点单元，反之该单元不为特显点单元；

（7）将读取上述特显点所在单元的DDR2SDRAM中的原始数据与特显点相邻回波单元的数据作共轭相乘，得到特显点初相的相位差估计值；

（8）采用查表法求取上述相位差估计值的复数相角；

（9）将上述各复数相角累加求和，得到该回波距离单元数据所需校正的相位误差phas，再次采用查表法即可求取相位补偿因子exp(-j*phas)，其中，j代表虚数单位；

（10）读取寄存器DDR2SDRAM中的原始数据，按方位向做傅立叶变换FFT处理，并将处理结果与上述相位补偿因子exp(-j*phas)进行复数相乘，之后再做傅立叶逆变换IFFT处理，弱化ISAR成像中杂波和噪声对图像的影响，得到聚焦效果良好的ISAR图像。

本发明具有以下优点：

第一，本发明以FPGA作为核心处理器，以寄存器DDR2SDRAM作为片外存储器。其FPGA芯片本身内嵌丰富的乘法器、RAM资源以及DSP处理器等，对基于数据流的定点数据处理，提高了处理速度和系统设计的灵活性。

第二，本发明充分发挥了FPGA高并行处理能力，降低整个系统的设计复杂度，减少系统功耗，并结合数据流水操作方式，节省了自聚焦实现的计算时间以及芯片内部资源，做到了高实时、高精度要求。

第三，本发明通过对多特显点单元的相位补偿，弱化了ISAR成像中杂波和噪声对图像的影响，改善了ISAR图像聚焦效果，实现了ISAR目标的自聚焦。

附图说明

图1是本发明的总流程图；

图2是本发明中排序处理子流程图；

图3是本发明中计算相位补偿因子的子流程图；

图4FPGA与MATLAB对舰船目标二维数据的自聚焦处理结果对比图。

具体实施方式：

下面结合附图对本发明做进一步的描述。

参照图1，本发明的具体实施步骤如下：

步骤1..沿方位向逐组读出寄存器DDR2SDRAM中的存储数据，送入FPGA中，并计算归一化幅度方差。

1.1）利用FPGA控制寄存器DDR2SDRAM的数据读写，并将该数据分为实部和虚部两路沿方位向送入FPGA中；

1.2）利用IP核生成的乘法器对实、虚部两路数据分别进行平方操作，并将平方结果相加求得实、虚部数据的平方和，再将平方和结果通过IP核生成的开方模块，求得各输入数据相应的幅度模值，幅度模值计算公式如下：

\sqrt{a^{2} + b^{2}}

其中，a表示输入复数数据的实部，b表示输入复数数据的虚部；

1.3）将每个数据的幅度模值同时赋值给两组变量，即第一组调用输入/输出核FIFO IP CORE进行数据缓存；第二组调用累加器核Accumulate IP CORE，进行数据累加求和，再求得幅度平均值；

1.4）将上述FIFO IP CORE缓存中的幅度模值读出，与相应方位向的幅度平均值相减，将相减结果利用IP核生成的乘法器进行平方操作，再利用IP核生成的累加器求平方和，最后除以数据个数求得相应方位向幅度方差，幅度方差公式如下:

δ = \frac{1}{N} Σ_{n = 0}^{N - 1} {[a (n) - A]}^{2}

其中，δ表示方差，N表示数据个数，a(n)表示第n个输入数据，A表示输入数据的平均值；

1.5）利用IP核生成的加法器求得同一方位向幅度方差与幅度平均值平方之和，再利用IP核生成的除法器，把幅度方差除以和值求得相应方位向的归一化幅度方差结果。

步骤2.利用memory型寄存器变量，实现归一化幅度方差结果的升序排列。

参照图2，本步骤的具体实现如下：

2.1）利用FPGA丰富的内嵌存储器资源，定义三个memory型寄存器变量分别为：原始数据向量remdata[m]、地址索引向量remaddr[m]、辅助地址索引向量remaddr_new[m]，其中m表示变量个数；remdata[m]直接存储归一化方差输入，不做其它任何操作；remaddr[m]记录数据索引位置，其首位置默认为索引地址1；remaddr_new[m]则主要配合remaddr[m]工作；

2.2）把remdata[m]中的归一化方差数据与remaddr[m]首位置索引数据进行比较：如果新输入数据较小，则将remaddr[m]中所有地址索引借助remaddr_new[m]依次向后推一个位置，并在remaddr_new[m]首位置记录新数据的地址索引；如果新数据比remaddr[m]中数据大，则将新数据与remaddr[m]中第二个位置索引数据进行比较，如果新输入数据较小，则将remaddr[m]中所有地址索引借助remaddr_new[m]依次再向后推一个位置，并在remaddr_new[m]首位置记录新数据的地址索引；如果新数据比remaddr[m]中数据大，则将新数据与remaddr[m]中再下一个位置索引数据进行比较，依次这样类推，直到新输入数据找到合适位置；完成比较后，将remaddr_new[m]中的地址索引重新赋值给remaddr[m]，此处因为只赋值给位置发生变化的部分，因而执行效率更高；

2.3）输出排序结果时，按remaddr[m]中的地址索引信号输出remdata[m]中数据，即完成了整个数据序列的升序排列。

步骤3.确定归一化方差门限，挑选特显点单元。

按上述地址索引读出排序结果，利用IP核生成的比较器把排序结果与事先确定的归一化幅度方差门限δ=0.2进行比对，如果该值小于此门限值，则说明该单元回波功率比杂波与噪声功率之和大很多，即可将该单元视为特显点单元，反之该单元不为特显点单元。

步骤4.利用特显点单元，求得最终各次距离单元回波所需的相位补偿因子。

参照图3，本步骤的具体实现如下：

4.1）量化反正切表，为便于FPGA硬件实现，经过计算要求定义域为[0，1024]，并通过商用软件MATLAB中量化反正切序如下：

e=([0:1/65535:1]*arctan(1024)*2¹³/phi),

该序列共包含65536个数据，保存该数据文件；

4.2）利用IP核生成ROM存储器，用上述经过量化的数据文件对ROM进行初始化操作，在FPGA工作时，自动加载；

4.3）利用FPGA控制寄存器DDR2SDRAM的数据读写，利用IP核生成的乘法器，将特显点所在单元的相邻回波数据进行共轭相乘，并将其结果与反正切ROM存储器一一映射，通过查表法方式求得幅角值，即从反正切ROM存储器中由共轭相乘结果即可查得对应幅角值；

4.4）利用IP核生成的累加器对幅角值进行累加求和，得到各次回波距离单元数据所需校正的相位误差；

4.5）量化正弦表、余弦表，在[0，2π]范围内，以步进长度2phi/4096选取4096个数据，并通过商用软件MATLAB量化这些数据对应的正、余弦值，保存为数据文件；

4.6）利用IP核生成ROM存储器，用上述保存的正、余弦数据文件初始化该ROM存储器，再通过查表法求得最终的相位补偿因子，即从正、余弦ROM存储器中由步骤4.4）的相位误差即可查得对应的补偿相位因子。

步骤5.利用相位补偿因子对各次距离单元回波进行相位补偿。

5.1）利用FPGA控制寄存器DDR2SDRAM的数据读写，利用IP核生成的傅立叶变换核FFT IP CORE完成数据从时域至频域的转换；

5.2）利用IP核生成的乘法器，将步骤4.6）求得的相位补偿因子与上述各次距离单元回波数据频域转换值进行复乘，再利用IP核生成的傅立叶逆变换核IFFT IPCORE将复乘结果转换回时域，从而完成整个自聚焦处理工作。

本发明的结果可以通过以下仿真测试进一步说明：

1.仿真内容

1.1）用FPGA对二维输入数据用本发明做自聚焦处理，并用商用软件Quartus II对FPGA结果做功能仿真，其中，输入数据是经过商用软件MATLAB前期量化处理过的数据，其距离向采样点数为4096，方位向采样点数为512，，即输入数据矩阵大小是4096×512，结果如图4(a)。

1.2）用商用软件MATLAB对二维输入数据用本发明做自聚焦处理。其中，输入数据不用量化，结果如图4(b)。

从图4(a)和图4(b)可以看出，用FPGA得到的自聚焦处理结果与MATLAB得到的自聚焦处理在强点方面相对偏差很小，满足精度要求。可见，本发明中可通过硬件实现，并能取得良好效果。

Claims

1.一种基于FPGA的自聚焦算法快速实现方法，包括如下步骤：

(1)将经过ISAR初步成像的复数结果图作为原始数据，存入FPGA中的寄存器DDR2SDRAM中；

(2)读取寄存器DDR2SDRAM中的数据，并利用求模计算公式，求解每个数据的幅度模值；

(3)将每个数据的幅度模值同时赋值给两组变量，即第一组调用输入/输出核FIFO IP CORE进行数据缓存；第二组调用累加器核Accumulate IP CORE，进行数据累加求和，再取平均值；

(4)求得均值后，将输入/输出核FIFO IP CORE中的缓存数据读出，利用方差计算公式，直接求取该组数据幅度方差，进而求得归一化幅度方差结果；

(5)将得到的归一化幅度方差结果由小到大排列，并将对应的位置序号存入memory型寄存器变量中，以供后续处理模块使用；

(6)将上述归一化幅度方差排序结果读出，并与事先确定的归一化幅度方差门限阙值δ＝0.2进行比对，若读出的结果小于门限阙值δ，则认为该结果为特显点，反之该结果不为特显点；

(7)将读取上述特显点所在单元的DDR2SDRAM中的原始数据与特显点相邻回波单元的数据作共轭相乘，得到特显点初相的相位差估计值；

(8)采用查表法求取上述相位差估计值的复数相角；

(9)将上述各复数相角累加求和，得到回波距离单元数据所需校正的相位误差phas，再次采用查表法即可求取相位补偿因子exp(-j*phas)，其中，j代表虚数单位；

(10)读取寄存器DDR2SDRAM中的原始数据，按方位向做傅立叶变换FFT处理，并将处理结果与上述相位补偿因子exp(-j*phas)进行复数相乘，之后再做傅立叶逆变换IFFT处理，弱化ISAR成像中杂波和噪声对图像的影响，得到聚焦效果良好的ISAR图像。

2.根据权利要求1所述的基于FPGA的自聚焦算法快速实现方法，其中所述步骤(2)的求模计算公式，是通过调用FPGA中的IP核来实现的，求模公式如下所示：

\sqrt{a^{2} + b^{2}}

其中，a表示原始复数数据的实部，b表示原始复数数据的虚部。

3.根据权利要求1所述的基于FPGA的自聚焦算法快速实现方法，其中所述步骤(4)中的方差计算公式，表示如下：

δ = \frac{1}{N} Σ_{n = 0}^{N - 1} {[a (n) - A]}^{2}

其中，δ表示方差，N表示数据个数，a(n)表示第n个输入数据，A表示输入数据的平均值。

4.根据权利要求1所述的基于FPGA的自聚焦算法快速实现方法，其中所述步骤(5)中的将得到的归一化幅度方差结果由小到大排列，是通过定义三个memory型寄存器变量分别为：remdata[m]、remaddr[m]、remaddr_new[m]，其中remdata[m]直接存储归一化方差输入；remaddr[m]记录数据索引位置，其首位置默认为索引地址1；remaddr_new[m]则主要配合remaddr[m]工作，把remdata[m]中的归一化方差数据与remaddr[m]首位置索引数据进行比较，如果新输入数据较小则借助remaddr_new[m]依次向后推一个位置索引，并在remaddr_new[m]首位置记录新数据的地址索引；如果新数据比remaddr[m]中数据大，则与remaddr[m]中第二个位置索引数据进行比较，依次这样类推，直到新输入数据找到合适位置；完成比较后，将remaddr_new[m]中的地址索引重新赋值给remaddr[m]。

5.根据权利要求1所述的基于FPGA的自聚焦算法快速实现方法，其中所述步骤(8)中的采用查表法求取上述相位差估计值的复数相角，是先把复数相角表量化为FPGA可识别的定点型数据，再由相位差估计值直接查取对应的复数相角值。

6.根据权利要求1所述的基于FPGA的自聚焦算法快速实现方法，其中所述步骤(10)中的傅立叶变换FFT处理和逆变换IFFT处理，均通过调用FPGA中的IP核实现，IP核的输入/输出序列均设为正序排列。