CN103247582A - 一种半导体突波抑制器封装体结构 - Google Patents

一种半导体突波抑制器封装体结构 Download PDF

Info

Publication number
CN103247582A
CN103247582A CN2013101731512A CN201310173151A CN103247582A CN 103247582 A CN103247582 A CN 103247582A CN 2013101731512 A CN2013101731512 A CN 2013101731512A CN 201310173151 A CN201310173151 A CN 201310173151A CN 103247582 A CN103247582 A CN 103247582A
Authority
CN
China
Prior art keywords
conducting strip
surge suppressor
protective layer
coat
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101731512A
Other languages
English (en)
Other versions
CN103247582B (zh
Inventor
张仓生
郭宗裕
王自强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUNSHAN SUNNY SEMICONDUCTOR CO Ltd
Original Assignee
KUNSHAN SUNNY SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUNSHAN SUNNY SEMICONDUCTOR CO Ltd filed Critical KUNSHAN SUNNY SEMICONDUCTOR CO Ltd
Priority to CN201310173151.2A priority Critical patent/CN103247582B/zh
Publication of CN103247582A publication Critical patent/CN103247582A/zh
Application granted granted Critical
Publication of CN103247582B publication Critical patent/CN103247582B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Fuses (AREA)

Abstract

本发明涉及一种半导体突波抑制器封装体结构，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在第一导电片、第二导电片和突波抑制器的外部，而保护层则包覆在涂覆层的外部，涂覆层的厚度小于突波抑制器的长度，而第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。本发明散热效果好、成本低、且具有绝缘、防水、耐高温、以及更好的可靠度的特点。

Description

一种半导体突波抑制器封装体结构
技术领域
本发明涉及一种半导体突波抑制器封装体结构，尤其是涉及一种具有高散热效果的半导体突波抑制器封装体结构，属于半导体技术领域。
背景技术
目前的半导体制备方法中所设计的突波抑制器封装体，皆采用锭粒型的环氧树脂(epoxy)进行封装。而采用锭粒型环氧树脂进行封装的方式需要使用模具机器进行合模，任何封装体样式或形状的改变，都必须大费周章的修改及更换模具，导致很大的工时耗费，并造成封装体结构设计上的自主性不佳。
半导体突波抑制器封装体采用锭粒型的环氧树脂进行组件封装的做法为：先将环氧树脂加温至软化温度，然后把软化的环氧树脂加压注射至模具里，并持续升温至树脂的玻璃化转移温度使树脂固化。因为树脂为一次性固化物质，经过玻璃化转移温度后的树脂便固定成型。而为求生产共享性，模具往往固定为一定大小。
图1为现有的轴式封装体的剖视图。
如图1所示：其为目前突波保护组件PT使用的一种轴式封装体ALP(Axial Lead Package)的剖面图。这种传统的封装方式，为了考虑共享性问题与可以容纳不同数量的突波保护组件PT堆栈进行封装，或者是以封装不同结构的产品来达到需要的瓦特数或产品特性，大多在轴式封装体ALP的设计结构上，将其长度拉长至预留较长的长度，以方便不同产品共享相同的模具。
如图1所示，突波保护组件PT的长度为Y1，轴式封装体ALP两端通常需预留长度分别为Y2及Y3的空间，使整个轴式封装体ALP长度成为Y1+Y2+Y3，其中Y2大于Y1，而且Y3大于Y1。
上述的现有的轴式封装体ALP，经常留有很大的浪费空间，并且又须迁就现成模具，使设计构想的发挥大打折扣。因此，便迫切需要设计一个高散热性、高可靠度、高稳定性及高设计弹性的半导体突波抑制器封装体结构。
发明内容
为解决现有技术的不足，本发明的目的在于提供一种具有高散热性、高可靠度、高稳定性及高设计弹性的半导体突波抑制器封装体结构。
为达到上述目的，本发明是通过以下的技术方案来实现的：
一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。
此外，还提供一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器包括至少两个PN接合型半导体晶粒和设置在相邻的PN接合型半导体晶粒之间且通过焊锡分别与相邻的PN接合型半导体晶粒电性相固接的导电铜片，所述的突波抑制器设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。
其中，上述的第一导电片和第二导电片均为铜片。
上述的涂覆层为凡立水（varnish）层，具有绝缘、防水、耐高温的功能。
上述的保护层材质为一次性固体粉末型环氧树脂。
而上述的第一引线和第二引线则均为实心铜线。
本发明的有益效果是：本发明所述的保护层厚度大幅减小，达到了更佳的散热效果；此外，本发明不须使用模具，达到节省成本并具有更好的生产便利性和设计灵活性；且本发明具有绝缘、防水、耐高温，以及更好的可靠度的特点。
附图说明  
图1为现有的轴式封装体的剖视图；
图2为本发明一实施例所述的一种半导体突波抑制器封装体结构剖视图；
图3为本发明一实施例所述的第一导电片和第二导电片剖视图；
图4为本发明一实施例所述的突波抑制器剖视图；
图5为本发明另一实施例所述的突波抑制器剖视图；
图6为本发明一实施例所述的涂覆层剖视图；
图7为本发明一实施例所述的保护层剖视图；
图8为本发明一实施例所述的半导体突波抑制器封装体结构保护层制作示意图；
图9为热通量与保护层厚度间的热传导关系图。
图中主要附图标记含义为：
100、半导体突波抑制器封装体结构
10、第一导电片
11、第一接合面
12、第一端面
20、第二导电片
21、第二接合面
22、第二端面
30、突波抑制器
31、第一连接面
32、第二连接面
40、涂覆层
50、保护层
60、第一引线
70、第二引线
80、导电铜片
ALP、轴式封装体
CD、第一导电片厚度
D、保护层厚度
HB、热本体
m1、m2、斜率值
PNS、PN接合型半导体晶粒
PR、粉末型环氧树脂
PT、突波保护组件
SD、焊锡
T1、T2、接触面温度
TA、环境温度
TCD、第一导电片温度
Y、突波抑制器长度。
具体实施方式
以下结合附图和具体实施方式对本发明进行具体的介绍。
图2为本发明一实施例所述的一种半导体突波抑制器封装体结构剖视图。
如图2所示：半导体突波抑制器封装体结构100，其包括：第一导电片10、第二导电片20、突波抑制器30、涂覆层40、保护层50、第一引线60和第二引线70。
图3为本发明一实施例所述的第一导电片和第二导电片剖视图。
如图3所示：第一导电片10，为一铜片，其具有一第一接合面11及与第一接合面11相对应的第一端面12。
同样，第二导电片20，为一铜片，与第一导电片10相对并分开设置，且所述的第二导电片20具有一第二接合面21及与第二结合面21相对应的第二端面22，第二接合面21与第一导电片10的第一接合面11相对。
图4为本发明一实施例所述的突波抑制器剖视图。
如图4所示：突波抑制器30，其为固设于第一导电片10及第二导电片20之间的一PN接合型半导体晶粒PNS所形成，用以吸收雷击或突波。突波抑制器30具有第一连接面31及相对且不相接触的第二连接面32，其中第一连接面31以焊锡SD与第一接合面11导电相密接，第二连接面32以焊锡SD与第二接合面21导电相密接。
图5为本发明另一实施例所述的突波抑制器剖视图。
如图5所示，另一种突波抑制器30’，其包括二个以上的PN接合型半导体晶粒PNS，并具有导电铜片80，所述的导电铜片80设置于每两个相邻的PN接合型半导体晶粒PNS之间，导电铜片80的两面分别以焊锡SD与该相邻的PN接合型半导体晶粒PNS电性相固接。
如图4和图5所述的PN接合型半导体晶粒PNS，均以符合国际规范雷击防护测试中Type-1的规格制造而成，可承受10/1000us的雷击冲击波，或以符合国际规范雷击防护测试中Type-2的规格制造而成，可承受8/20us的雷击冲击波，此二种PN接合型半导体晶粒PNS均符合国际规范IEC61643-1或UL1449雷击测试规范的要求。
Type-1规格的10/1000us雷击冲击波是指雷击冲击波的波形在时间为10微秒(us)时达到最大电流值，而在时间为1000微秒(us)时降至最大电流值的一半，并持续下降。
Type-2规格的8/20us的雷击冲击波是指雷击冲击波的波形在时间为8微秒(us)时达到最大电流值，而在时间为20微秒(us)时降至最大电流值的一半，并持续下降。
图6为本发明一实施例所述的涂覆层剖视图。
如图6所示：一种涂覆层40，其为绝缘、防水、耐高温的材质，用以包覆第一导电片10、第二导电片20及突波抑制器30的外部。涂覆层40可为一凡立水(varnish)层。
图7为本发明一实施例所述的保护层剖视图。
如图7所示：一种保护层50，其为绝缘物质所形成，用以包覆涂覆层40的外表面。保护层厚度D小于突波抑制器的长度Y。保护层50可为一次性固化粉末型环氧树脂PR通过固化形成。
图8为本发明一实施例所述的半导体突波抑制器封装体结构保护层制作示意图。
如图8所示：一种半导体突波抑制器封装体结构100的保护层50制作示意图，其将第一导电片10、第二导电片20、突波抑制器30、涂覆层40、第一引线60及第二引线70结合成为一本体，将本体加热至摄氏150度后成为一热本体HB，再将热本体HB接触粉末型环氧树脂PR使环氧树脂熔化并完全包覆热本体HB，待粉末型环氧树脂PR固化后便形成均匀的保护层50，且不再变形。
而如图7所示：保护层厚度D可随应用的需要，依照所接触的粉末型环氧树脂的量而决定，而且保护层厚度D的大小可以制造得比突波抑制器长度Y的大小来得小很多。在实际应用上，突波抑制器长度Y的大小约为2mm(毫米)，此时保护层厚度D大小约选择为0.5mm。保护层厚度D越小，半导体突波抑制器封装体结构100的散热能力越好。
图9为热通量与保护层厚度间的热传导关系图。
如图9所示：:热通量Q与保护层厚度D间的热传导关系图。其中热通量Q(heat flux，或称热流量)定义为如下公式所示： 
                          Q=-kA(dT/dx)
此公式中Q为热通量、k为导热系数、A为面积、dT为温度差、dx为距离差、dT/dx为随距离改变产生的温度变化，dT/dx可转换为温度T1与温度T2之间温度变化的斜率m。
如图9所示，为第一导电片10与保护层50接触面的热传导，因半导体突波抑制器封装体结构100的作动，使第一导电片10发热，且第一导电片温度TCD传达到保护层50与第一导电片10的接触面时具有接触面温度T1。而外部环境温度TA一般较第一导电片温度TCD低，保护层50与外部环境的接触面具有环境接触面温度T2。
如图9所示：在同样的环境参数下，将保护层50由厚度D1改变至厚度D2，则热传导的温度变化斜率m将由斜率值m1改变成为斜率值m2。斜率上升(m值较大或连接T1及T2的直线较陡)代表热通量Q上升，亦即，代表更佳的散热效果。
如图9所示：斜率值m2较斜率值m1大(线段较陡)，表示在保护层厚度D由厚度D1减少为厚度D2时，热通量Q增加，相对地增加了散热效果。而散热问题对于突波抑制器30或雷击突波保护器而言是相当重要的，在突波抑制器30或雷击突波保护器承受雷击时将产生高热能与高温度，而这些高热能与高温度必需要进行导热消散，良好的散热效果可以增加突波抑制器30或雷击突波保护器的防护能力以及操作信赖性与可靠度。
因为本发明的保护层厚度D可在制作时控制到很薄，相对于现有技术中如图1所示的轴式封装体ALP中厚度很大的Y2及Y3，本发明的保护层50拥有非常好的散热提升效果而可使本发明的半导体突波抑制器封装体结构100可以为产品带来更佳的质量保证。
再如图2所示，第一引线60可为一实心铜线，其一端导电固接于第一端面12，而且第一引线60的另一端穿过涂覆层40及保护层50并露出于保护层50的外部。
同样如图2所示，第二引线70也可为一实心铜线，其一端导电固接于第二端面22，而且第二引线70的另一端穿过涂覆层40及保护层50并露出于保护层50的外部。
本发明按照上述实施例进行了说明，应当理解，上述实施例不以任何形式限定本发明，凡采用等同替换或等效变换方式所获得的技术方案，均落在本发明的保护范围之内。 

Claims (10)

1.一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器为一PN接合型半导体晶粒，其设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。
2.根据权利要求1所述的一种半导体突波抑制器封装体结构，其特征在于，所述的第一导电片和第二导电片均为铜片。
3.根据权利要求1或2所述的一种半导体突波抑制器封装体结构，其特征在于，所述的涂覆层为凡立水层。
4.根据权利要求1或2所述的一种半导体突波抑制器封装体结构，其特征在于，所述的保护层材质为一次性固体粉末型环氧树脂。
5.根据权利要求1或2所述的一种半导体突波抑制器封装体结构，其特征在于，所述的第一引线和第二引线均为实心铜线。
6.一种半导体突波抑制器封装体结构，其特征在于，包括第一导电片、第二导电片、突波抑制器、涂覆层、保护层、第一引线和第二引线，所述的突波抑制器包括至少两个PN接合型半导体晶粒和设置在相邻的PN接合型半导体晶粒之间且通过焊锡分别与相邻的PN接合型半导体晶粒电性相固接的导电铜片，所述的突波抑制器设置在第一导电片和第二导电片中间，且分别与第一导电片和第二导电片以焊锡导电相连接，所述的涂覆层包覆在所述的第一导电片、第二导电片和突波抑制器的外部，而所述的保护层则包覆在涂覆层的外部，所述的涂覆层的厚度小于突波抑制器的长度，而所述的第一引线的一端与第一导电片连接，另一端穿过涂覆层和保护层露在外部，同样所述的第二导线的一端与第二导电片连接，另一端穿过涂覆层和保护层露在外部。
7.根据权利要求6所述的一种半导体突波抑制器封装体结构，其特征在于，所述的第一导电片和第二导电片均为铜片。
8.根据权利要求6或7所述的一种半导体突波抑制器封装体结构，其特征在于，所述的涂覆层为凡立水层。
9.根据权利要求6或7所述的一种半导体突波抑制器封装体结构，其特征在于，所述的保护层材质为一次性固体粉末型环氧树脂。
10.根据权利要求6或7所述的一种半导体突波抑制器封装体结构，其特征在于，所述的第一引线和第二引线均为实心铜线。
CN201310173151.2A 2013-05-10 2013-05-10 一种半导体突波抑制器封装体结构 Expired - Fee Related CN103247582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310173151.2A CN103247582B (zh) 2013-05-10 2013-05-10 一种半导体突波抑制器封装体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310173151.2A CN103247582B (zh) 2013-05-10 2013-05-10 一种半导体突波抑制器封装体结构

Publications (2)

Publication Number Publication Date
CN103247582A true CN103247582A (zh) 2013-08-14
CN103247582B CN103247582B (zh) 2015-07-01

Family

ID=48926992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310173151.2A Expired - Fee Related CN103247582B (zh) 2013-05-10 2013-05-10 一种半导体突波抑制器封装体结构

Country Status (1)

Country Link
CN (1) CN103247582B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531401A (zh) * 2013-10-14 2014-01-22 佛山市川东磁电股份有限公司 一种分体式焊接的磁控开关结构及其组装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201181701Y (zh) * 2008-04-18 2009-01-14 苏州固锝电子股份有限公司 轴向多晶粒柔性焊接的瞬态电压抑制器
CN201549505U (zh) * 2009-11-27 2010-08-11 中国振华集团永光电子有限公司 玻璃钝化封装瞬态电压抑制二极管结构
CN102403704A (zh) * 2011-11-16 2012-04-04 溧阳杰敏电子有限公司 过流过压保护器件
CN203300625U (zh) * 2013-05-10 2013-11-20 昆山东日半导体有限公司 一种半导体突波抑制器封装体结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201181701Y (zh) * 2008-04-18 2009-01-14 苏州固锝电子股份有限公司 轴向多晶粒柔性焊接的瞬态电压抑制器
CN201549505U (zh) * 2009-11-27 2010-08-11 中国振华集团永光电子有限公司 玻璃钝化封装瞬态电压抑制二极管结构
CN102403704A (zh) * 2011-11-16 2012-04-04 溧阳杰敏电子有限公司 过流过压保护器件
CN203300625U (zh) * 2013-05-10 2013-11-20 昆山东日半导体有限公司 一种半导体突波抑制器封装体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531401A (zh) * 2013-10-14 2014-01-22 佛山市川东磁电股份有限公司 一种分体式焊接的磁控开关结构及其组装方法

Also Published As

Publication number Publication date
CN103247582B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105610139A (zh) 一种采用盒式紧固组装结构的浪涌保护器
CN201435569Y (zh) 太阳能光伏接线盒
CN106098573A (zh) 半导体装置的制造方法
CN103247582B (zh) 一种半导体突波抑制器封装体结构
CN203300625U (zh) 一种半导体突波抑制器封装体结构
CN105199646A (zh) 一种防静电阻燃电路板
CN103617852A (zh) 一种贴片式功率型热敏电阻元件及其制造方法
CN201345266Y (zh) 表面贴装高分子ptc热敏电阻器
CN203367261U (zh) 功率模块
CN202272841U (zh) 用于导热的压敏胶带
CN211350243U (zh) 电表用绝缘抗击穿热敏电阻
CN107910145A (zh) 一种嵌入式压敏电阻及其制作工艺
CN211929174U (zh) 一种热保护型压敏电阻
CN101661818B (zh) 热敏电阻
CN204303488U (zh) 一种热保护型压敏电阻
CN102347246A (zh) 一种散热性能优良的芯片封装方法
CN203895272U (zh) 一种钽电容器
CN205115366U (zh) 一种防静电阻燃电路板
CN217114005U (zh) 一种高性能大功率抗浪涌热敏电阻器
CN204088293U (zh) 半导体芯片封装结构
CN110164826A (zh) 一种功率模块及电子设备
TWM458018U (zh) 半導體突波抑制器封裝體結構
CN203982955U (zh) 电抗器装置
CN113013106B (zh) 智能功率模块及其制备方法、包含该智能功率模块的电器
CN203895533U (zh) 保护电阻及防爆电池

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20200510

CF01 Termination of patent right due to non-payment of annual fee