CN103246554A - 基于图形处理单元的布线方法及其系统 - Google Patents
基于图形处理单元的布线方法及其系统 Download PDFInfo
- Publication number
- CN103246554A CN103246554A CN2013101241388A CN201310124138A CN103246554A CN 103246554 A CN103246554 A CN 103246554A CN 2013101241388 A CN2013101241388 A CN 2013101241388A CN 201310124138 A CN201310124138 A CN 201310124138A CN 103246554 A CN103246554 A CN 103246554A
- Authority
- CN
- China
- Prior art keywords
- wiring
- graphics processing
- processing unit
- node
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及集成电路设计,公开了一种基于图形处理单元的布线方法及其系统。本发明中,利用图形处理单元的超级并行处理能力,将传统集成电路布线方法中最核心的优先队列去除,改以同时监控布线资源图中每个结点的状态来进行布线搜索,通过这种做法,布线的时间只与布线路径的长度有关,与布线空间的大小无关,并且能对单一连线使用成百上千的处理单元进行同时布线,布线速度要远快于当前已知的任何其他方法,且不牺牲整个系统的结果性能。此外,将整个布线分为总体布线和详细布线,进一步加快了整个布线速度并且使图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
Description
技术领域
本发明涉及集成电路设计领域,特别涉及集成电路的布线方法及其系统。
背景技术
在专用集成电路布线系统,以及可编程逻辑器件布线系统中,由于需要处理的器件数目可高达上千万,因此布线通常是整个集成电路物理设计流程中最耗时的一部分。在实际应用中,布线系统常常要用几天的时间才能完成一个几百万根线网的布线。在目前所有的布线技术中,单一线网的连线速度与集成电路芯片的布线资源图的大小相关,越大型、越复杂的电路,布线速度越慢。
集成电路的连线方案中,最广泛被应用的是李氏迷宫布线系统(Lee’sMaze)和基于李氏方法改进的A*布线系统,并且在不丢失最优解的前提下,A*是目前所知的最快的布线方法。但是本发明的发明人发现,A*方法使用优先队列对结点的费用进行管理,这使得布线搜索是一个串行过程,最终的布线时间不仅与包含起点、终点的搜索空间(三维)大小有关,也与搜索过程中结点的实际费用和期望费用之误差有关。
此外,当前的集成电路布线方法都是基于计算机中央处理单元的串行处理特性来设计,中央处理单元是计算机中处理基本算术、逻辑和输入输出的硬件结构,它是当前计算机系统的最核心的单元。虽然最新的中央处理单元具有多线程的特性,但是设计一个多线程的布线方法并不容易。现知的各种多线程布线方法都是在不同电路线网上进行并行计算,同一线网的布线仍然交与同一计算机处理单元进行串行处理。比如当有1000根线网需要布线,而中央处理单元可以同时开启8个线程,那么在同一时间,每个线程仍然只处理一根线网,总共有8根线网可以被同时布线。对于每根线网来说,它的布线速度并没有加快。而且由于中央处理单元的并行计算的能力相当有限,所以集成电路布线用多线程进行加速的效果也是有限的。
发明内容
本发明的目的在于提供一种基于图形处理单元的布线方法及其系统,利用图形处理单元的超并行处理能力进行布线,大大缩短了布线时间,获得比传统布线快一个量级以上的布线速度,并且不牺牲整个系统的结果性能。
为解决上述技术问题,本发明的实施方式公开了一种基于图形处理单元的布线方法,包括以下步骤:
信息输入步骤输入逻辑连接信息;
总体布线资源图构造步骤总体布线单元根据该逻辑连接信息构造总体布线资源图;
总体布线步骤超并行布线器根据该逻辑连接信息和该总体布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控该总体布线资源图中每个结点的状态进行布线搜索,从而完成布线连接;
详细布线资源图构造步骤详细布线单元根据该逻辑连接信息在经过布线的该总体布线资源图基础上构造详细布线资源图;
详细布线步骤该超并行布线器根据该逻辑连接信息和该详细布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控该详细布线资源图中每个结点的状态进行布线搜索,从而完成布线连接;
输出步骤输出完成布线的详细布线资源图。
本发明的实施方式还公开了一种基于图形处理单元的布线系统,包括:
输入单元,用于输入逻辑连接信息;
总体布线单元,用于根据该逻辑连接信息构造总体布线资源图并调用超并行布线器进行布线;
详细布线单元,用于根据该逻辑连接信息在经过布线的该总体布线资源图基础上构造详细布线资源图并调用该超并行布线器进行布线;
输出单元,用于输出完成布线的上述详细布线资源图;以及
超并行布线器,用于根据该逻辑连接信息和上述布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控上述布线资源图中每个结点的状态进行布线搜索,从而完成布线连接。
本发明实施方式与现有技术相比,主要区别及其效果在于:
本发明利用图形处理单元的超级并行处理能力,将传统集成电路布线方法中最核心的优先队列去除,改以同时监控布线资源图中每个结点的状态来进行布线搜索,通过这种做法,布线的时间只与布线路径的长度有关,与布线空间的大小无关,并且能对单一连线使用成百上千的处理单元进行同时布线,布线速度要远快于当前已知的任何其他方法,且不牺牲整个系统的结果性能。
进一步地,在布线前检查上述布线资源图的线网是否已布且无布线冲突,并将需要布线的线网拷贝入上述图形处理单元中,进一步提高图形处理单元的处理速度。
进一步地,上述图形处理单元内存中的数据只是原布线资源图数据的一个精简子集,其中只包含结点编号和边费用,进一步提高图形处理单元的处理速度。
进一步地,将整个布线分为总体布线和详细布线,加快了整个布线速度并且使上述图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
附图说明
图1是本发明第一实施方式中一种基于图形处理单元的布线方法的流程示意图;
图2是本发明第一实施方式中一种基于图形处理单元的布线方法中的布线步骤的流程示意图;
图3是本发明第一实施方式中图形处理单元的并行搜索方法示意图;
图4是本发明第三实施方式中一种基于图形处理单元的布线系统的结构示意图;
图5是本发明第三实施方式中一种基于图形处理单元的布线系统的结构示意图;
图6是本发明第三实施方式中一种基于图形处理单元的布线系统中的超并行布线器的结构示意图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明第一实施方式涉及一种基于图形处理单元的布线方法。图1是该基于图形处理单元的布线方法的流程示意图。如图1所示,该基于图形处理单元的布线方法包括以下步骤:
信息输入步骤输入逻辑连接信息。
在本实施方式中,该逻辑连接信息包括电路网表、工艺参数和器件位置信息等。可以理解,在本发明的其他实施方式中,还可以包括其他布线需要的信息,不限于上述的信息。
总体布线资源图构造步骤总体布线单元根据该逻辑连接信息构造总体布线资源图。
在专用集成电路和可编程逻辑器件电路中,根据集成电路生产的工艺参数,不同的区域具有不同的布线容量。将电路中所有区域的布线容量计算出来,并根据区域的具体物理位置构造的图称为布线资源图,在该图中,结点是不同的布线区域,边是连接不同布线区域的布线资源,边的费用是布线资源的数量多少,布线资源少的边所对应的费用较高。
总体布线步骤超并行布线器根据该逻辑连接信息和该总体布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控该总体布线资源图中每个结点的状态进行布线搜索,从而完成布线连接。
根据电路的逻辑网表,从某一器件的输出端口所在的布线资源图结点,通过一系列的布线资源图的边,到达网表制定的其他器件输入端口所在的结点的路径被称为集成电路布线。实现逻辑网表的物理布线方案可能有很多,每一方案中涉及的布线边的费用总和被定为该方案的费用。在所有方案中,费用最小的方案是该逻辑线网的最优布线。
详细布线资源图构造步骤详细布线单元根据该逻辑连接信息在经过布线的该总体布线资源图基础上构造详细布线资源图;
详细布线步骤该超并行布线器根据该逻辑连接信息和该详细布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控该详细布线资源图中每个结点的状态进行布线搜索,从而完成布线连接;
其中,总体布线和详细布线的区别在于相应布线资源图的精度:总体布线资源图的结点是集成电路中的不同布线区域,边是区域间的分割线,边的费用决定于区域之间的布线资源数;详细布线资源图的结点是集成电路的预规划的布线格点、或者可编程逻辑器件中预制的线轨和连接器件,边是布线格点之间的金属连线,边的费用为该金属连线的相关属性(如导电性等)。总体布线和详细布线都调用相同的超并行布线器来进行线网连接。总体布线基于简化的信息进行布线,速度较快;详细布线在总体布线的基础上进行布线,可大大加快其布线速度。并且对于超大集成电路中的全局大线网,由于我们将布线方法分为总体布线和详细布线,因此将这些全局大线网划分为了一段一段的小线网,从而几乎不存在一个线网的覆盖区域不能完整传入图形处理单元内存的情况。但是作为系统的应急方案,当出现图形处理单元内存不足以覆盖待布线网的情况时,我们就运用中央处理单元来连接该线网。
可以理解,在本发明的其他实施方式中,可以不分为总体布线和详细布线,也能实现本发明的方案。
输出步骤输出完成布线的上述详细布线资源图。
具体地说:
如图2所示,上述布线步骤包括以下步骤:
步骤a上述超并行布线器检查该布线资源图的线网是否已布且无布线冲突,若是,则结束布线,若否,则确定待布线网。该待布线网包括未布线网和有布线冲突的线网,该超并行布线器将确定的相应有布线冲突的线网进行拆线重布。
步骤b上述超并行布线器将确定的待布线网覆盖的布线区域拷贝入上述图形处理单元中。
在本实施方式中,优选地,线网覆盖区域是一个矩形区域,能够覆盖线网的所有端点。可以理解,在本发明的其他实施方式中,可根据实际情况采用其他形状的线网覆盖区域。
步骤c上述图形处理单元同时监控该布线区域中每个结点的状态进行布线搜索,从而完成布线连接。
步骤d上述超并行布线器输出布线结果并更新该布线资源图,即将上述布线区域的新线网替换原线网,返回步骤a。
在步骤c中,上述图形处理单元同时监控布线区域中每个结点状态,并同步处理。
在布线前检查上述布线资源图的线网是否已布且无布线冲突,并将需要布线的线网拷贝入上述图形处理单元中,进一步提高了图形处理单元的处理速度。
可以理解,在布线前不经检查,直接将整个线网拷贝入上述图形处理单元中,也能实现本发明的技术方案。
初始时,上述图形处理单元设置起始结点的费用为0、结点状态为搜索边缘状态,设置其余结点费用为无穷大、结点状态为未搜索状态。
当结点的状态为搜索边缘状态时,上述图形处理单元计算该结点的相邻结点费用,若计算的相邻结点费用比原相邻结点费用小,则更新该相邻结点费用并将该相邻结点状态设置为搜索边缘状态,在处理完该结点后,将该结点状态设置为搜索完成状态。
上述图形处理单元重复处理结点状态为搜索边缘状态的结点,直到发现终点结点。
由上可以看到,本发明提出的超级并行处理器的核心是基于图形处理单元的超并行搜索布线方法,在一个优选的例子中,该超并行搜索布线方法用伪语言描述如下:
在该超级并行搜索方法中,利用众多的图形处理单元以及每个单元能分出的大量子线程去监控每个结点的状态。当一个结点的状态为wave_front=TRUE(搜索边缘状态)时,对应该结点的线程就在下一次同步处理时计算该结点的相邻结点的费用,如果该费用比原相邻结点的费用小(除了起始结点,所有结点的初始费用为无穷大),那么该相邻结点的费用就会被更新,而该相邻结点的状态会被置位wave_front=TRUE(搜索边缘状态)。一个结点在经历过一次wave_front=TRUE(搜索边缘状态)的扩展后,会变为visited=TRUE状态(搜索完成状态)。该超级并行搜索方法的图例如图3,其中A结点为第一次扩展的搜索边缘结点,B结点为第二次扩展的搜索边缘结点,C结点为第三次扩展的搜索边缘结点。在图中,从起点开始,第一次搜索就同步访问了标记为A的四个新结点;第二次搜索同步访问了新的8个被标记为B的结点;第三次搜索发现了包括终点在内的其他新结点。整个布线方法的时间与从起点到终点的路径长度有关,而与布线空间的大小无关。
从以上论述中可以看出,超级并行搜索算法的处理能力与当前图形处理单元的并行能力直接有关。当前图形处理器含有3072个图形处理单元,每个处理单元可以同时运行上百个线程,这使得图形处理器可以同时进行十万量级的简单运算。如果我们的布线资源图拥有超过这个额度的结点数,那么我们可以让一个线程监控多个结点,由于在每一次扩展时,大多数结点都不会有实质的扩展需求,因此超级并行搜索算法的有效性不会受影响。
本发明利用图形处理单元的超级并行处理能力,将传统集成电路布线方法中最核心的优先队列去除,改以同时监控布线资源图中每个结点的状态来进行布线搜索,通过这种做法,布线的时间只与布线路径的长度有关,与布线空间的大小无关,并且能对单一连线使用成百上千的处理单元进行同时布线,布线速度要远快于当前已知的任何其他方法,且不牺牲整个系统的结果性能。此外,将整个布线分为总体布线和详细布线,进一步加快了整个布线速度并且使图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
本发明第二实施方式涉及一种基于图形处理单元的布线方法。
第二实施方式在第一实施方式的基础上进行了改进,主要改进之处在于上述图形处理单元内存中的数据只是原布线资源图数据的一个精简子集,其中只包含结点编号和边费用,可进一步提高图形处理单元的处理速度,具体地说:
将上述待布线网覆盖的布线区域精简后拷贝入上述图形处理单元,精简后的布线区域由结点编号和边的费用信息组成。
由于图形处理单元的内存通常比中央处理单元要少,因此我们传入图形处理单元的布线图只包括结点的编号和边的费用信息,较少的资源图信息也有助于加快内存拷贝的速度。可以理解,也可将未精简的布线区域拷贝入图形处理单元中进行处理,也能实现本发明的技术方案。
本发明的各方法实施方式均可以以软件、硬件、固件等方式实现。不管本发明是以软件、硬件、还是固件方式实现,指令代码都可以存储在任何类型的计算机可访问的存储器中(例如永久的或者可修改的,易失性的或者非易失性的,固态的或者非固态的,固定的或者可更换的介质等等)。同样,存储器可以例如是可编程阵列逻辑(Programmable Array Logic,简称“PAL”)、随机存取存储器(Random Access Memory,简称“RAM”)、可编程只读存储器(Programmable Read Only Memory,简称“PROM”)、只读存储器(Read-Only Memory,简称“ROM”)、电可擦除可编程只读存储器(Electrically Erasable Programmable ROM,简称“EEPROM”)、磁盘、光盘、数字通用光盘(Digital Versatile Disc,简称“DVD”)等等。
本发明第三实施方式涉及一种基于图形处理单元的布线系统。图4,图5是该基于图形处理单元的布线系统的结构示意图。如图5所示,该基于图形处理单元的布线系统包括:
输入单元,用于输入逻辑连接信息。
在本实施方式中,该逻辑连接信息包括电路网表、工艺参数和器件位置信息等。可以理解,在本发明的其他实施方式中,还可以包括其他布线需要的信息,不限于上述信息。
总体布线单元,用于根据该逻辑连接信息构造总体布线资源图并调用超并行布线器进行布线;
详细布线单元,用于根据该逻辑连接信息在经过布线的该总体布线资源图基础上构造详细布线资源图并调用该超并行布线器进行布线;
输出单元,用于输出完成布线的上述详细布线资源图;以及
超并行布线器,用于根据该逻辑连接信息和上述布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,上述图形处理单元同时监控上述布线资源图中每个结点的状态进行布线搜索,从而完成布线连接。
可以理解,在本发明的其他实施方式中,可以不分为总体布线单元和详细布线单元,也能实现本发明的方案。
具体地说:
如图6所示,上述超并行布线器包括:
检查单元,用于检查该布线资源图的线网是否已布并且无布线冲突。
确定单元,用于若该线网未布或有布线冲突,则确定待布线网。
拷贝单元,用于将确定的待布线网覆盖的布线区域拷贝入上述图形处理单元中。
图形处理单元,用于同时监控该待布线网覆盖的布线区域中每个结点的状态进行布线搜索,从而完成布线连接。
输出更新单元,用于输出布线结果并更新该布线资源图。
在布线前检查上述布线资源图的线网是否已布且无布线冲突,并将需要布线的线网拷贝入上述图形处理单元中,进一步提高图形处理单元的处理速度。
可以理解,在布线前不经检查,直接将整个线网拷贝入上述图形处理单元中,也能实现本发明的技术方案。
其中上述图形处理单元同时监控每个结点状态,并同步处理。
初始时,上述图形处理单元设置起始结点的费用为0、结点状态为搜索边缘状态,设置其余结点费用为无穷大、结点状态为未搜索状态。
当结点的状态为搜索边缘状态时,图形处理单元计算该结点的相邻结点费用,若计算的相邻结点费用比原相邻结点费用小,则更新该相邻结点费用并将该相邻结点状态设置为搜索边缘状态,在处理完该结点后,将该结点状态设置为搜索完成状态。
图形处理单元重复处理结点状态为搜索边缘状态的结点,直到发现终点结点。
优选地,如图4所示,上述系统可由中央处理单元和多个图形处理单元实现,这些图形处理单元与该中央处理单元并行电连接;
上述中央处理单元,用于向上述图形处理单元输出布线信息;
上述图形处理单元,用于将根据上述中央处理单元输入的布线信息进行并行布线得到的布线结果输出给上述中央处理单元。
本发明利用图形处理单元的超级并行处理能力,将传统集成电路布线方法中最核心的优先队列去除,改以同时监控布线资源图中每个结点的状态来进行布线搜索,通过这种做法,布线的时间只与布线路径的长度有关,与布线空间的大小无关,并且能对单一连线使用成百上千的处理单元进行同时布线,布线速度要远快于当前已知的任何其他方法,且不牺牲整个系统的结果性能;并且将整个布线分为总体布线和详细布线,进一步加快了整个布线速度并且使图形处理单元的内存足以负荷当前超大规模集成电路的应用需要。
第一实施方式是与本实施方式相对应的方法实施方式,本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一实施方式中。
本发明第四实施方式涉及一种基于图形处理单元的布线系统。
第四实施方式在第三实施方式的基础上进行了改进,主要改进之处在于上述图形处理单元内存中的数据只是原布线资源图数据的一个精简子集,其中只包含结点编号和边费用,进一步提高图形处理单元的处理速度,具体地说:
在上述超并行布线器中添加精简单元,用于精简上述待布线网覆盖的布线区域,精简后的布线区域由结点编号和边的费用信息组成,而上述拷贝单元将该精简后的布线区域拷贝入上述图形处理单元中。
可以理解,也可将未精简的布线区域拷贝入图形处理单元中进行处理,也能实现本发明的技术方案。
第二实施方式是与本实施方式相对应的方法实施方式,本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第二实施方式中。
近年来图形处理单元的广泛应用,使得很多问题可以用一种新的角度去解决。与传统的中央处理单元比较,图形处理单元具有强大的同步处理功能,可以同时有成百上千的微处理器进行数学运算。本发明利用当前图形处理单元的超级并行处理能力,重新设计集成电路的布线方法和系统,做到对单一连线也能用成百上千的处理单元进行同时布线,大大改善集成电路、可编程逻辑器件的布线速度。
需要说明的是,本发明各设备实施方式中提到的各单元都是逻辑单元,在物理上,一个逻辑单元可以是一个物理单元,也可以是一个物理单元的一部分,还可以以多个物理单元的组合实现,这些逻辑单元本身的物理实现方式并不是最重要的,这些逻辑单元所实现的功能的组合才是解决本发明所提出的技术问题的关键。此外,为了突出本发明的创新部分,本发明上述各设备实施方式并没有将与解决本发明所提出的技术问题关系不太密切的单元引入,这并不表明上述设备实施方式并不存在其它的单元。
还需要说明的是,在本专利的权利要求和说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (10)
1.一种基于图形处理单元的布线方法,其特征在于,包括以下步骤:
信息输入步骤输入逻辑连接信息;
总体布线资源图构造步骤总体布线单元根据所述逻辑连接信息构造总体布线资源图;
总体布线步骤超并行布线器根据所述逻辑连接信息和所述总体布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,所述图形处理单元同时监控所述总体布线资源图中每个结点的状态进行布线搜索,从而完成布线连接;
详细布线资源图构造步骤详细布线单元根据所述逻辑连接信息在经过布线的所述总体布线资源图基础上构造详细布线资源图;
详细布线步骤所述超并行布线器根据所述逻辑连接信息和所述详细布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,所述图形处理单元同时监控所述详细布线资源图中每个结点的状态进行布线搜索,从而完成布线连接;
输出步骤输出完成布线的所述详细布线资源图。
2.根据权利要求1所述的基于图形处理单元的布线方法,其特征在于,所述布线步骤包括以下步骤:
步骤a所述超并行布线器检查所述布线资源图的线网是否已布且无布线冲突,若是,则结束布线,若否,则确定待布线网;
步骤b所述超并行布线器将确定的待布线网覆盖的布线区域拷贝入所述图形处理单元中;
步骤c所述图形处理单元同时监控所述待布线网覆盖的布线区域中每个结点的状态进行布线搜索,从而完成布线连接;
步骤d所述超并行布线器输出布线结果并更新所述布线资源图,返回步骤a。
3.根据权利要求2所述的基于图形处理单元的布线方法,其特征在于,在步骤c中,所述图形处理单元同时监控所述布线区域中每个结点状态,并同步处理;
初始时所述图形处理单元设置起始结点的费用为0、结点状态为搜索边缘状态,设置其余结点费用为无穷大、结点状态为未搜索状态;
当所述结点的状态为搜索边缘状态时,所述图形处理单元计算该结点的相邻结点费用,若计算的相邻结点费用比原相邻结点费用小,则更新该相邻结点费用并将该相邻结点状态设置为搜索边缘状态,在处理完该结点后,将该结点状态设置为搜索完成状态;
所述图形处理单元重复处理结点状态为搜索边缘状态的结点,直到发现终点结点。
4.根据权利要求2或3所述的基于图形处理单元的布线方法,其特征在于,所述待布线网覆盖的布线区域精简后拷贝入所述图形处理单元,精简后的布线区域由结点编号和边的费用信息组成。
5.根据权利要求1至3中任一项所述的基于图形处理单元的布线方法,其特征在于,所述总体布线资源图的结点是布线区域,边是布线区域间的分割线,边的费用决定于布线区域间的布线资源数;
所述详细布线资源图的结点是预规划的布线格点,边是布线格点间的连线,边的费用为所述连线的相关属性。
6.根据权利要求1至3中任一项所述的基于图形处理单元的布线方法,其特征在于,所述逻辑连接信息包括电路网表、工艺参数和器件位置信息。
7.一种基于图形处理单元的布线系统,其特征在于,包括:
输入单元,用于输入逻辑连接信息;
总体布线单元,用于根据所述逻辑连接信息构造总体布线资源图并调用超并行布线器进行布线;
详细布线单元,用于根据所述逻辑连接信息在经过布线的所述总体布线资源图基础上构造详细布线资源图并调用所述超并行布线器进行布线;
输出单元,用于输出完成布线的所述详细布线资源图;以及
超并行布线器,用于根据所述逻辑连接信息和所述布线资源图进行布线并输出布线结果,其中该超并行布线器包括图形处理单元,所述图形处理单元同时监控所述布线资源图中每个结点的状态进行布线搜索,从而完成布线连接。
8.根据权利要求7所述的基于图形处理单元的布线系统,其特征在于,所述超并行布线器包括:
检查单元,用于检查所述布线资源图的线网是否已布并且无布线冲突;
确定单元,用于若所述线网未布或有布线冲突,则确定待布线网;
拷贝单元,用于将确定的待布线网覆盖的布线区域拷贝入所述图形处理单元中;
图形处理单元,用于同时监控所述待布线网覆盖的布线区域中每个结点的状态进行布线搜索,从而完成布线连接;
输出更新单元,用于输出布线结果并更新所述布线资源图。
9.根据权利要求8所述的基于图形处理单元的布线系统,其特征在于,所述超并行布线器还包括精简单元,用于精简所述待布线网覆盖的布线区域,精简后的布线区域由结点编号和边的费用信息组成,所述拷贝单元将该精简后的布线区域拷贝入所述图形处理单元中;
所述图形处理单元用于同时监控每个结点状态,并同步处理;
所述图形处理单元初始时设置起始结点的费用为0、结点状态为搜索边缘状态,设置其余结点费用为无穷大、结点状态为未搜索状态;
当所述结点的状态为搜索边缘状态时,所述图形处理单元计算该结点的相邻结点费用,若计算的相邻结点费用比原相邻结点费用小,则更新该相邻结点费用并将该相邻结点状态设置为搜索边缘状态,在处理完该结点后,将该结点状态设置为搜索完成状态;
所述图形处理单元重复处理结点状态为搜索边缘状态的结点,直到发现终点结点。
10.根据权利要求7至9中任一项所述的基于图形处理单元的布线系统,其特征在于,所述逻辑连接信息包括电路网表、工艺参数和器件位置信息;
所述总体布线资源图的结点是布线区域,边是布线区域间的分割线,边的费用决定于布线区域间的布线资源数;
所述详细布线资源图的结点是预规划的布线格点,边是布线格点间的连线,边的费用为所述连线的相关属性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101241388A CN103246554A (zh) | 2013-04-10 | 2013-04-10 | 基于图形处理单元的布线方法及其系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101241388A CN103246554A (zh) | 2013-04-10 | 2013-04-10 | 基于图形处理单元的布线方法及其系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103246554A true CN103246554A (zh) | 2013-08-14 |
Family
ID=48926085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101241388A Pending CN103246554A (zh) | 2013-04-10 | 2013-04-10 | 基于图形处理单元的布线方法及其系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103246554A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750885A (zh) * | 2013-12-29 | 2015-07-01 | 北京华大九天软件有限公司 | 集成电路版图布线中引脚布线资源预分配方法 |
CN105205205A (zh) * | 2015-08-18 | 2015-12-30 | 北京大学 | 基于网表位置信息最优划分的fpga粗粒度并行布线方法 |
CN107194075A (zh) * | 2017-05-24 | 2017-09-22 | 上海安路信息科技有限公司 | 可编程逻辑器件的连线结构以及布线布局系统和方法 |
CN111062180A (zh) * | 2019-11-08 | 2020-04-24 | 深圳市紫光同创电子有限公司 | 一种fpga布线方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185722B1 (en) * | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
CN102819664A (zh) * | 2012-07-18 | 2012-12-12 | 中国人民解放军国防科学技术大学 | 一种基于图形处理单元的影响最大化并行加速方法 |
-
2013
- 2013-04-10 CN CN2013101241388A patent/CN103246554A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6185722B1 (en) * | 1997-03-20 | 2001-02-06 | International Business Machines Corporation | Three dimensional track-based parasitic extraction |
CN102819664A (zh) * | 2012-07-18 | 2012-12-12 | 中国人民解放军国防科学技术大学 | 一种基于图形处理单元的影响最大化并行加速方法 |
Non-Patent Citations (2)
Title |
---|
周文广: "《基于Dijkstra 的自动布线算法的优化及其应用研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
崔阿军: "《FPGA布局布线算法的改进与实现》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104750885A (zh) * | 2013-12-29 | 2015-07-01 | 北京华大九天软件有限公司 | 集成电路版图布线中引脚布线资源预分配方法 |
CN105205205A (zh) * | 2015-08-18 | 2015-12-30 | 北京大学 | 基于网表位置信息最优划分的fpga粗粒度并行布线方法 |
CN105205205B (zh) * | 2015-08-18 | 2018-08-28 | 北京大学 | 基于网表位置信息最优划分的fpga粗粒度并行布线方法 |
CN107194075A (zh) * | 2017-05-24 | 2017-09-22 | 上海安路信息科技有限公司 | 可编程逻辑器件的连线结构以及布线布局系统和方法 |
CN111062180A (zh) * | 2019-11-08 | 2020-04-24 | 深圳市紫光同创电子有限公司 | 一种fpga布线方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6875557B2 (ja) | サービス・データをブロックチェーン・システムに書き込むための方法およびデバイス | |
JP6793838B2 (ja) | ブロックチェーンベースのデータ処理方法および装置 | |
Vineet et al. | Fast minimum spanning tree for large graphs on the GPU | |
KR101703797B1 (ko) | 벡터 소팅 알고리즘 및 다른 알고리즘들을 지원하기 위한 트리 구조를 갖춘 기능 유닛 | |
TW202016770A (zh) | 資料處理方法及裝置 | |
Besta et al. | Log (graph) a near-optimal high-performance graph representation | |
JP4953526B2 (ja) | タイミング優先でセル配置するlsiのレイアウト方法及びその装置 | |
CN103246554A (zh) | 基于图形处理单元的布线方法及其系统 | |
CN111324777A (zh) | 用于分片创建的装置和系统 | |
CN112347716B (zh) | 基于q学习的电网脆弱点检测方法、系统、设备及介质 | |
Bridgeman et al. | Turn-regularity and optimal area drawings of orthogonal representations | |
CN106709503A (zh) | 一种基于密度的大型空间数据聚类算法k‑dbscan | |
CN104268243A (zh) | 一种位置数据处理方法及装置 | |
Holst et al. | Scan test power simulation on GPGPUs | |
JP2006139427A (ja) | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 | |
CN114723014A (zh) | 张量切分模式的确定方法、装置、计算机设备及介质 | |
US9899088B1 (en) | Content addressable memory decomposition | |
Kaczmarski et al. | Improving high-performance GPU graph traversal with compression | |
Cong et al. | A new enhanced SPFD rewiring algorithm | |
CN203204602U (zh) | 基于图形处理单元的布线系统 | |
Zhou | A practical scalable shared-memory parallel algorithm for computing minimum spanning trees | |
Chakraborty et al. | Design of a reliable cache system for heterogeneous CMPs | |
CN103150461A (zh) | 用于集成电路设计的并行综合方法及其系统 | |
CN109196465A (zh) | 双精度浮点运算 | |
Shao et al. | Processing grid-format real-world graphs on DRAM-based FPGA accelerators with application-specific caching mechanisms |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130814 |
|
RJ01 | Rejection of invention patent application after publication |