CN103234566A

CN103234566A - 一种任意速比精粗组合编码器

Info

Publication number: CN103234566A
Application number: CN2013101703438A
Authority: CN
Inventors: 杨波
Original assignee: Foshan University
Current assignee: Foshan University
Priority date: 2013-05-09
Filing date: 2013-05-09
Publication date: 2013-08-07

Abstract

本发明涉及长度或角度计量技术领域，公开一种任意速比精粗组合编码器，包括：第一、第二、第三、第四、四片EPROM；其中，所述第一EPROM、第二EPROM都与粗输入通道和精输入通道相连，分别用来取出任意速比精粗组合编码器高整数位和进行余数输出；所述第三ERROM、第四EPROM都与精输入通道和第二EPROM输出的余数相连，分别用来进行任意速比精粗组合编码器中间位和最后位取出。与现有技术相比，本发明提供的一种任意速比精粗组合编码器具有：电路简单可靠响应时间短，动、静态能量损耗低的特点。

Description

一种任意速比精粗组合编码器

技术领域

本发明涉及长度或角度计量技术领域，尤其涉及一种任意速比精粗组合编码器。

背景技术

随着技术的发展,航空、航天、航海及民用各种控制系统,如雷达定向导航、坐标变换、火炮控制、机床控制系统等,都对轴角(位移)测控系统提出了越来越高的要求。在单速同步机—数字转换器的分辨率最终要受到测角元件制造误差的限制,当代的工艺水平只能保证同步机具有2′的分辨率,为了提高测角分辨率,大量使用了双速同步机模拟测角系统。系统将两个同步机与变速机构连接在一起,其中一个同步机与被测轴之间以1:1的传动比相连,另一个同步机与被测轴之间以i:1的传动比相连,前者简称粗轴,后者简称精轴。当被测的实际轴位与平衡点之间的偏差小于同步机分辨率时,粗轴的输出己不能反映这一变化,但对于精轴而言,转子与定子的角位移是同步机分辨率的i倍,所以它的输出信号仍可有效地反映轴角变化。显然,本系统的分辨率是单速系统的i倍。精粗同步机及精粗同步机/数字转换器(简称SDC)采用同一基准激励源激励。由于精粗机械轴之间齿轮传动误差,两个同步机安装不同心及电气零位误差,SDC转换器本身的转换误差,当把粗精读数组合对齐一个二进制数据时,存在模糊区间,该区间发生于粗读整数在两个刻度的边界状态下,这种误差或者使粗读多了个“1”或者少了一个“1”,在传动比i=36情况下,粗读整数差“1”“就是10°误差。这种原理性误差,提高系统中各个元器件和电路的精度,只能减少这种模糊现的几率,而不能避免这种情况,所以组合前必须进行判断纠错。

传统上精粗组合编码器使用单片机或者FPGA技术，由于纠错组合不仅是简单的逻辑判断，而且涉及乘除法运算，单机片技术程序运算复杂执行速度慢，而FPGA技术电路过于复杂，同样不能满足高速高精度实时测量的需要。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种电路结构简单，具有纠错功能，响应速度快，测量精度高的任意速比精粗组合编码器。

为达到以上目的，本发明采用如下技术方案。

一种任意速比精粗组合编码器，其特征在于，包括：第一、第二、第三、第四、四片EPROM；其中，

所述第一EPROM、第二EPROM都与粗输入通道和精输入通道相连，分别用来取出任意速比精粗组合编码器高整数位和进行余数输出；

所述第三ERROM、第四EPROM都与精输入通道和第二EPROM输出的余数相连，分别用来进行任意速比精粗组合编码器中间位和最后位取出。

作为改进地，所述EPROM是存储容量为64bit，128bit，256bit,512bit中的一种或几种。

工作时，首先对四片EPROM进行编程，使编码算法程序固化在EPROM中；然后，通过粗输入通道和精输入通道分别输入粗、精值，粗、精值根据固化的程序自动生成编码输出。

进一步改进地，所述编码算法程序包括纠错算法，首先将粗输入通道的粗值乘以传动比，使粗轴以精轴为基准对齐；然后取出粗轴整数部分,用它的余数与精值进行比较,根据比较的结果确定粗轴整数部分是否需要“＋1”,“－1”或者“不变”。

进一步改进地，所述纠错算法为：将粗读整数的每个刻度等分为由小到大的四个区间，分别对应精读数据的第一、第二、第三、第四象限，当粗读整数位于两个刻度的边界状态下时，若精读数据位于第一象限、而粗读数据位于最大区间内，这时粗读整数进行“＋1”，若精读数据位于第四象限、而粗读数据位于最小区间内，这时粗读整数进行“－1”。

与现有技术相比，本发明提供的一种任意速比精粗组合编码器具有的有益效果是：采用EPROM存储技术，并通过程序运算将复杂的编码纠错组合数据固化在EPROM中，不仅电路简单可靠，动、静态能量损耗低；而且方便根据不同传动比进行编程，满足任意速比的编码要求。同时，仅采用四片EPROM，使得整个编码过程的响应时间只是两级EPROM数据读取时间，响应时间短，达ns级。此外，EPROM的采用，使得整个编码器数字兼性强，适用于TTL、COMS电路。

附图说明

图1所示为本发明提供的任意速比精粗组合编码器的电路原理框图。

具体实施方式

为进一步阐述本发明的实质，结合附图对本发明的具体实施方式说明如下。

如图1所示，一种任意速比精粗组合编码器，其特征在于，包括：第一、第二、第三、第四、四片EPROM（可擦除可编程存储器）；其中，所述第一EPROM、第二EPROM都与粗输入通道和精输入通道相连，分别用来取出任意速比精粗组合编码器高整数位和进行余数输出；所述第三ERROM、第四EPROM都与精输入通道和第二EPROM输出的余数相连，分别用来进行任意速比精粗组合编码器中间位和最后位取出。

其中，所述EPROM的存储容量为64bit，128bit，256bit,512bit中的一种或几种。本实施例中，优选粗输入通道和精输入通道分别输入7位和14位二进制码，优选EPROM的存储容量为128bit；不限于本实施例。

具体工作时，首先，对四片EPROM进行编程，使编码算法程序固化在EPROM中；然后，通过粗输入通道和精输入通道分别输入粗、精值，粗、精值根据固化的程序自动生成编码输出。由于采用了四片EPROM，所以整个编码过程的响应时间只是两级EPROM数据读取时间，响应时间短，达ns级。

特别地，所述算法程序包括纠错算法，首先将粗输入通道的粗值乘以传动比，使粗轴以精轴为基准对齐；然后取出粗轴整数部分,用它的余数与精值进行比较,根据比较的结果确定粗轴整数部分是否需要“＋1”,“－1”或者“不变”。本实施例中，所述纠错算法为：将粗读整数的每个刻度等分为由小到大的四个区间，分别对应精读数据的第一、第二、第三、第四象限，当粗读整数位于两个刻度的边界状态下时，若精读数据位于第一象限、而粗读数据位于最大区间内，这时粗读整数加一，若精读数据位于第四象限、而粗读数据位于最小区间内，这时粗读整数减一。其他实施方式中，所述粗读整数的每个刻度分为3个、5个或者更多区间，不限于本实施例。

以上具体实施方式对本发明的实质进行了详细说明，但并不能以此来对本发明的保护范围进行限制。但凡依照本发明之实质所做的简单改进、修饰或等效变换，都落在本发明的权利要求保护范围之内。

Claims

1.一种任意速比精粗组合编码器，其特征在于，包括：第一、第二、第三、第四、四片EPROM；其中，

2.根据权利要求1所述的一种任意速比精粗组合编码器，其特征在于，所述EPROM是存储容量为64bit，128bit，256bit,512bit中的一种或几种。

3.根据权利要求1所述的一种任意速比精粗组合编码器，其特征在于，工作时，首先对四片EPROM进行编程，使编码算法程序固化在EPROM中；然后，通过粗输入通道和精输入通道分别输入粗、精值，粗、精值根据固化的程序自动生成编码输出。

4.根据权利要求3所述的一种任意速比精粗组合编码器，其特征在于，所述编码算法程序包括纠错算法，首先将粗输入通道的粗值乘以传动比，使粗轴以精轴为基准对齐；然后取出粗轴整数部分,用它的余数与精值进行比较,根据比较的结果确定粗轴整数部分是否需要“＋1”,“－1”或者“不变”。

5.根据权利要求4所述的一种任意速比精粗组合编码器，其特征在于，所述纠错算法为：将粗读整数的每个刻度等分为由小到大的四个区间，分别对应精读数据的第一、第二、第三、第四象限，当粗读整数位于两个刻度的边界状态下时，若精读数据位于第一象限、而粗读数据位于最大区间内，这时粗读整数进行“＋1”，若精读数据位于第四象限、而粗读数据位于最小区间内，这时粗读整数进行“－1”。