CN103199099B - 具有高动态范围的图像传感器像素阵列 - Google Patents

Abstract

本发明公开了一种图像传感器的像素阵列，包括多个单位像素，每个所述单位像素包括：一个沟槽，自衬底上表面向下形成于所述衬底中；至少一个感光二极管，形成于所述沟槽的侧壁；以及至少一个反射镜，设置于所述沟槽底部且相对于所述沟槽底部倾斜，用以相应向所述感光二极管反射入射光。本发明有效节省图像传感器感光二极管的占用面积。

Description

具有高动态范围的图像传感器像素阵列

技术领域

本发明涉及集成电路领域，特别涉及一种具有高动态范围的像素阵列。

背景技术

图像传感器在民用和商业范畴内得到了广泛的应用。目前，图像传感器由CMOS图像传感器（CMOS IMAGE SENSOR，以下简称CIS）和电荷耦合图像传感器（Charge-coupledDevice，以下简称CCD）。对于CCD来说，一方面，在专业的科研和工业领域，具有高信噪比的CCD成为首选；另外一方面，在高端摄影摄像领域，能提供高图像质量的CCD也颇受青睐。对于CIS来说，在网络摄像头和手机拍照模块得到了广泛应用。CCD与CIS相比来说，前者功耗较高、集成难度较大，而后者功耗低、易集成且分辨率较高。虽然说，在图像质量方面CCD可能会优于CIS，但是，随着CIS技术的不断提高，一部分CIS的图像质量已经接近于同规格的CCD。

图1所示为现有技术中图像传感器的剖视图。如图1所示，图像传感器基本分为Si衬底10和互连介质层上下两层，多个进行读写控制和复位的MOS晶体管（图未示）和用于感光的感光二极管（PD）1形成在Si衬底10上，金属层M1～M4形成于MOS晶体管上方的互连介质层中，金属层M1～M4之间及金属层M1与MOS晶体管之间具有电连接，用来传递电信号，互连介质层材质可为氧化硅材料。感光二极管1上方的互连介质层形成光通道。互连介质层上方覆盖一层微透镜层2，每个微透镜2对应一个光通道及其感光二极管1，用于聚集入射光并允许穿过光通道照射在对应的感光二极管1上，感光二极管1与光子发生光电效应，进行光电转换并传出电信号。

图2所示为现有技术中图像传感器像素阵列的示意图。如图2所示，每一单位像素的感光二极管1的感光表面为正方形，此正方形边长为d。感光二极管1排布成方形矩阵，列与列之间距离L1=d，行与行之间距离L2=d。由此可知，在给定图像传感器单位像素感光面积和单位像素数量的条件下，由于感光二极管1表面积一定，并且单位像素之间的间距固定，图像传感器的动态范围很难提高。当入射光的光子数达到一定程度时，感光二极管1饱和，CIS就无法记录更多的信息。

为了收集更多的光子数以转换为电子，必须通过增大感光二极管的表面积来实现，然而如此一来感光二极管将占用更大面积，从而导致电子器件的区域缩小。另一方面，感光二极管间的距离缩小也会使发生像素串扰（Cross Talk）的可能性增加。

发明内容

本发明的主要目的在于克服现有技术的缺陷，以提高图像传感器像素阵列感光表面积的总和，为达成上述目的，本发明提供一种图像传感器像素阵列，包括多个单位像素，每个所述单位像素包括：一个沟槽，自衬底上表面向下形成于所述衬底中；至少一个感光二极管，形成于所述沟槽的侧壁；以及至少一个反射镜，设置于所述沟槽底部且相对于所述沟槽底部倾斜，用以相应向所述感光二极管反射入射光。

优选的，所述感光二极管与所述沟槽侧壁相重叠的面积之和大于等于所述沟槽的底面积。

优选的，所述沟槽底部为四边形，所述感光二极管成对的形成于所述沟槽相对的侧壁。

优选的，所述沟槽底部为正方形，所述感光二极管为两对，分别相对设置于所述沟槽的各侧壁的中间。

优选的，相邻所述单位像素的沟槽间的距离与所述正方形边长相同；所述感光二极管的宽度和长度以及所述沟槽的深度均为所述正方形边长的一半。

优选的，所述沟槽底部为正方形，所述感光二极管为一对，相邻所述单位像素的沟槽间的距离与所述正方形边长相同；所述感光二极管的宽度和长度以及所述沟槽的深度均与所述正方形边长相同。

优选的，相邻所述单位像素的所述感光二极管在所述沟槽底部的投影方向相互垂直。

优选的，所述反射镜的数量与所述感光二极管的数量相同。

优选的，所述反射镜的高度小于等于所述沟槽的深度。

优选的，所述沟槽自所述衬底上表面垂直向下形成于所述衬底中。

优选的，所述像素阵列还包括介质层，金属层以及微透镜，所述介质层形成于所述沟槽及所述衬底上方，所述微透镜相应设置于所述沟槽上方的所述介质层之上。

本发明的有益效果在于，通过将感光二极管PD形成在沟槽侧壁，由于感光二极管不占用沟槽底部面积，能够增加电子器件的区域。此外，通过增加同一单位像素位置的感光二极管数量，扩大了单位像素感光表面积总和，能够囤积更多的电子数。因此，相较于现有技术中感光二极管设置于沟槽底部，本发明的图像传感器像素阵列能够节省感光二极管在沟槽底部的占用面积，从而增加电子器件区域，此外在像素值达到饱和的光照情况下，还能继续记录图像信息，有效提高了图像传感器的效率。

附图说明

图1所示为现有技术中图像传感器像素阵列的剖面图；

图2所示为现有技术中图像传感器像素阵列的示意图；

图3所示为本发明实施例的图像传感器像素阵列的剖面图；

图4所示为图3所示的图像传感器像素阵列的示意图；

图5所示为本发明另一实施例的图像传感器像素阵列的剖面图；

图6所示为图5所示的图像传感器像素阵列的示意图；

图7所示为现有技术的图像传感器像素阵列单位像素和图5所示的图像传感器像素阵列单位像素收集入射光的比较图。

具体实施方式

为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。

本发明提供一种具有高动态范围的像素阵列，其中每个单位像素包括一个沟槽，至少一个感光二极管，以及至少一个反射镜。感光二极管是形成于沟槽的侧壁上，反射镜则设置在沟槽底部，且相对于沟槽底部倾斜呈一定夹角。较佳的，沟槽底部形状可为四边形，如长方形或正方形或菱形或梯形等。沟槽自衬底上表面向下形成于衬底中，其侧壁可以和衬底表面垂直或形成夹角，本发明并不限于此。感光二极管可成对地设置在沟槽相对的侧壁上，或设置在沟槽相邻的侧壁上。由于感光二极管的位置相较于现有技术发生了改变，入射光线将无法直接射到感光二极管的表面，因此反射镜的作用在于向感光二极管反射入射光，使感光二极管能够进行光电转换。较佳的，反射镜的高度应小于沟槽深度，其与沟槽底部之间的夹角可根据高度相应变化，为尽可能地将光线全部反射至感光二极管表面。此外，反射镜的数量可以与感光二极管的数量相同或不同。在本发明中，每个单位像素位置的各个感光二极管与沟槽侧壁重叠的面积之和要大于等于沟槽底面积，相较于现有技术，在不占用电子器件面积的前提下，感光二极管能够收集到更多的光子，获得更大的像素值动态范围。

以下将结合具体实施例对本发明进行进一步阐述。

图3为本发明第一实施例中图像传感器像素阵列的剖面图。如图3所示，图像传感器像素阵列分为衬底10和互连介质层上下两层，衬底10的材料例如为硅，互连介质层的材料例如为氧化硅。图像传感器像素阵列包括多个单位像素，每个单位像素包括沟槽11，感光二极管12和反射镜13。沟槽11自衬底10上表面向下形成于衬底中，感光二极管12设置于沟槽侧壁，反射镜13设置于沟槽11底部且相对于沟槽底部11倾斜。互连介质层位于沟槽和衬底上方，互连介质层中形成有金属层M1～M4，与MOS晶体管等器件电连接，用来传递电信号。沟槽11中也可填充透光介质，透光介质的材质可与互连介质层相同，如氧化硅。图像传感器阵列还包括微透镜14，相应设置于沟槽上方的互连介质层之上，用于聚集入射光。由此，沟槽11上方的互连介质层形成了一条光通道，入射光通过微透镜14聚集后穿过这一光通道进入沟槽，再经由反射镜13反射后到达感光二极管表面。

以下将结合图3和图4详细描述本实施例的像素阵列。在本实施例中，沟槽11侧壁与衬底10的上表面垂直，沟槽为底部呈正方形的长方体。需要注意的是，在其他实施例中，沟槽11侧壁也可以与衬底10表面形成一倾斜角度，从而设置于侧壁上的感光二极管12也具有倾斜角度。请继续参考图3及图4，感光二极管12的数量为两对，分别相对设置在沟槽11的4个侧壁上。沟槽11底部设置有四面反射镜13，每一面反射镜13对应一个感光二极管，负责将入射光线反射到位于四个侧壁上的感光二极管12表面。反光镜13的高度小于等于沟槽11的深度，其与沟槽11底部之间的夹角根据高度变化，以使入射光线能够全部反射至感光二极管12表面。沟槽11底部正方形的边长为d，沟槽深度为0.5d。感光二极管12形成于沟槽侧壁中间的中心线上，宽度为0.5d，长度与沟槽深度相同为0.5d。在像素阵列中，沟槽11之间的行间距为d，列间距也为d。由于感光二极管12宽度为0.5d，长度与沟槽深度相同为0.5d，因此一个感光二极管12与沟槽侧壁相重叠的面积，也即是其光接收面积，为0.25d²,则同一单位像素位置的4个感光二极管12与沟槽11侧壁相重叠的面积之和为4*0.5d*0.5d=d²。由前文可知，现有技术中感光二极管是水平放置在沟槽底部，其表面积与本实施例中沟槽底面积相同为d²，也就是说，根据本实施例新型的图像传感器像素阵列的排布方式，可以达到与现有技术中相同的感光二极管的表面积。而通过对感光二极管12的宽度和长度加以调节，就能够在沟槽底面积不变（即不占用其他电子器件面积）的情况下进一步增加每个单位像素各个感光二极管的光接收面积之和。

由以上可知，本发明的同一单位像素位置的各个感光二极管12与沟槽11侧壁相重叠的面积之和大于等于沟槽11底面积，且通过反射镜13的调节可将入射光全部反射到各个感光二极管12的表面，因此相较于现有技术，本发明的像素阵列能够收集到更多光子以进行光电转换。

接下来请参考图5与图6，其所示为本发明第二实施例图像传感器像素阵列的剖面图和示意图。

通常来说，在像素阵列的面积相同的前提下，如果具有的感光二极管越多，那么像素阵列的分辨率也就越高，然而，这也意味着感光二极管之间的间距越小，如此一来像素节点之间发生串扰的可能性将会大大增加。在上述实施例中，如图4所示，由于感光二极管12设于沟槽11侧壁的中心线位置，当本身的厚度达到0.25d时，相邻的感光二极管12间的最短距离为L1=L2=0.5d，那么就较容易发生像素串扰的问题。

有鉴于此，在本实施例中，采用了另一种像素阵列的排布方式，不仅扩大了像素阵列的感光面积从而提高像素值动态范围，同时也进一步改善了相邻感光二极管间像素串扰的问题。

请参考图5，图像传感器像素阵列分为衬底10和互连介质层上下两层，互连介质层中形成有金属层M1～M4，用来传递电信号。图像传感器像素阵列包括多个单位像素，每个单位像素包括沟槽11，感光二极管12和反射镜13。沟槽11自衬底上表面向下形成于衬底10中，感光二极管12设置于沟槽侧壁，反射镜13设置于沟槽底部。图像传感器阵列还包括微透镜14，相应设置于沟槽11上方的互连介质层之上。沟槽11上方的互连介质层形成光通道，入射光通过微透镜14聚集后穿过光通道进入沟槽，再经由反射镜反射后到达感光二极管12表面。

在本实施例中，沟槽11侧壁与衬底10的上表面相垂直，其底面呈正方形。感光二极管12的数量为1对，设置在沟槽11的两个相对的侧壁上。在沟槽底部11设置两面反射镜13，每一面反射镜13对应一个感光二极管12，将微透镜14导入的入射光线分别射向两个感光二极管12表面。本实施例中沟槽11为长、宽、高都为d的立方体。感光二极管12的宽度和长度为d。因此，一个感光二极管12与沟槽11侧壁相重叠的面积，也即是其光接收面积，为d²，则同一单位像素位置的2个感光二极管12与沟槽11侧壁相重叠的面积之和为2*d*d=2d²。如此一来，同一单位像素的感光二极管光接收面积之和增加了一倍，像素阵列进行光电转换的效率也就提升了一倍。当然，在其他实施例中，只要每个单位像素感光二极管与沟槽侧壁相重叠的面积之和大于等于沟槽底面积，感光二极管的长度（即沟槽深度）也可仅为0.5d或其他尺寸。

请继续参考图6，在本实施例的像素阵列中沟槽11间的行间距为d，列间距也为d。每个单位像素的两个感光二极管12设置于相对的两个侧壁上，或呈左右相对，或呈前后相对；相应的，在沟槽11底部所配置的两面反射镜13，也以沟槽底部正方形的中线为界，分别对应于两个感光二极管12设置。反光镜13的高度要小于等于沟槽11的深度，其与沟槽11底部之间的夹角根据高度相变化，以尽可能地将全部入射光反射至感光二极管表面。值得注意的是，对于相邻的单位像素的感光二极管12，其在沟槽11底部正方形上的投影方向是相互垂直的。详细来说，当某一单位像素的一对感光二极管12的投影位于沟槽底部正方形的上下对边时（即感光二极管12设置于沟槽前后相对的侧壁上），则与其相邻的单位像素的一对感光二极管12的投影位于正方形的左右对边（即感光二极管12设置于沟槽左右相对的侧壁上）。由于相邻单位像素的感光二极管12的排布方向不同，因此如图6所示，相邻两个感光二极管间的最短距离为d，相较于前一实施例中感光二极管12厚度为0.25d的情况，显著降低了像素串扰的可能性。

图7为现有技术的图像传感器像素阵列单位像素和本实施例图像传感器像素阵列单位像素收集入射光的比较图。假设感光二极管为理想感光二极管，其最多所能接收的入射光子为100个，即当入射光子数为1～100时，感光二极管未饱和；当入射光子数大于100时，感光二极管饱和，只能接收100个光子。

如图7所示，在情况1时，假设输入光子数为50个，对于某一单位像素，现有技术的感光二极管PD接受光子为50个，此时该单位像素输出的像素值为50%，未饱和；而在本实施例中两个感光二极管PD每个接收25个光子，则单位像素输出的像素值为25%，输出未饱和。

当情况2时，假设输入光子数为100个，对于某一单位像素，现有技术的感光二极管PD接收光子数100个，输出刚饱和；本实施例中两个感光二极管PD每个接收50个光子，因此该单位像素的输出像素值为50%，输出并未饱和。

当情况3时，假设输入光子数为200个，对于某一单位像素，现有技术的感光二极管PD只能接收100个光子，输出饱和；而本实施例中两个感光二极管PD每个可接收100个光子，因此该单位像素的输出像素值为100%，输出刚饱和。

由此可知，本实施例的像素阵列中由于感光二极管的光接收面积为现有技术的两倍，其所收集的入射光数量比现有技术中的像素阵列更多，其最大可收集的入射光数量为现有技术中的像素阵列的两倍。

综上所述，根据本发明的像素阵列，通过在衬底形成沟槽并在沟槽侧壁上设置感光二极管，能够节省感光二极管在沟槽底部的占用面积，在不缩小电子器件区域的前提下有效增加单位像素的感光二极管数量，扩大单位像素的感光面积总和，从而能够取得更大的像素值动态范围。此外，本发明还可通过对感光二极管进行合理排布以改善像素串扰现象。

虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (7)

1.一种图像传感器的像素阵列，其特征在于，包括多个单位像素，每个所述单位像素包括：

一个沟槽，自衬底上表面向下形成于所述衬底中；

至少一个感光二极管，形成于所述沟槽的侧壁；以及

至少一个反射镜，设置于所述沟槽底部且相对于所述沟槽底部倾斜，用以相应向所述感光二极管反射入射光；

其中所述沟槽底部为正方形，所述感光二极管成对的形成于所述沟槽相对的侧壁且每一所述单位像素的所述感光二极管为一对；相邻所述单位像素的感光二极管在所述沟槽底部的投影方向相互垂直。

2.根据权利要求1所述的像素阵列，其特征在于，所述感光二极管与所述沟槽侧壁相重叠的面积之和大于等于所述沟槽的底面积。

3.根据权利要求1所述的像素阵列，其特征在于，相邻所述单位像素的沟槽间的距离与所述正方形边长相同；所述感光二极管的宽度和长度以及所述沟槽的深度均与所述正方形边长相同。

4.根据权利要求1所述的像素阵列，其特征在于，所述反射镜的数量与所述感光二极管的数量相同。

5.根据权利要求1所述的像素阵列，其特征在于，所述反射镜的高度小于等于所述沟槽的深度。

6.根据权利要求1所述的像素阵列，其特征在于，所述沟槽自所述衬底上表面垂直向下形成于所述衬底中。

7.根据权利要求1所述的像素阵列，其特征在于，所述像素阵列还包括介质层，金属层以及微透镜，所述介质层形成于所述沟槽及所述衬底上方，所述微透镜相应设置于所述沟槽上方的所述介质层之上。