CN103188487A - 视频图像中的卷积方法及视频图像处理系统 - Google Patents

Abstract

本发明涉及数字信号处理领域，公开了一种视频图像中的卷积方法及视频图像处理系统。本发明中，通过将多个卷积结果中起到相同作用的像素合并成具有与处理器支持的X位算术指令相同位宽的并行计算像素，并通过并行计算得到多个卷积结果。比如说，可利用32位算术指令实现4个8位或2个16位的并行卷积运算。使得在视频图像的处理系统中，能够充分利用处理器的算术指令位数，从而大大提高了卷积运算效率。其中，通过将需要计算的像素按X位右移N比特，将运算控制在8比特或16比特范围之内，并对右移致使的最低N位丢失所引入的误差，通过补偿值e进行补偿。

Description

视频图像中的卷积方法及视频图像处理系统

技术领域

本发明涉及数字信号处理领域，特别涉及像素卷积算法的优化。

背景技术

随着信息世界的迅速发展，数字视频产品需求近些年出现猛增。主流应用包括视频通信、安全监控、工业自动化、网络视频等等。数字视频的主要挑战在于原始或未压缩的视频需要存储或传输大量数据，因此，提出了各种视频压缩的标准。

视频压缩的目的是对数字视频进行编码，在保持视频质量的同时占用尽可能少的空间。由运动图像专家组(Moving Picture Expert Group，简称“MPEG”)制定的H.26X视频压缩编码标准，已经逐渐成为多媒体通信中的主流标准。然而，为了保证压缩视频的画面质量，还需要对压缩视频进行卷积操作，用像素本身以及邻近像素的加权平均值来替换这个像素，可用于模糊和锐化图像、查找图像边缘以及调整图像的对比度。公式(1)即为现有的卷积公式：

$Y\left(s\right)=\underset{m}{\mathrm{\Σ}}X\left(i\right)H(s-i)---\left(1\right)$

其中，m为卷积阶数，Y(s)表示s状态的响应，X(i)表示激励，H(i)为传递函数。

实际的像素卷积在物理意义上可理解为插值或滤波操作，例如，对于某一像素点P的4阶插值或滤波常用的模型如公式(2)：

$P=\mathrm{clip}\left(\frac{a\·P_0+b\·P_1+c\·P_2+d\·P_3+\mathrm{roundType}}{(a+b+c+d)}\right)---\left(2\right)$

其中P₀、P₁、P₂、P₃是与P点相关的像素点，既可以是空间分布也可以是时间分布上相关的点，a、b、c、d是用来控制相关性大小的加权系数，一般a+b+c+d为2的n次方，roundType为舍入控制，clip操作为饱和处理到0-255。

从公式上看来，对于一帧视频图像来说，每一个点都做这样的运算是很大的一笔开销。对于嵌入式系统来说，要满足编解码器实时性的要求，插值和滤波这类算术密集型模块正是瓶颈所在。也就是说，目前的卷积处理中，存在以下问题：

(1)由于像素级的算术操作多局限在0-255，甚至0-65535，即8位或者16位的运算，这样对于支持32位算术指令的微处理器来说比较浪费；

(2)一般支持32位算术指令的微处理器同样支持32位的内存访问指令，这样像素级(8位或16位)的内存访问效率不高；

(3)类似插值这类卷积操作，卷积窗口的移动以单个像素为单位，上一次卷积所用的多数的像素点这一次卷积还会用到，不应该重复存取。

发明内容

本发明的目的在于提供一种视频图像中的卷积方法及视频图像处理系统，使得在视频图像的处理系统中，能够充分利用处理器的算术指令位数，从而大大提高了卷积运算效率。

为解决上述技术问题，本发明的实施方式提供了一种视频图像中的卷积方法，包含以下步骤：

将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素；

根据组成的各所述并行计算像素，并行计算出所述L个卷积结果。

本发明的实施方式还提供了一种视频图像处理系统，包含：

并行计算像素获取模块，用于将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素；

卷积计算模块，用于根据所述并行计算像素获取模块组成的各所述并行计算像素，并行计算出所述L个卷积结果。

本发明实施方式相对于现有技术而言，通过将多个卷积结果中起到相同作用的像素合并成具有与处理器支持的X位算术指令相同位宽的并行计算像素，并通过并行计算得到多个卷积结果。比如说，可利用32位算术指令实现4个8位或2个16位的并行卷积运算。使得在视频图像的处理系统中，能够充分利用处理器的算术指令位数，从而大大提高了卷积运算效率。

优选地，可通过以下方式并行计算出L个卷积结果：

根据卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数N，并将所述参与计算的像素最低N比特位相加，得到补偿值e；其中，所述最低N比特位相加需要进位时，所述e为1，所述最低N比特位相加不需要进位时，所述e为0；将组成的各所述并行计算像素均右移N位；将右移N位后的各所述并行计算像素与所述补偿值e按X位相加，得到所述L个卷积结果。由于将需要计算的像素按X位右移了N比特，因此可将运算控制在8比特或16比特范围之内，排除了单个8位运算溢出对相邻8位的影响。而且由于右移致使最低N位丢失所引入的误差，通过补偿值e进行了补偿，保证了最终卷积结果的准确性。

优选地，通过一次性取出L个所述在L个卷积结果中起到相同作用的像素，将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素。由于一般支持32位算术指令的微处理器同样支持32位的内存访问指令，因此在内存对齐的情况下，可将L个在L个卷积结果中起到相同作用的像素一次性取出，相对单独取出每个参与卷积计算的像素而言，大大提高了存取效率。

优选地，如果当前需要一次性取出的L个像素，与之前已经一次性取出的L个像素存在交叉像素，则通过对所述已经一次性取出的L个像素和不交叉像素进行位移操作，得到当前需要一次性取出的L个像素，其中，所述不交叉像素为当前需要一次性取出的L个像素中除所述交叉像素外的其他像素。通过对像素存取过程中的像素点复用，可有效避免重复存取带来的消耗。

附图说明

图1是根据本发明第一实施方式的视频图像中的卷积方法流程图；

图2是根据本发明第一实施方式中的垂直方向插值示意图；

图3是根据本发明第一实施方式中的垂直方向4点插值示意图；

图4是根据本发明第一实施方式中的32位加法和8位加法的不同处理示意图；

图5是根据本发明第一实施方式中的U₃₂、D₃₂、I₃₂中的比特排列示意图；

图6是根据本发明第二实施方式中的对角线方向4点插值示意图；

图7是根据本发明第二实施方式中的A₃₂、B₃₂、C₃₂、D₃₂中像素分布示意图；

图8是根据本发明第三实施方式的视频图像处理系统的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种视频图像中的卷积方法，具体流程如图1所示。

在步骤101中，将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素。为便于理解，在本实施方式中，以X为32，T为8，L为4为例进行说明。

本领域技术人员可以理解，在H.263压缩标准中，垂直方向的卷积公式为：

$I=\frac{U+D}{2}---\left(3\right)$

如图2所示，卷积结果I即为相邻2个像素点的平均值。其中I、U、D都是8位宽的像素值，范围在0～255之间。如果每个I都按公式(3)运算将是很大的运算负担，因此在本实施方式中，利用32位算术指令一次性进行4个8位的像素点的卷积运算(即X为32，T为8，L为4)，如图3所示。

具体地说，如图3所示，U₀、U₁、U₂、U₃为公式(3)中表示相同含义的像素；D₀、D₁、D₂、D₃为公式(3)中表示相同含义的像素。因此在本步骤中，通过一次性取出U₀、U₁、U₂、U₃，得到由U₀、U₁、U₂、U₃组成的32位数的并行计算像素U₃₂，通过一次性取出D₀、D₁、D₂、D₃，得到由D₀、D₁、D₂、D₃组成的32位数的并行计算像素D₃₂。本领域技术人员可以理解，在内存对齐的情况下，D₃₂和D₃₂可以一次性取出，要比单独取U₀至U₃，D₀至D₃的效率要高，计算结果I₃₂由I₀、I₁、I₂、I₃组成，可以一次性存入32位对齐的内存地址，效率也会更高。

接着，在步骤102至步骤104中，根据组成的各所述并行计算像素，并行计算得到4个卷积结果，即根据U₃₂和D₃₂并行计算出由I₀、I₁、I₂、I₃组成的I₃₂。

具体地说，从存储的角度看，一个32位数的空间可以存放4个8位数；但从计算的角度看，则不可以以32位为单位直接实现4个8位数的计算，只有在4个8位数的计算都不会产生溢出的情况下才可以以32位为单位直接进行计算，因为4个8位数在存储空间上紧密相连，没有空余的bit位，如果产生溢出，将会影响到相邻的8位数。比如说，对于两个32位数0x02000003和0x00FFFFFE相加正常的操作如图4左侧所示，最低8位0x03与0xFE相加导致溢出，接连导致高8位的溢出，实际结果为0x03000001。但如果将一个32位数看做4个8位数单独相加的操作如图4右侧所示，对于4对8位数0x03和0xFE、0x00和0xFF、0x00和0xFF、0x02和0x00相加的结果为0xFF，0xFF，0xFF，0x02，其中0x03和0xFE相加的结果经过饱和处理到0xFF，不会向高位溢出，结果为0x02FFFFFF。即从存储的角度看，两种计算方法所得的结果不同，对于减法和乘法运算过程也类似，要达到用32位运算实现4对8位数运算的目的，关键需要解决溢出的问题，排除单个8位运算溢出对相邻8位的影响，达到与饱和处理同样的效果。

因此，在本实施方式中，将通过一些变换使得可以根据U₃₂和D₃₂计算出4个按照公式(3)计算出的卷积结果。公式(3)可以继续演化为：

$I=\frac{U+D}{2}=(U+D)>>1=(U>>1)+(D>>1)+e---\left(4\right)$

其中“＞＞1”表示2进制数右移一位，e为1或者0，这是由于右移一位使最低位丢失所引入的误差。公式(4)的意义在于：U和D为8bit数，U+D的结果则需要9bit位宽，溢出1bit，导致计算范围扩大，而(U＞＞1)+(D＞＞1)的结果只需要8bit位宽，这样计算(U＞＞1)+(D＞＞1)+e的过程始终控制在8bit范围之内，但这样就会引入e的影响。所以得出I的关键是计算出e是1还是0。

由公式(4)可以继续演化：

U和D的最后1比特相加是否需要进位决定了e是1还是0，即如果要还原((U+D)＞＞1)的值，就需要将U和D丢失的比特位相加的结果补偿回来。为方便理解，下面先介绍两类操作：

(1)A、B、C均为32位数C＝A & B表示将A和B的相应比特进行“与”运算，结果放在C中；

(2)A、B、C均为32位数C＝A|B表示将A和B的相应比特进行“或”运算，结果放在C中。

因此，在步骤102中，计算出e的值。具体地，根据卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数N，并将所述参与计算的像素最低N比特位相加，得到补偿值e；其中，所述最低N比特位相加需要进位时，所述e为1，所述最低N比特位相加不需要进位时，所述e为0。通过上述分析可知，在本实施方式中，根据公式(3)可确定参与计算的U、I运算后溢出的位数N为1，因此将U、I的最低1比特位相加。U₃₂、D₃₂、I₃₂中的比特排列如图5所示，可见e₃＝u₂₄|d₂₄，e₂＝u₁₆|d₁₆，e₁＝u₈|d₈，e₀＝u₀|d₀，即对于32位数e₃₂＝(U₃₂|D₃₂)&0x01010101。

接着，在步骤103中，将组成的各并行计算像素均右移N位，即将U₃₂、D₃₂分别右移1位，将4组运算过程控制在8bit(比特)范围内，不相互影响，即(U＞＞1)和(D＞＞1)。本步骤中对于32位数tmp_U₃₂＝(U₃₂ & 0xFEFEFEFE)＞＞1，32位数tmp_D₃₂＝(D₃₂&0xFEFEFEFE)＞＞1。其中“&0xFEFEFEFE”是为了将用来计算e的最低比特清零，以免＞＞1后影响右侧的8bit数。

接着，在步骤104中，将右移N位后的各并行计算像素与补偿值e按X位相加，得到所述L个卷积结果。即将步骤102中得到的e₃₂与步骤103中得到的tmp_U₃₂、tmp_D₃₂，按32位相加，相加结果即为I₃₂，I₃₂＝tmp_U₃₂+tmp_D₃₂+e₃₂

不难发现，在本实施方式中，可利用32位算术指令实现4个8位的并行卷积运算，有利于对齐的内存存取操作，使得在视频图像的处理系统中，能够充分利用处理器的算术指令位数，从而大大提高了卷积运算效率。也就是说，本实施方式结合了处理器指令集的优势，并且在内存存取上要更加高效，实际应用中要比单个像素的计算效率要高。而且，由于将需要计算的像素按32位右移了N比特，因此可将运算控制在8比特或16比特范围之内，排除了单个8位运算溢出对相邻8位的影响。而且由于右移致使最低N位丢失所引入的误差，通过补偿值e进行了补偿，保证了最终卷积结果的准确性。

需要说明的是，在本实施方式中，是以X为32，T为8，L为4为例进行说明的，但在实际应用中，也可以是X为32，T为16，L为2，即由支持32位算术指令的微处理器实现2个16位的并行卷积运算，具体实现方式与本实施方式类似，在此不再赘述。

本发明的第二实施方式涉及一种视频图像中的卷积方法。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，使用的卷积公式为垂直方向上的插值计算。而在本发明第二实施方式中，使用的卷积公式为对角线方向上的插值计算。

具体地说，对角线方向插值示意图如图6所示，每个插值点(即卷积结果)由其周围的四个点取平均值所得，如公式(6)

$I_x=\frac{U_x+U_{x+1}+D_x+D_{x+1}}{4}---\left(6\right)$

其中，I_x为卷积结果，U_x、D_x为垂直方向上的上下两个相邻像素，U_x+1、D_x+1为垂直方向上的上下两个相邻像素，U_x、U_x+1为水平方向上的左右两个相邻像素，D_x、D_x+1为水平方向上的左右两个相邻像素。

因此，需要4个32位数的并行计算像素A₃₂、B₃₂、C₃₂、D₃₂，其包含的像素如图7所示。值得一提的是，在实际应用中，如果当前需要一次性取出的L个像素，与之前已经一次性取出的L个像素存在交叉像素，则可通过对已经一次性取出的L个像素和不交叉像素进行位移操作，得到当前需要一次性取出的L个像素，其中，不交叉像素为当前需要一次性取出的L个像素中除所述交叉像素外的其他像素。比如说，在已经一次性取出A₃₂，当前需要取出的B₃₂时，由于A₃₂和B₃₂中有交叉的像素(U₁、U₂、U₃)，则不需要重复取U₁、U₂、U₃，通过以下方式得到B₃₂：B₃₂＝(A₃₂＞＞8)|(U₄＜＜24)。同理可应用于C₃₂和D₃₂。通过对像素存取过程中的像素点复用，可有效避免重复存取带来的消耗。

本实施方式中的根据A₃₂、B₃₂、C₃₂、D₃₂，并行计算出由I₀、I₁、I₂、I₃组成的I₃₂的方法，与第一实施方式类似，先计算补偿值e，然后将A₃₂、B₃₂、C₃₂、D₃₂的均右移N位(N为根据卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数)，最后将前两步的结果相加。

具体地说，由于公式(6)中有四个8位数相加，其结果需要10bit位宽的数据，溢出2bit(即N为2)，因此计算e₃₂需要每个像素后两bit相加的值，所以有：

e₃₂＝(((A₃₂ &0x03030303)+(B₃₂ &0x03030303)

+(C₃₂ &0x03030303)+(D₃₂ & 0x03030303))&0xFCFCFC)＞＞2

对A₃₂、B₃₂、C₃₂、D₃₂的操作有：

tmp_A₃₂＝(A₃₂ & 0xFCFCFCFC)＞＞2

tmp_B₃₂＝(B₃₂ & 0xFCFCFCFC)＞＞2

tmp_C₃₂＝(C₃₂ & 0xFCFCFCFC)＞＞2

tmp_D₃₂＝(D₃₂ & 0xFCFCFCFC)＞＞2

最后，将上两步结果相加得到I₃₂：

I₃₂＝tmp_A₃₂+tmp_B₃₂+tmp_C₃₂+tmp_D₃₂+e₃₂

由此可见，本实施方式同样可以由支持32位算术指令的微处理器实现4个8位的并行卷积运算。类似的，本实施方式同样适用于X为32，T为16，L为2的情况，即用支持32位算术指令的微处理器实现2个16位的并行卷积运算。而且，本实施方式中通过结合像素复用的方法，可进一步减少内存访问，有利于代码的汇编化，达到优化像素运算的目的。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

本发明第三实施方式涉及一种视频图像处理系统，如图8所示，包含：

并行计算像素获取模块，用于将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素。

卷积计算模块，用于根据所述并行计算像素获取模块组成的各所述并行计算像素，并行计算出所述L个卷积结果。

具体地说，卷积计算模块包含以下子模块：

溢出位数获取子模块，用于根据所述卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数N。

补偿值获取子模块，用于将所述参与计算的像素最低N比特位相加，得到补偿值e；其中，所述最低N比特位相加需要进位时，所述e为1，所述最低N比特位相加不需要进位时，所述e为0。

右移子模块，用于将组成的各所述并行计算像素均右移N位。

相加子模块，用于将右移N位后的各所述并行计算像素与所述补偿值e按X位相加，得到所述L个卷积结果。

并行计算像素获取模块通过一次性取出L个所述在L个卷积结果中起到相同作用的像素，将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素。

在本实施方式中，X为32，所述T为8，所述L为4；或者，所述X为32，所述T为16，所述L为2。卷积公式为其中，I为卷积结果，U、D为垂直方向上的上下两个相邻像素。

不难发现，本实施方式为与第一实施方式相对应的系统实施例，本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一实施方式中。

值得一提的是，本实施方式中所涉及到的各模块均为逻辑模块，在实际应用中，一个逻辑单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本发明的创新部分，本实施方式中并没有将与解决本发明所提出的技术问题关系不太密切的单元引入，但这并不表明本实施方式中不存在其它的单元。

本发明第四实施方式涉及一种视频图像处理系统。第四实施方式与第三实施方式大致相同，主要区别之处在于：在第三实施方式中，使用的卷积公式为垂直方向上的插值计算。而在本发明第四实施方式中，使用的卷积公式为对角线方向上的插值计算。

具体地说，本实施方式中的卷积公式为

其中，I_x为卷积结果，U_x、D_x为垂直方向上的上下两个相邻像素，U_x+1、D_x+1为垂直方向上的上下两个相邻像素，U_x、U_x+1为水平方向上的左右两个相邻像素，D_x、D_x+1为水平方向上的左右两个相邻像素。

值得一提的是，在本实施方式中，并行计算像素获取模块在当前需要一次性取出的L个像素，与之前已经一次性取出的L个像素存在交叉像素时，通过对所述已经一次性取出的L个像素和不交叉像素进行位移操作，得到当前需要一次性取出的L个像素，其中，所述不交叉像素为当前需要一次性取出的L个像素中除所述交叉像素外的其他像素。

由于第二实施方式与本实施方式相互对应，因此本实施方式可与第二实施方式互相配合实施。第二实施方式中提到的相关技术细节在本实施方式中依然有效，在第二实施方式中所能达到的技术效果在本实施方式中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第二实施方式中。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (12)

1.一种视频图像中的卷积方法，其特征在于，包含以下步骤：

将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素；

根据组成的各所述并行计算像素，并行计算出所述L个卷积结果。

2.根据权利要求1所述的视频图像中的卷积方法，其特征在于，所述根据组成的各所述并行计算像素，并行计算出所述L个卷积结果的步骤中，包含以下子步骤：

根据所述卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数N，并将所述参与计算的像素最低N比特位相加，得到补偿值e；其中，所述最低N比特位相加需要进位时，所述e为1，所述最低N比特位相加不需要进位时，所述e为0；

将组成的各所述并行计算像素均右移N位；

将右移N位后的各所述并行计算像素与所述补偿值e按X位相加，得到所述L个卷积结果。

3.根据权利要求1所述的视频图像中的卷积方法，其特征在于，通过以下方式将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素：

一次性取出L个所述在L个卷积结果中起到相同作用的像素。

4.根据权利要求3所述的视频图像中的卷积方法，其特征在于，

如果当前需要一次性取出的L个像素，与之前已经一次性取出的L个像素存在交叉像素，则通过对所述已经一次性取出的L个像素和不交叉像素进行位移操作，得到当前需要一次性取出的L个像素，其中，所述不交叉像素为当前需要一次性取出的L个像素中除所述交叉像素外的其他像素。

5.根据权利要求1至4中任一项所述的视频图像中的卷积方法，其特征在于，所述X为32，所述T为8，所述L为4；或者，所述X为32，所述T为16，所述L为2；

所述卷积公式为

其中，I为卷积结果，U、D为垂直方向上的上下两个相邻像素。

6.根据权利要求1至4中任一项所述的视频图像中的卷积方法，其特征在于，所述X为32，所述T为8，所述L为4；或者，所述X为32，所述T为16，所述L为2；

所述卷积公式为 $I_x=\frac{U_x+U_{x+1}+D_x+D_{x+1}}{4}$

其中，I_x为卷积结果，U_x、D_x为垂直方向上的上下两个相邻像素，U_x+1、D_x+1为垂直方向上的上下两个相邻像素，U_x、U_x+1为水平方向上的左右两个相邻像素，D_x、D_x+1为水平方向上的左右两个相邻像素。

7.一种视频图像处理系统，其特征在于，包含：

并行计算像素获取模块，用于将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素，其中，每个像素的位数为T，L*T＝X，X为处理器支持的算术指令位数，所述起到相同作用的像素为卷积公式中表示相同含义的像素；

卷积计算模块，用于根据所述并行计算像素获取模块组成的各所述并行计算像素，并行计算出所述L个卷积结果。

8.根据权利要求7所述的视频图像处理系统，其特征在于，所述卷积计算模块包含以下子模块：

溢出位数获取子模块，用于根据所述卷积公式确定单独计算一个卷积结果时，参与计算的像素运算后溢出的位数N；

补偿值获取子模块，用于将所述参与计算的像素最低N比特位相加，得到补偿值e；其中，所述最低N比特位相加需要进位时，所述e为1，所述最低N比特位相加不需要进位时，所述e为0；

右移子模块，用于将组成的各所述并行计算像素均右移N位；

相加子模块，用于将右移N位后的各所述并行计算像素与所述补偿值e按X位相加，得到所述L个卷积结果。

9.根据权利要求7所述的视频图像处理系统，其特征在于，所述并行计算像素获取模块通过一次性取出L个所述在L个卷积结果中起到相同作用的像素，将在L个卷积结果中起到相同作用的像素组成X位数的并行计算像素。

10.根据权利要求9所述的视频图像处理系统，其特征在于，

所述并行计算像素获取模块在当前需要一次性取出的L个像素，与之前已经一次性取出的L个像素存在交叉像素时，通过对所述已经一次性取出的L个像素和不交叉像素进行位移操作，得到当前需要一次性取出的L个像素，其中，所述不交叉像素为当前需要一次性取出的L个像素中除所述交叉像素外的其他像素。

11.根据权利要求7至10中任一项所述的视频图像处理系统，其特征在于，所述X为32，所述T为8，所述L为4；或者，所述X为32，所述T为16，所述L为2；

所述卷积公式为

其中，I为卷积结果，U、D为垂直方向上的上下两个相邻像素。

12.根据权利要求7至10中任一项所述的视频图像处理系统，其特征在于，所述X为32，所述T为8，所述L为4；或者，所述X为32，所述T为16，所述L为2；

所述卷积公式为 $I_x=\frac{U_x+U_{x+1}+D_x+D_{x+1}}{4}$

其中，I_x为卷积结果，U_x、D_x为垂直方向上的上下两个相邻像素，U_x+1、D_x+1为垂直方向上的上下两个相邻像素，U_x、U_x+1为水平方向上的左右两个相邻像素，D_x、D_x+1为水平方向上的左右两个相邻像素。

Images