CN101222646B - 一种适用于avs编码的帧内预测装置及预测方法 - Google Patents

一种适用于avs编码的帧内预测装置及预测方法 Download PDF

Info

Publication number
CN101222646B
CN101222646B CN 200810033262 CN200810033262A CN101222646B CN 101222646 B CN101222646 B CN 101222646B CN 200810033262 CN200810033262 CN 200810033262 CN 200810033262 A CN200810033262 A CN 200810033262A CN 101222646 B CN101222646 B CN 101222646B
Authority
CN
China
Prior art keywords
sub
piece
module
brightness
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810033262
Other languages
English (en)
Other versions
CN101222646A (zh
Inventor
滕国伟
杨其彤
王蕾睿
石旭利
张兆扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INESA Electron Co., Ltd.
Original Assignee
Central Academy of SVA Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Academy of SVA Group Co Ltd filed Critical Central Academy of SVA Group Co Ltd
Priority to CN 200810033262 priority Critical patent/CN101222646B/zh
Publication of CN101222646A publication Critical patent/CN101222646A/zh
Application granted granted Critical
Publication of CN101222646B publication Critical patent/CN101222646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种适于AVS编码的帧内预测装置及预测方法,所述装置包括主控制器、计算模块、选择器和模式判决模块,主控制器用于协调计算模块和模式判决模块的信号同步,计算模块采用5路并行处理;所述方法将当前宏块的色度子块4和5插入当前亮度子块3和下一宏块亮度0之间,大大加快了处理速度,减少了逻辑资源的消耗,能满足实时高清编码的要求。

Description

一种适用于AVS编码的帧内预测装置及预测方法
技术领域
本发明涉及一种数字视频编码技术,尤其涉及一种适用于AVS编码的帧内预测装置及预测方法。
背景技术
AVS(Audio Video coding Standard)是由我国自主制定的数字音视频编解码技术标准,帧内预测是提高编码效率的技术手段之一,是利用当前块的相邻像素直接对每个系数做预测,更有效地去除相邻块之间的相关性,从而极大地提高帧内编码的效率。AVS视频标准9.4.2定义了帧内预测模式,9.8定义了帧内预测公式和参考像素的定义,AVS帧内预测包括亮度帧内预测和色度帧内预测,其中亮度有5种预测方式,分别为垂直(Vertical)预测模式、水平(Horizontal)预测模式、DC预测模式、左下(Down_Left)预测模式、右下(Down_Right)预测模式,色度有4种预测方式。帧内预测数据量和计算量非常大,且是整个系统运行的瓶颈之一,要提高编码性能,并达到实时高清编码的要求,是帧内编码技术要解决的关键问题。
经对现有文献的检索以及调研发现:市面上现有的AVS编码器产品,均为标清编码器,尚不能实现实时高清要求。根据高清编码实现的需求,如对通过每个宏块(包括亮度和色度)的处理时间的要求,硬件实现编码是较好的技术手段。在FPGA芯片的工作频率为100MHz时,每个宏块(包括亮度和色度)的处理时间time的计算如下:
time = 100 MHz × 16 × 16 1920 × 1088 × 30 frame / s = 409 cycle / macroblock
也就是说,对于高清实时编码,每个宏块(包括对应的亮度和色度)的处理时间必须小于409cycles。
发明内容
本发明所解决的技术问题是提供一种适用于AVS编码的帧内预测装置及预测方法,其工作的时钟频率能达150MHz,完成一个宏块的帧内预测过程只需要将近360个时钟周期,完全能满足实时高清视频(1080i)的实时编码要求。
为了解决上述技术问题,本发明采用了如下技术手段:一种适于AVS的帧内预测装置,包含变换量化模块和反变换反量化模块,重建图像SRAM和片内SDRAM,所述预测装置还包含主控制器、计算模块、选择器和模式判决模块,其中:
主控制器,用于产生控制信号,实现计算模块和模式判决模块间的数据同步,产生预测模式号和预测模式指针号并分别输出至模式判决模块和计算模块;
计算模块,根据接收到的预测模式指针号以及从重建图像SRAM中读取的上一个重建值,计算不同预测模式下的预测值,并将预测值分别输出至模式判决模块和选择器;
选择器,用于对计算模块输出的至少一个预测值进行选择,并输出给重建图像SRAM;
模式判决模块,根据预测值和片内SDRAM中读取的原始图像值进行差值计算,得到残差值,并通过判决方法得到最佳模式号并输出,所述残差值通过变换量化模块和反变换反量化模块后输入重建图像SRAM,为编码作好准备,所述判决方法是根据所述残差值,利用代价函数COST进行判决,得到最小的COST,从而得到最佳模式号;
重建图像SRAM,用于将输入的反变换反量化后得到的残差值和选择器选择的最佳模式号对应的预测值求和,得到新的重建值。
所述的适于AVS的帧内预测装置,所述的计算模块中的预测模式号与预测模式指针号相对应,并存放在一个ROM中。
所述的适于AVS的帧内预测装置,所述的计算模块包括5路并行计算单元。所述的并行计算单元可以基于统一的计算架构,即求和移位运算,表达式为:(a+2b+c+d)>>i,其中a、b、c、d、i均为可重配置计算参数,分布在架构中的寄存器单元,a、b、c、d为计算数据输入参数,i为右移次数。
本发明提供的另一个技术方案是基于AVS的帧内预测装置的预测方法,所述方法完成宏块及宏块的子块的预测和重建,所述的每个宏块包含亮度子块0、1、2和3以及色度子块4和5,所述方法包含以下步骤:
步骤一、预测当前宏块的亮度子块0并重建,得到亮度子块0的重建值;
步骤二、预测当前宏块的亮度子块1并重建,得到亮度子块1的重建值;
步骤三、预测当前宏块的亮度子块2并重建,得到亮度子块2的重建值;
步骤四、预测当前宏块的亮度子块3并重建,同时,在当前宏块的亮度子块3与下一个宏块的亮度子块0的之间插入当前宏块的色度子块4和5的预测值,预测和重建按照新排列顺序进行,在得到当前宏块的亮度子块3的重建值时,也得到了色度子块4和5的重建值;
步骤五、重复步骤一至四,完成一帧图像中所有宏块的编码;
以上步骤一、二、三和四的子块预测和重建的具体实现过程如下:
步骤a、主控制器提供预测模式指针号给计算模块,提供对应的预测模式号、控制信号和参数给模式判决模块;
步骤b、计算模块根据接收到的预测模式指针号以及从重建图像SRAM中读取的上一个重建值,利用统一的预测计算架构进行5路并行操作,分别将5组预测值输出至模式判断模块和选择器,并保存到存储器中;
步骤c、模式判决模块首先让5组预测值与从片内SDRAM中读取的原始图像值进行差值计算,得到5组残差值,保存到另一组存储器中;然后根据这5组残差值,利用代价函数COST进行判决,得到最小的COST,最后输出最佳模式号,并从存储器中输出最佳模式对应的残差值,由选择器输出最佳模式对应的预测值;
步骤d、变换量化模块和反变换反量化模块根据接收到的最佳模式对应的残差值,进行变换量化和反变换反量化操作,得到另一组残差值;
步骤e、将反变换反量化后得到的残差值和最佳模式对应的预测值求和,得到子块的图像重建值,保存到重建图像SRAM中,即完成了子块的预测到重建的过程。
由于采用了以上的帧内预测装置及实现方法,与现有技术相比有以下优点:1)由于计算单元采用5路并行操作的结构,可以大大减少宏块帧内预测所需的处理时钟数目;2)色度子块4的预测不需要等待亮度子块3的整个反馈回路,也大大节省了时钟,并且色度子块4和5的重建图像值紧跟着亮度子块3的重建值出来,而且这样预测下一个宏块的子块0时,也不受色度子块的影响。
附图说明
本发明的适于AVS的帧内预测装置及预测方法由以下的实施例及附图详细给出。
图1为本发明实施例帧内预测装置结构示意图;
图2为本发明实施例色度子块插入亮度的过程示意图。
具体实施方式
以下将对本发明的适于AVS的帧内预测装置及预测方法作进一步的详细描述。
本实施例中涉及的视频图像大小为1920*1088,采用Xilinx Virtex 4系列FPGA作为硬件开发平台,ISE8.1作为开发工具。
本实施例提供的帧内预测装置,包含变换量化模块和反变换反量化模块,重建图像SRAM和片内SDRAM,所述预测装置还包含主控制器、计算模块、选择器和模式判决模块,其中:
主控制器,用于产生控制信号(如图中虚线所示),实现计算模块和模式判决模块间的数据同步,并产生预测模式号和预测模式指针号,分别输出至模式判决模块和计算模块,表1中列出了亮度和色度子块中每种预测模式对应的预测模式指针号和预测模式号,表2中列出了一帧图像(大小为M×N)的所有宏块行中的所有子块可能出现的预测模式指针号和预测模式号。
计算模块,根据接收到的预测模式指针号以及从重建图像SRAM中读取的重建值,计算不同预测模式下的预测值,并分别输出至模式判决模块和选择器;
选择器,用于对计算模块输出的至少一个预测值进行选择,并输出给重建图像SRAM;
模式判决模块,根据计算模块输出的至少一个预测值和片内SDRAM中读取的原始图像值进行差值计算,得到残差值,并通过判决方法得到最佳模式号输出,所述残差值通过变换量化模块和反变换反量化模块后输入重建图像SRAM,为编码作好准备。
所述的适于AVS的帧内预测装置,所述主控机产生的预测模式号与预测模式指针号相对应,并存放在一个存储器ROM(未图示)中。
所述的适于AVS的帧内预测装置,所述的计算模块包括5路并行计算单元:计算1~计算5。所述的并行计算单元可以基于统一的计算架构,即求和移位运算,表达式为:(a+2b+c+d)>>i,其中a、b、c、d、i均为可重配置计算参数,分布在架构中的寄存器单元,a、b、c、d为计算数据输入参数,i为右移次数。
本发明提供的另一个技术方案是基于AVS的帧内预测装置的预测方法,所述方法完成宏块及宏块的子块的预测和重建,所述的每个宏块包含亮度子块0、1、2和3以及色度子块4和5,所述方法包含以下步骤:
步骤一、预测当前宏块的亮度子块0并重建,得到亮度子块0的重建值;
步骤二、预测当前宏块的亮度子块1并重建,得到亮度子块1的重建值;
步骤三、预测当前宏块的亮度子块2并重建,得到亮度子块2的重建值;
步骤四、预测当前宏块的亮度子块3并重建,同时,在当前宏块的亮度子块3与下一个宏块的亮度子块0之间插入当前宏块的色度子块4和5的预测值,预测和重建按照新排列顺序进行,在得到当前宏块的亮度子块3的重建值时,也得到了色度子块4和5的重建值;
步骤五、重复步骤一至四,完成一帧图像中所有宏块的编码;
配合参照图1,以上步骤一、二、三和四的子块预测和重建的具体实现过程如下:
步骤a、主控制器提供预测模式指针号给计算模块,提供对应的预测模式号、控制信号模式判决模块;
步骤b、计算模块根据接收到的预测模式指针号以及从重建图像SRAM中读取的上一个重建值,利用统一的预测计算架构由计算1~计算5五个单元进行5路并行操作,并分别将5组预测值输出至模式判决模块和选择器,同时将5组预测值保存到存储器(未图示)中,这个预测过程从重建图像值读入到预测值输出需要将近20个时钟;
步骤c、模式判决模块首先让5组预测值与从片内SDRAM中读取的原始图像值进行差值计算,得到5组残差值,保存到另一组存储器(未图示)中;然后根据这5组残差值,利用代价函数COST进行判决,得到最小的COST,最后输出最佳模式号,并从存储器中输出最佳模式对应的残差值和预测值至变换量化模块,整个模式判决过程需要将近19个时钟;
步骤d、变换量化模块和反变换反量化模块根据接收到的残差值,进行变换量化和反变换反量化操作,得到另一组残差值,该过程需要将近42个时钟;
步骤e、将反变换反量化后得到的残差值和选择器输出的最佳模式对应的预测值求和,得到子块的图像重建值,保存到存储器中,即完成了子块的预测到重建的过程,需要将近80个时钟。
由以上步骤可知,一个宏块的所有子块从预测到重建的过程共需要将近360个时钟周期,远远小于409个时钟的限制要求,所以完全能满足实时高清视频(1080i)的实时编解码要求。
表1
Figure G2008100332622D00061
表2
Figure G2008100332622D00071
Figure G2008100332622D00081

Claims (5)

1.一种适于AVS的帧内预测装置,包含变换量化模块和反变换反量化模块,重建图像SRAM和片内SDRAM,其特征在于,所述预测装置还包含主控制器、计算模块、选择器和模式判决模块,其中:
主控制器,用于产生控制信号,实现计算模块和模式判决模块间的数据同步,产生预测模式号和预测模式指针号并分别输出至模式判决模块和计算模块;
计算模块,根据接收到的预测模式指针号以及从重建图像SRAM中读取的上一个重建值,计算不同预测模式下的预测值,并将预测值分别输出至模式判决模块和选择器;
选择器,用于对计算模块输出的至少一个预测值进行选择,并输出给重建图像SRAM;
模式判决模块,根据预测值和从片内SDRAM中读取的原始图像值进行差值计算,得到残差值,并通过判决方法得到最佳模式号并输出,所述残差值通过变换量化模块和反变换反量化模块后输入重建图像SRAM,所述判决方法是根据所述残差值,利用代价函数COST进行判决,得到最小的COST,从而得到最佳模式号;
重建图像SRAM,用于将输入的反变换反量化后得到的残差值和选择器选择的最佳模式号对应的预测值求和,得到新的重建值。
2.如权利要求1所述的适于AVS的帧内预测装置,其特征在于,所述的计算模块中的预测模式号与预测模式指针号相对应,并存放在一个ROM中。
3.如权利要求2所述的适于AVS的帧内预测装置,其特征在于,所述的计算模块包括5路并行计算单元。
4.如权利要求3所述的适于AVS的帧内预测装置,其特征在于,所述的并行计算单元可以基于统一的计算架构,即求和移位运算,表达式为:(a+2b+c+d)>>i,其中a、b、c、d、i均为可重配置计算参数,分布在架构中的寄存器单元,a、b、c、d为计算数据输入参数,i为右移次数。
5.如权利要求1所述的基于AVS的帧内预测装置的预测方法,所述方法完成宏块及宏块的子块的预测和重建,所述的每个宏块包含亮度子块0、1、2和3以及色度子块4和5,其特征在于,所述方法包含以下步骤:
步骤一、预测当前宏块的亮度子块0并重建,得到亮度子块0的重建值;
步骤二、预测当前宏块的亮度子块1并重建,得到亮度子块1的重建值;
步骤三、预测当前宏块的亮度子块2并重建,得到亮度子块2的重建值;
步骤四、预测当前宏块的亮度子块3并重建,同时,在当前宏块的亮度子块3与下一个宏块的亮度子块0的之间插入当前宏块的色度子块4和5的预测值,预测和重建按照新排列顺序进行,在得到当前宏块的亮度子块3的重建值时,也得到了色度子块4和5的重建值;
步骤五、重复步骤一至四,完成一帧图像中所有宏块的编码;
以上步骤一、二、三和四的子块预测和重建的具体实现过程如下:
步骤a、主控制器提供预测模式指针号给计算模块,提供对应的预测模式号、控制信号和参数给模式判决模块;
步骤b、计算模块根据接收到的预测模式指针号以及从重建图像SRAM中读取的上一个重建值,利用统一的预测计算架构进行5路并行操作,分别将5组预测值输出至模式判断模块和选择器,并保存到存储器中;
步骤c、模式判决模块首先让5组预测值与从片内SDRAM中读取的原始图像值进行差值计算,得到5组残差值,保存到另一组存储器中;然后根据这5组残差值,利用代价函数COST进行判决,得到最小的COST,最后输出最佳模式号,并从存储器中输出最佳模式对应的残差值,由选择器输出最佳模式对应的预测值;
步骤d、变换量化模块和反变换反量化模块根据接收到的最佳模式对应的残差值,进行变换量化和反变换反量化操作,得到另一组残差值;
步骤e、将反变换反量化后得到的残差值和最佳模式对应的预测值求和,得到子块的图像重建值,保存到重建图像SRAM中,即完成了子块的预测到重建的过程。
CN 200810033262 2008-01-30 2008-01-30 一种适用于avs编码的帧内预测装置及预测方法 Active CN101222646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810033262 CN101222646B (zh) 2008-01-30 2008-01-30 一种适用于avs编码的帧内预测装置及预测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810033262 CN101222646B (zh) 2008-01-30 2008-01-30 一种适用于avs编码的帧内预测装置及预测方法

Publications (2)

Publication Number Publication Date
CN101222646A CN101222646A (zh) 2008-07-16
CN101222646B true CN101222646B (zh) 2010-06-02

Family

ID=39632178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810033262 Active CN101222646B (zh) 2008-01-30 2008-01-30 一种适用于avs编码的帧内预测装置及预测方法

Country Status (1)

Country Link
CN (1) CN101222646B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340661B (zh) * 2010-07-23 2014-04-30 联合信源数字音视频技术(北京)有限公司 一种avs模式决策中反馈帧内预测重构数据的方法
CN102075763A (zh) * 2010-12-31 2011-05-25 北京大学深圳研究生院 用于视频编码器的帧内子块预测电路及其实现方法
JP2013034162A (ja) * 2011-06-03 2013-02-14 Sony Corp 画像処理装置及び画像処理方法
CN103688533B (zh) * 2011-06-20 2015-12-23 联发科技(新加坡)私人有限公司 可减少行存储器的色度帧内预测方法及装置
KR20130058524A (ko) * 2011-11-25 2013-06-04 오수미 색차 인트라 예측 블록 생성 방법
CN103139558B (zh) * 2011-11-30 2016-08-03 联芯科技有限公司 视频解码器的dc/ac系数预测方法及视频解码器
CN104519352A (zh) * 2014-12-17 2015-04-15 北京中星微电子有限公司 一种判别最佳预测模式的方法及装置
CN106454354B (zh) * 2016-09-07 2019-10-18 中山大学 一种avs2并行编码处理系统及方法
WO2020056798A1 (zh) * 2018-09-21 2020-03-26 华为技术有限公司 一种视频编解码的方法与装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525762A (zh) * 2003-09-12 2004-09-01 中国科学院计算技术研究所 一种用于视频编码的编码端/解码端双向预测方法
CN1700771A (zh) * 2005-05-23 2005-11-23 上海广电(集团)有限公司中央研究院 一种增强像素域码流转换方法
CN1770864A (zh) * 2005-09-09 2006-05-10 海信集团有限公司 基于avs的4×4离散余弦变换的快速并行装置及其方法
JP2006229342A (ja) * 2005-02-15 2006-08-31 Fujitsu Ten Ltd Avmシステム
JP2006251586A (ja) * 2005-03-14 2006-09-21 Sharp Corp 表示装置ならびにその映像信号線駆動回路および駆動方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525762A (zh) * 2003-09-12 2004-09-01 中国科学院计算技术研究所 一种用于视频编码的编码端/解码端双向预测方法
JP2006229342A (ja) * 2005-02-15 2006-08-31 Fujitsu Ten Ltd Avmシステム
JP2006251586A (ja) * 2005-03-14 2006-09-21 Sharp Corp 表示装置ならびにその映像信号線駆動回路および駆動方法
CN1700771A (zh) * 2005-05-23 2005-11-23 上海广电(集团)有限公司中央研究院 一种增强像素域码流转换方法
CN1770864A (zh) * 2005-09-09 2006-05-10 海信集团有限公司 基于avs的4×4离散余弦变换的快速并行装置及其方法

Also Published As

Publication number Publication date
CN101222646A (zh) 2008-07-16

Similar Documents

Publication Publication Date Title
CN101222646B (zh) 一种适用于avs编码的帧内预测装置及预测方法
CN104255033B (zh) 用于lm模式计算的简化查找表
CN106170092A (zh) 用于无损编码的快速编码方法
CN102065298B (zh) 高性能宏块编码实现方法
CN103414895A (zh) 一种适用于hevc标准的编码器帧内预测装置及方法
CN106797464A (zh) 用于视频编码和解码中的矢量编码的方法和装置
CN106412587A (zh) 用于解码图像的方法
CN102148990B (zh) 一种运动矢量预测装置和方法
CN102238383B (zh) 用于视频编解码器的多总线体系结构
CN101115207A (zh) 基于预测点间相关性的帧内预测实现的方法及装置
CN101790093B (zh) 一种利用sopc实现avs视频解码的装置及方法
CN100463524C (zh) 一种用于运动估计的vlsi装置及运动估计的方法
Silveira et al. SATD hardware architecture based on 8× 8 Hadamard Transform for HEVC encoder
CN102572430A (zh) 一种基于可重构技术的h.264去块滤波算法的实现方法
CN105025296B (zh) 一种高级算术编码器及其实现方法
CN101383971A (zh) 一种基于图像编解码的帧内预测的处理方法
CN109391816A (zh) 基于cpu+gpu异构平台实现hevc中熵编码环节的并行处理方法
CN102595137A (zh) 基于图像像素块行/列流水线的快速模式判决装置和方法
CN102420989B (zh) 帧内预测方法和装置
Kammoun et al. An optimized hardware architecture for intra prediction for HEVC
CN106231307A (zh) 一种图像压缩帧内编码预测方法及其硬件实现
CN101227616B (zh) H.263/avc整象素向量搜索方法
CN102075763A (zh) 用于视频编码器的帧内子块预测电路及其实现方法
CN101309401B (zh) 一种快速的先进视频编码率计算方法及其装置
CN101472174A (zh) 视频解码器中用于复原原始图像数据的方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GUANGDIAN ELECTRONIC CO., LTD., SHANGHAI

Free format text: FORMER OWNER: CENTRAL RESEARCH ACADEMY OF SVA GROUP

Effective date: 20120615

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120615

Address after: 200233 No. 168, Shanghai, Tianlin Road

Patentee after: Guangdian Electronic Co., Ltd., Shanghai

Address before: 200233, No. 2, building 757, Yishan Road, Shanghai

Patentee before: Central Institute of Shanghai Video and Audio (Group) Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: INESA ELECTRON CO., LTD.

Free format text: FORMER NAME: SVA ELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: 200233 Building 1, building 200, Zhang Heng Road, Zhangjiang hi tech park, Shanghai, Pudong New Area, 2

Patentee after: INESA Electron Co., Ltd.

Address before: 200233 No. 168, Shanghai, Tianlin Road

Patentee before: Guangdian Electronic Co., Ltd., Shanghai