具体实施方式
本发明涉及半导体结构和制造方法,更具体而言,涉及微机电系统(MEMS)电容式欧姆开关结构、制造方法和设计结构。更具体而言,本发明的实施方式提供了用于毫米波应用的芯片上MEMS开关以及制造芯片上MEMS开关的方法,以便在较高频率下存在较小的插入损耗和改善的隔离度。
有利地,该MEMS开关和制造MEMS开关的方法消除了MEMS欧姆开关或固态开关在循环期间的电阻增大的问题。在实施例中,包括在高频率下作为欧姆开关的多个电极电容性开关的MEMS的配置可有利地被实现为独立的MEMS芯片或与高电压CMOS集成。此外,有利地,该MEMS开关和制造MEMS的方法更为便宜,并且对于致动器的射频偏置的诱导介电充电(radio frequency biased induced dielectric charging)不敏感。这是因为致动器和电容器被电极电容性开关配置解耦合。此外,有利地,该MEMS开关对于关闭电容(off capacitance)不敏感,因为它被认为是共面波导(CPW)线设计的一部分,而不再是对信号完整性具有负面影响的寄生物(parasitic)。
图1-13示出了用于构建图14中的结构的制造过程。更具体而言,图1-13示出了图14中的横截面A-A的构建过程。根据本发明的方面,下面描述的实施例中的MEMS开关的结构可被用于毫米波应用的天线;然而,本发明不限于该应用,且本领域技术人员将理解,本发明可以被实施用于许多其他应用。
图1示出了根据本发明的方面的结构和相关处理步骤。该结构包括例如基底10。在实施例中,基底10可以是器件的任何层。在实施例中,基底10是硅晶片,其被绝缘体层12覆盖,绝缘体层12例如为二氧化硅或本领域技术人员已知的其他绝缘体材料。可以使用本领域技术人员已知的沉积技术(例如化学气相沉积(CVD))将绝缘体层12形成在基底10上,以使该绝缘体层具有预定的厚度,例如约5μm。在基底10和绝缘体层12内设置互连15。互连15可以是例如在常规形成的过孔(via)中形成的钨或铜柱(stud)。例如,可以使用本领域技术人员已知的用于形成柱的任何常规光刻、蚀刻和沉积工艺(例如镶嵌(damascene)工艺)来形成互连15。互连15可以接触本领域所已知的其他布线层级(level)、CMOS晶体管或其他有源器件、无源器件等。如果MEMS器件被制造为集成无源器件而没有CMOS或其他有源器件,则可能不需要互连15,这是因为可以使用焊料凸起(solder bump)、铜柱等从上面接触MEMS器件。
在图2中,在绝缘体层12和互连15的暴露部分上形成绝缘体层(介电层)16。在实施例中,绝缘体层12和绝缘体层16可以在相同沉积工艺中形成。绝缘体层16可包括任何合适的介电材料,例如SiO2、TEOS、硼磷硅酸盐玻璃(BPSG)、高密度等离子体(HDP)氧化物等。在实施例中,绝缘体层16是沉积到约3μm的氧化物;但本发明还可考虑其他的尺寸。绝缘体层16的沉积可选项可包括等离子体增强CVD(PECVD)、亚大气压CVD(SACVD)、大气压CVD(APCVD)、高密度等离子体CVD(HDPCVD)、物理气相沉积(PVD)或原子层沉积(ALD)中的一种或多种。
此外,如图2所示,可以使用常规的光刻和蚀刻工艺来对绝缘体层16进行构图。使用常规的沉积工艺,金属可被沉积在绝缘体层16的开口中,以形成多条布线18(例如18a、18b、18c等)。然后可以使用化学机械平面化(planarization)(CMP)来平面化绝缘体层16和多条布线18。在实施例中,布线18具有约3μm的厚度和约0.006Ω/sq的薄层电阻(sheetresistance);但本发明还可考虑其他尺寸。或者,可以使用减式蚀刻(subtractive etch)工艺由其他金属(例如Ti、Ta、TaN和/或TiN被覆的AlCu)来形成布线层18。在实施例中,为简单起见,布线层18可以与布线层25(图5)组合。
在备选实施例中,在沉积绝缘体层之前,布线层可被沉积并被构图,以形成布线(下部电极)18。在该实施例中,在构图工艺之后,绝缘体层16可被沉积。在实施例中,布线18可以由铜形成;但本发明还可考虑其他布线材料。根据本发明的方面,布线18可以被配置作为CPW线,其中,第一部分18a被配置作为信号线,且相对的部分18b和18c被配置作为地线。
在图3中,在布线18上形成绝缘体层(介电层)20。在实施例中,绝缘体层20是使用上述任何方法而沉积的氧化物,并被形成为约0.5到4μm的厚度;但本发明还可考虑其他尺寸。在布线18首先被沉积和构图的例子中,只需要单个绝缘体层20。
在图4中,可以将过孔23形成在绝缘体层20中直到下伏的(underlying)布线18a、18b和18c。过孔23可以用本领域技术人员已知的常规光刻和蚀刻工艺来形成。例如,可以通过在绝缘体层20上施加光致抗蚀剂材料、并对光致抗蚀剂材料进行曝光和显影以在绝缘体层20上形成图形,来执行对绝缘体层20的蚀刻。可以进行具有选择性地去除绝缘体层20中的材料的化学过程(chemistry)的蚀刻工艺,以去除绝缘体层20的未被掩模保护的部分,以暴露布线18a、18b和18c的表面。(本领域技术人员应理解,图4中的横截面图没有示出到布线18a的开口;然而,这样的开口在另一平面中可用)。例如,蚀刻工艺可以包括反应离子蚀刻。
在图5中,使用常规的沉积工艺,在过孔23内沉积接触(contact)24,以接触(电接触)下伏的布线18b和18c。接触24可以是例如在过孔23中形成的钨或铜柱。例如,接触24可以用本领域技术人员已知的用于形成接触的任何常规光刻、蚀刻和沉积工艺(例如镶嵌工艺)来形成。
图5还示出了电极形成工艺。具体而言,在绝缘体层20和接触24之上沉积布线层25(例如电极)。在实施例中,布线25可以是例如Ti/AlCu/Ti/TiN,其利用退火将该金属叠层转变为TiAl3/AlCu/TiAl3/TiN;但本发明还可考虑其他材料。该电极和其他电极和/或布线的厚度可以依赖于具体设计参数而变化。例如,Ti/AlCu/Ti/TiN层可以被用于形成具有约0.5μm的厚度和约0.08Ω/sq的薄层电阻的布线25。在布线25上形成绝缘体层27。例如,布线25可以被例如二氧化硅的绝缘体层27覆盖,该绝缘体层27提供了特定的电容。在实施例中,可以用如本文中所讨论的本领域技术人员已知的任何常规沉积工艺来形成绝缘体层27。例如,可以在布线25上将绝缘体层27沉积到约0.1μm的厚度;但本发明还可考虑其他尺寸。
如图6所示,然后,可以使用本领域技术人员已知的任何常规构图和蚀刻工艺,对绝缘体层27和布线25进行构图,以形成三个分隔的电极部分25a、25b和25c。根据本发明的方面,电极25a、25b和25c分别操作性地连接到CPW线的布线18a、18b和18c。
在图7中,在被绝缘体覆盖的电极25a、25b和25c之上保形地沉积牺牲材料30。在实施例中,牺牲材料30可以用本文中讨论的本领域技术人员已知的任何常规沉积工艺来形成。牺牲层30可以包括诸如CVD或溅射的硅和/或聚二甲基戊二酰亚胺(polydimethylglutarimide)聚合物(PMGI);但本发明还可考虑其他材料。牺牲材料30可以用常规的光刻和蚀刻工艺来构图。在该示例性说明中,牺牲材料30保留在电极(布线)25a以及电极(布线)25b和25c之上。在实施例中,在电极25b和25c的部分之上或在电极25b和25c的整体之上形成牺牲材料30。优选地,在电极25b和25c的整体之上形成牺牲材料30。在任何情况下,如下面详细讨论的,本领域普通技术人员将理解,应在电极25b和25c之上形成牺牲材料30,以便在去除牺牲材料30且因此形成下部腔时,电极25b和25c将提供足够大的面积,以在结构处于导通(on)状态(与可动板相关)时提供所设计的电容。
在图8中,可以在牺牲材料30以及电极25b和25c的暴露部分之上沉积绝缘体材料40。在实施例中,绝缘体材料40是使用上述任何方法沉积的氧化物。例如,牺牲材料30以及电极25b和25c的保留部分可以被氧化物材料40覆盖。
在图9中,在绝缘体材料40之上形成电极45。在实施例中,电极45可以由铝或铝合金(例如AlCu、AlSi或AlCuSi)或铜形成;但本发明还可考虑其他布线材料。例如,电极45可以是难熔金属,例如Ti、TiN、TiN、Ta、TaN和W或AlCu等布线材料。例如,电极45可以由与MEMS梁相同的材料制成。在实施例中,Al和/或Cu层可以被用于形成具有约1.0μm的厚度和约0.04Ω/sq的薄层电阻的电极45。根据本发明的方面,电极45被形成和配置作为MEMS开关的可动板(即,梁),其可以朝向固定电极25a移动。
可选地,可以在电极45上形成绝缘体层45a。例如,电极45可以被二氧化硅的绝缘体层覆盖,从而MEMS梁在该梁上方和下方具有对称或近似对称的二氧化硅。在实施例中,绝缘体层45a可以用本文中讨论的本领域技术人员已知的任何常规沉积工艺形成。例如,可以在电极45上将绝缘体层45a沉积到约0.1μm的厚度;但本发明还可考虑其他尺寸。仍然参考图9,金属层45以及可选的绝缘体层45a可被构图而形成上部电极,其将暴露部分牺牲层30。
应该理解,MEMS梁可以是金属-绝缘体-金属夹层结构(sandwich),其在上方和下方被覆盖在薄的二氧化硅中。或者,任何MEMS梁结构可被使用,例如,没有金属-氧化物-金属夹层结构的厚金属梁等。
图9还示出了被形成到下部MEMS腔的腔过孔46,所述过孔被形成在所述结构中以在稍后的步骤中去除牺牲材料30,如下面的详细讨论。例如,在实施例中,腔过孔46被形成在电极45和绝缘体材料40中,以暴露牺牲材料30。腔过孔46可以用常规的光刻和蚀刻工艺来形成。在实施例中,腔过孔46可以是不同形状的,例如矩形、圆形或八角形,并且可以例如以阵列或单独地位于结构上的许多不同位置处。
在图10中,牺牲材料47被沉积在电极45之上并与牺牲材料30接触。在实施例中,牺牲材料47可以用如本文中讨论的本领域技术人员已知的任何常规沉积和构图工艺而形成。牺牲层47可包括与用于下部腔30的材料相似或相同的材料,但本发明还可考虑其他材料。在沉积牺牲材料47之前,下部的牺牲材料可被清洁以去除任何残留的氧化物。如本领域技术人员所应理解的,牺牲材料30和牺牲材料47将分别形成MEMS梁的下部腔和上部腔。
在图11中,绝缘体材料50被保形地沉积在电极45和牺牲材料47之上。在实施例中,绝缘体材料50是用上述任何沉积方法沉积的氧化物,并被沉积到约1-5μm的厚度。绝缘体材料50应该足够厚,以避免在对绝缘体材料50下面的牺牲材料进行开孔(vent)时破裂(crack)。
在图12中,可以在该结构中形成通气孔55,以去除牺牲材料30和47。例如,在实施例中,在绝缘体材料50中形成通气孔55,以暴露牺牲材料47。通气孔55可以用常规的光刻和蚀刻工艺来形成。在实施例中,通气孔55可以是不同的形状,例如圆形或八角形,且可以位于结构上的许多不同位置处。例如,通气孔55可以位于牺牲材料47之上、牺牲材料30之上,或位于牺牲材料47和牺牲材料30二者之上。
在图13中,可以使用常规蚀刻技术通过通气孔55来去除牺牲材料30和47。例如,如果硅被用于牺牲材料或者PMGI的微波下游(downstream)氧等离子体被用于牺牲材料,则可以用本领域已知的XeF2开孔工艺来去除牺牲层30和47。根据本发明的方面,牺牲材料30和47的去除将形成空气隙或上部腔60a以及下部腔60b。在实施例中,下部腔60b位于下部固定电极25a、25b和25c与上部电极45之间。空气隙60可以是约2μm,其中在电极45a和25a之间具有约10-100fF的Coff以及约1000fF和10000fF的Con。
还如图13所示,可在通气孔55中沉积密封层65,以使上部腔60a和下部腔60b变成真空密封的或不透气的。在实施例中,密封层65可以包括任何合适的非保形(non-conformal)封堵(plugging)材料,例如使用硅烷作为硅源以及N2O作为氧化剂的PECVD二氧化硅。
如图14所示,提供了包含固定板电极25的MEMS器件100,该固定板电极25形成了被设计为传输线或CPW线布线18或者作为传输线或CPW线布线18的一部分的地-信号-地(GSG)CPW线。CPW线是这样一种结构:其中,所有支持波传播的导体位于同一平面上,例如,典型地形成在介电基底(例如,绝缘体层20)的顶部上。固定板电极25或GSGCPW线包括通过两个窄缝而与地平面(电极部分25b和25c)分隔的中央金属带(median metallic strip)(电极部分25a)。可动板电极45形成了到固定板电极25或GSG CPW线的三个电容器。具体地,电极部分45a与信号线(例如,电极部分25a)形成电容器,并且在电极部分45b和45c与侧地线(side ground line)(例如,电极部分25b和25c)之间形成两个电容器。
可动板电极45被配置为在“开启”状态下朝向固定板电极25(25a、25b和25c)或GSG CPW线而向下弯曲。为了致动MEMS器件100,可以在可动板电极45(例如,MEMS梁)中的导体与MEMS梁下方的固定板电极25中的固定导体之间施加dc电压。
如图14所示的MEMS器件100是二端子器件,其具有用于致动和发信号的共用电极。例如,当MEMS梁处于上面位置时,dc电压未被施加到信号线25a,且MEMS梁被接地。为了致动MEMS梁(其将把信号线25a上的信号分流(shunt)到地),将dc或ac电压施加到信号线,以使MEMS梁朝向信号线25a塌陷(collapse)。通过在电路中包含电感器,该ac或dc电压可以从信号线上的rf信号隔离,所述电感器的电感值被选择为在rf频率下近似为开路而在ac或dc频率下为短路。
图15a和15b示出了通过可动板电极45上下移动而处于“开启(on)”或“关闭(off)”状态下的图13中示例的MEMS开关。例如,MEMS开关移动朝向和远离固定板电极25,从而将器件置于“开启”和“关闭”状态。在实施例中,由于可动板电极45与电极25的关系,可动板电极45在“关闭”时具有小电容值且在“开启”时具有大电容值。即,在“开启”状态下,可动板电极45向固定板电极25的接近将增加电容;而在“关闭”状态下,固定板电极远离电极25,从而实现较低的电容。
在实施例中,当MEMS开关处于“关闭”状态的其原始位置时,较小值的电容器被构建到CPW设计中,从而获得Z0=sqrt(L/(Corig+Cc_off//Cs_off))的CPW线特性阻抗(characteristicimpedence)。否则,在“关闭”状态下,MEMS开关仍产生低电容(例如,“关闭”电容),这是寄生的并且可以增加MEMS插入损耗以及反射。可动板电极45还可以被构造为在开启状态下接触固定板电极25,即,其中可动板电极45上的绝缘体材料接触固定板电极25(具有或没有绝缘体材料,或反之亦然)。当可动板45接触固定板25时,其中可动板45和固定板25中的一者或二者在薄电容器电介质中都被覆盖,从而形成高电容的电容器。
在实施例中,当MEMS开关处于“开启”状态时,由于阻抗与频率和电容成反比,“开启”的较大值电容器用作rf信号的短路,其将信号线连接到地线,CPW线总电容Ctotal=Corig+Cc_on//Cs_on=>rf频率短接(short)。电极的一部分(例如,电极部分45a)未被电极部分25a偏置(bias),而电极部分45b和45c(如图14所示)被电极部分25b和25c偏置。这消除了到信号线的DC路径。
图16a和16b示出了对本发明的MEMS开关的电磁模拟。图16a示出了“关闭”状态,其示出了在MEMS器件中发生的很小到为零的信号中断(signal disruption)(S11_up回波损耗),以及与传统的MEMS器件相比传播通过MEMS器件的信号的较小插入损耗(S21_up插入损耗)。图16b示出了“开启”状态,其中信号分流至地,从而没有信号经过该器件。
根据本发明的方面,在信号线和地线处都设置了开关电容器,从而可以在可动板和地线之间施加对MEMS开关的偏置。有利地,该配置消除了向信号线提供DC路径的需要,并保持开关的改善的信号完整性。并且,由于“关闭”的电容器是CPW控制阻抗线设计的一部分,本发明的配置,例如,以这种方式配置“关闭”的电容器:使得与典型的MEMS器件相比,“关闭”的电容器在信号完整性上不是差的寄生电容器。此外,在实施例中,可以提供相对较大的“关闭”的电容器,这有利地允许可动板(例如可动电极45a)与固定板(例如固定的电极25)之间的较小空气隙、改进的处理、以及较低的制造成本。
图17a示出了包括根据本发明的方面的结构和相关处理步骤的替代实施例。该结构包括例如基底200。在实施例中,基底200可以是器件的任何层。在实施例中,基底200是被绝缘体层覆盖的硅晶片,所述绝缘体层例如是二氧化硅或本领域技术人员已知的其他绝缘体材料。
在图17a中,固定布线层210(例如电极)被沉积在基底200上。在实施例中,固定布线210可以是在本文中已讨论的关于固定布线层的任何材料,例如Ti/AlCu/Ti/TiN等。该电极和其他电极和/或布线的厚度可以依赖于具体设计参数而变化,如本文中也提到的。在布线210上形成绝缘体层220。可以使用本领域技术人员已知的任何常规构图和蚀刻工艺,对布线210进行构图以形成地电极210a和210c以及信号电极210b。在实施例中,这些电极将以共平面布置形成。布线210可以被氮化物或氧化物的绝缘体层220覆盖,这提供了特定的电容。在实施例中,绝缘体层220可以用本文中讨论的本领域技术人员已知的任何常规沉积工艺而形成。例如,绝缘体层220可以在布线210上沉积到约0.1μm的厚度;但本发明还可考虑其他尺寸。
在电极210a、210b和210c之上保形地沉积牺牲材料225。在实施例中,牺牲材料225可以用如上所述如本文中讨论的本领域技术人员已知的任何常规沉积工艺来形成。可以用常规的光刻和蚀刻工艺来对牺牲材料225进行构图。在图17a的示例性说明中,在电极210a、210b和210c之上形成牺牲材料225。
还如图17a所示,可以在牺牲材料225之上沉积绝缘体材料230。在实施例中,绝缘体材料230是使用上述任何方法沉积的氧化物。在可选的CMP工艺之后,在(牺牲材料225上方的)绝缘体材料之上形成电极240。在实施例中,电极240可以由本文中已讨论的关于可动板的任何材料来形成,从而本文中不需要进一步的讨论来理解本发明。在优选实施例中,电极240是用本领域技术人员已知的常规沉积和构图工艺形成的金属氧化物金属梁。根据本发明的方面,电极240被形成并构建为MEMS开关的可动板(即梁),其可以朝向布线210(例如,固定电极)移动。
图17a还示出了在电极240上形成的可选的绝缘体层250。例如,电极240可以被二氧化硅的绝缘体层250覆盖,这提供了特定的电容。在实施例中,绝缘体层250可以用本文中讨论的本领域技术人员已知的任何常规沉积工艺形成。可以在电极240上将绝缘体层250沉积到约0.1μm的厚度;但本发明还可考虑其他尺寸。电极240和绝缘体层250可以被构图以形成上部电极。
在电极240之上沉积牺牲材料255。在实施例中,牺牲材料255可以用本文中讨论的本领域技术人员已知的任何常规沉积和构图工艺来形成。在牺牲材料255的沉积之前,下部牺牲材料225可以被清洁以去除任何残留氧化物。本领域技术人员应理解,牺牲材料225和牺牲材料255将分别形成用于MEMS梁的下部腔和上部腔。绝缘体材料260被保形地沉积在电极240和牺牲材料255之上。在实施例中,绝缘体材料260是用上面讨论的任何沉积方法沉积的氧化物。
在图17b中,可以在绝缘材料260中形成通气孔270,以去除牺牲材料255和225。例如,在实施例中,在绝缘体材料260中形成通气孔270,以暴露牺牲材料255。通气孔270可以用常规的光刻和蚀刻工艺形成。在实施例中,通气孔270可以是不同的形状,例如圆形或八角形,且可以位于所述结构的许多不同位置处。例如,通气孔270可以位于牺牲材料255之上、位于牺牲材料225(未示出)之上、或位于牺牲材料255和牺牲材料225二者之上。
在图17b中,可以使用常规技术通过通气孔270来去除牺牲层225和255。例如,可以用等离子体灰化(ashing),例如,氟等离子体或上面讨论的XeF2来去除牺牲层225和255。根据本发明的方面,牺牲材料225和255的去除将形成上部腔280a和下部腔280b。在实施例中,下部腔280b位于下部固定电极210a、210b和210c与上部电极240之间。下部腔280a可以是约2μm,在电极240和210b之间以及在240和210a/210c之间具有约10-100fF的Coff和约1000-10000fF的Con。
仍参考图17b,可以在通气孔270中(以及绝缘体层260上)沉积密封层290,并对其进行平面化,从而上部腔280a和下部腔280b变成真空密封的或不透气的。在实施例中,密封层290可以包括任何合适的非保形封堵材料,例如,如上讨论的PECVD二氧化硅。图15a和15b是处于“开启”和“关闭”状态下的图17中示出的MEMS开关结构的表示。
图18示出了包括根据本发明的方面的结构和相关处理步骤的替代实施例。例如,图18示出了四端子MEMS器件,其可以被制造为具有分隔的致动器310、地电极320和信号电极330。本领域普通技术人员将理解,图18中示出的结构的处理步骤与用于图17a和17b中示出的结构的处理步骤类似。具体地,布线层(图13a中的布线层210)的形成将包括金属材料的沉积以及构图以形成致动器310、地电极320和信号电极330。在该实施例中,信号电极330和致动器310被暴露在下部腔280b中;而地电极320被掩埋在绝缘体材料230中。在实施例中,致动器310、地电极320和信号电极330共平面。在实施例中,MEMS梁340的下表面和/或固定信号电极330和致动器310的上表面可以被介电材料(例如,氧化物层350和360)覆盖,以避免接地的MEMS梁340和分隔的致动器310之间的电弧放电。或者,致动器310可以凹陷(recess)在信号线330的表面之下。此外,在优选实施例中,MEMS梁340是金属氧化物金属梁,用本领域技术人员已知的常规沉积和构图工艺来制造,从而不需要进一步的讨论来理解本发明。
图19a和19b示出了“开启”和“关闭”状态下的图18中示例的MEMS开关结构。例如,在“开启”状态下,MEMS可动板340移动为与致动器310和信号电极330(例如,固定板电极)接触。在“关闭”状态下,MEMS可动板340从固定板电极移开。在实施例中,由于与固定板电极的关系,可动板电极340在“关闭”时具有小电容值且在“开启”时具有大电容值。即,在“开启”状态下可动板电极340与固定板电极的接触将增加电容;而在“关闭”状态下,固定板电极远离可动板电极340并由此获得较低的电容。在实施例中,当MEMS开关处于其“关闭”状态的原始位置时,“关闭”的较小值电容被构建到CPW设计中,从而获得Z0=sqrt(L/(Cc_off+CorigCs_off))的CPW线特性阻抗。否则,在“关闭”状态下,MEMS开关仍然产生低电容(例如“关闭”电容),这是寄生电容并可以增大MEMS插入损耗和反射。
在实施例中,当MEMS开关处于“开启”状态时,“开启”的较大值电容器用作短路,以将信号线连接到地线,其中CPW线总电容为Ctotal=Cc_on+Corig//Cs_on=>AC短路。可动板电极340的中间部分未被信号线330偏置,而可动板电极340的侧部被致动器310偏置。这消除了到信号线的AC或DC致动路径。
在实施例中,可以通过增大可动板沿着CPW线的维度的大小来添加“开启”电容。这可以被实现而不影响“关闭”状态完整性。
图20示例了包括优选由设计过程910处理的输入设计结构920的多个这样的设计结构。设计结构920可以为由设计过程910产生和处理的逻辑模拟设计结构以产生硬件器件的逻辑上等价的功能表示。设计结构920可以附加地或替代地包含数据和/或程序指令,当由设计过程910进行处理时,该数据和/或程序指令产生硬件器件的物理结构的功能表示。不管表示功能和/或结构设计特征,可以使用诸如由核心开发者/设计者实施的电子计算机辅助设计(ECAD)来产生设计结构920。当设计结构920被编码在机器可读的数据传输、门阵列、或存储介质上时,可以在设计过程910内通过一个或多个硬件和/或软件模块来访问和处理设计结构920,从而模拟或在功能上表示诸如在图1-14、15a、15b、17a、17b、18、19a和19b中示出的那些的电子部件、电路、电子或逻辑模块、装置、器件或系统。因此,设计结构920可包含文件或其他数据结构,其包括人和/或机器可读的源代码、编译结构、和计算机可执行的代码结构,当其被设计或模拟数据处理系统处理时,可以在功能上模拟或表示硬件逻辑设计的电路或其他层级。这样的数据结构可包括硬件描述语言(HDL)设计实体或与诸如Verilog和VHDL的较低级HDL设计语言和/或诸如C或C++的较高级设计语言一致和/或匹配的其他数据结构。
设计过程910优选采用和并入硬件和/或软件模块,以合成、翻译或处理在图1-14、15a、15b、17a、17b、18、19a和19b中示出的部件、电路、器件或逻辑结构的设计/模拟功能等价物,从而产生可包含诸如设计结构920的设计结构的网表(netlist)980。网表980可包含例如表示布线、分立部件、逻辑门、控制电路、I/O器件、模型等等的列表的经编译或处理的数据结构,其描述了与集成电路设计中的其他部件和电路的连接。可以使用迭代过程来合成网表980,在该迭代过程中,根据器件的设计规范和参数而重复合成网表980一次或多次。与本文中描述的其他设计结构类型相同,网表980可被记录在机器可读的数据存储介质上或被编程到可编程门阵列中。介质可以为非易失性存储介质,例如,磁盘或光盘驱动器、可编程门阵列、压缩闪存或其他闪速存储器。附加地或替代地,介质可以为系统或高速缓冲存储器、缓冲空间、或者电气或光导器件和材料,在该介质上,可以通过互联网或其他适宜的联网装置来传输并中间存储数据包。
设计过程910可包括用于处理包括网表980的各种输入数据结构类型的硬件和软件模块。例如,这样的数据结构类型可以驻存(reside)于库(library)部件930内并包括公共使用的部件、电路和器件的组,其包括用于给定制造技术(例如,不同的技术节点,32nm、45nm、90nm等)的模型、版图和符号表示。数据结构类型可以进一步包括设计规范940、表征数据950、验证用数据960、设计规则970以及测试数据文件985,该测试数据文件985可包括输入测试图形、输出测试结果以及其他测试信息。例如,设计过程910可以进一步包括标准机械设计过程,例如应力分析、热分析、机械事件模拟、用于诸如铸造、模制和模压成形(die press forming)的操作的工艺模拟等。在不背离本发明的范围和精神的情况下,机械设计领域的普通技术人员可以理解在设计过程910中使用的可能的机械设计工具和应用的范围。设计过程910还可包括用于进行标准电路设计处理(例如,时序分析、验证、设计规则检查、位置和布线操作等等)的模块。
设计过程910采用和并入逻辑和物理设计工具(例如HDL编译器和模拟模型构建工具),以处理设计结构920与某些或所有的所描述的支撑数据结构以及任何附加的机械设计或数据(如果适用),从而产生第二设计结构990。
设计结构990驻存于存储介质或可编程门阵列上,并具有用于交换机械器件和结构的数据的数据格式(例如,存储在IGES、DXF、Parasolid XT、JT、DRG中的信息,或用于存储或提取(render)这样的机械设计结构的任何其他合适的格式)。与设计结构920相似地,设计结构990优选包括一个或多个文件、数据结构、或其他计算机编码的数据或指令,其驻存于传输或数据存储介质上,并且当被ECAD系统处理时,可以产生图1-14、15a、15b、17a、17b、18、19a和19b中所示的本发明的一个或多个实施例的逻辑上或功能上等价的形式。在一个实施例中,设计结构990可包含经编译的、可执行的HDL模拟模型,该模型在功能上模拟图1-14、15a、15b、17a、17b、18、19a和19b中所示的器件。
设计结构900还可采用用于交换集成电路的版图数据的数据格式和/或符号数据格式(例如,存储在GDSII(GDS2)、GL1、OASIS、映像文件(map file)中的信息、或用于存储这样的设计数据结构的任何其他适宜的格式)。设计结构990可包含信息,例如,符号数据、映像文件、测试数据文件、设计内容文件、制造数据、版图参数、布线、金属层、过孔、形状、用于通过制造线布线的数据、以及制造者或其他设计者/开发者所需要的任何其他数据,以产生上面所描述的并在图1-14、15a、15b、17a、17b、18、19a和19b中示出的器件或结构。然后设计结构990可进入阶段995,在该阶段995,例如,设计结构990进而流片(tape-out),交付制造,交付掩模工厂,发送到另一设计工厂,发送回客户等。
如上所述的方法用于制造集成电路芯片。制造商以未加工的晶片形式(即,作为具有多个未封装的芯片的单晶片)、作为裸芯或以封装形式发送所产生的集成电路芯片。在后一情况下,芯片被安装在单芯片封装(例如塑性载体,其中引线被附到母板或其他更高级载体)中或者被安装在多芯片封装(例如陶瓷载体,其具有任一或两个表面互连或掩埋的互连)中。在任何情况下,芯片接着与其他芯片、分立电路元件和/或其他信号处理器件集成来作为(a)中间产品(例如母板)或(b)最终产品的一部分。最终产品可以为包括集成电路芯片的任何产品,其范围从玩具和其他低端应用到具有显示器、键盘或其他输入器件和中央处理器的高级计算机产品。
对本发明的各种实施例的说明是为了示例的目的而给出的,而不旨在穷举或限制到所公开的实施例。只要不脱离所描述的实施例的范围和精神,多种修改和变体对于本领域的普通技术人员而言是显而易见的。为了最好地解释实施例的原理、实际应用或相对于市场上可见的技术的技术改进,或者为了使本领域的其他普通技术人员能够理解本文中公开的实施例,选择了本文中所用的术语。