CN103178805A - 插值滤波器输出控制方法、装置及系统 - Google Patents

Abstract

本发明公开了一种插值滤波器输出控制方法、装置及系统，该方法包括采用获取当前相邻两插值基准点间的距离m_k；判断该m_k是否小于或等于第一预定值，在该m_k小于或等于第一预定值的情况下，将该m_k设置为第二预定值，其中，该第二预定值大于该第一预定值；根据该第二预定值和插值基准点与插入点间的分数间隔μ_k控制该插值滤波器的输出，解决了现有技术中存在插值滤波的输出间隔无法控制(例如，输出的间隔太短)，导致对插值滤波结果硬件无法处理的问题，进而达到了可以对插值滤波的输出间隔进行有效控制，使得对插值滤波输出进行后续处理的硬件能够顺利地进行处理。

Description

插值滤波器输出控制方法、装置及系统

技术领域

本发明涉及通信领域，具体而言，涉及一种插值滤波器输出控制方法、装置及系统。

背景技术

在无线通信系统中，由于温度，湿度，器件老化等原因，器件的时钟和标称的时钟存在偏差。在相关技术中，采用图1中的结构来提取定时误差信息，图1是相关技术中提取定时误差信息的框架图，如图1所示，该框架图包括插值滤波器、定时误差估计、环路滤波和插值控制器。插值控制器产生插值基准点及插值基准点与插入点间的分数间隔。在此算法中会出现：连续两个插值基准点相邻的情况，即连续两个插值滤波输出只间隔较短，例如，只有1/Fsamp，其中，该Fsamp表示FPGA的工作时钟。插值滤波输出的间隔太短时会导致实现在对插值滤波结果运算乘法、加法时，时序资源紧张或无法处理。

因此，现有技术中存在插值滤波的输出间隔无法控制(例如，输出的间隔太短)，导致硬件对插值滤波结果无法处理的问题。

发明内容

针对现有技术中存在插值滤波的输出间隔无法控制(例如，输出的间隔太短)，导致硬件对插值滤波结果无法处理的问题，本发明提供了一种插值滤波器输出控制方法、装置及系统，以至少解决上述问题。

根据本发明的一个方面，提供了一种插值滤波器输出控制方法，包括：获取当前相邻两插值基准点间的距离m_k；判断所述m_k是否小于或等于第一预定值，在所述m_k小于或等于第一预定值的情况下，将所述m_k设置为第二预定值，其中，所述第二预定值大于所述第一预定值；根据所述第二预定值和插值基准点与插入点间的分数间隔μ_k控制所述插值滤波器的输出。

优选地，判断此前将所述m_k设置为第二预定值的计数值是否大于初始计数值；在所述计数值大于所述初始计数值的情况下，将所述计数值减1，并将所述m_k设置为所述第二预定值。

优选地，所述μ_k的获得包括：根据所述插值滤波器上一次输出的信号进行定时误差估计，获得定时误差ε_k；根据所述定时误差ε_k和所述第二预定值计算所述μ_k，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与所述插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为所述第二预值。

优选地，在根据所述插值滤波器上一次输出的信号进行定时误差估计之前，对所述插值滤波器上一次输出的所述信号进行功率归一化。

优选地，在获得所述定时误差ε_k之后，通过低通滤波器消除所述定时误差ε_k的高频抖动。

根据本发明的另一方面提供了一种插值滤波器输出控制装置，包括：获取模块，用于获取当前相邻两插值基准点间的距离m_k；设置模块，用于判断所述m_k是否小于或等于第一预定值，在所述m_k小于或等于第一预定值的情况下，将所述m_k设置为第二预定值，其中，所述第二预定值大于所述第一预定值；控制模块，用于根据所述第二预定值和插值基准点与插入点间的分数间隔μ_k控制所述插值滤波器的输出。

优选地，所述控制模块包括：获得模块，用于根据所述插值滤波器上一次输出的信号进行定时误差估计，获得定时误差ε_k；计算模块，用于根据所述定时误差ε_k和所述第二预定值计算所述μ_k，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与所述插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为所述第二预值。

根据本发明的又一方面提供了一种插值滤波器输出系统，包括上述的插值滤波器输出控制装置。

优选地，所述系统还包括功率归一化模块，用于在根据所述插值滤波器上一次输出的信号进行定时误差估计之前，对所述插值滤波器上一次输出的所述信号进行功率归一化。

优选地，所述系统还包括低通滤波模块，用于在获得所述定时误差ε_k之后，消除所述定时误差ε_k的高频抖动。

通过本发明，采用获取当前相邻两插值基准点间的距离m_k；判断所述m_k是否小于或等于第一预定值，在所述m_k小于或等于第一预定值的情况下，将所述m_k设置为第二预定值，其中，所述第二预定值大于所述第一预定值；根据所述第二预定值和插值基准点与插入点间的分数间隔μ_k控制所述插值滤波器的输出，解决了现有技术中存在插值滤波的输出间隔无法控制(例如，输出的间隔太短)，导致硬件对插值滤波结果无法处理的问题，进而达到了可以对插值滤波的输出间隔进行有效控制，使得对插值滤波输出进行后续处理的硬件能够顺利地进行处理。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的插值滤波器输出控制方法的流程图；

图2是根据本发明实施例的插值滤波器输出控制装置的结构框图；

图2a是根据本发明实施例的控制模块26的结构框图；

图3是根据本发明实施例的插值滤波器输出系统的结构框图；

图4是根据本发明实施例的优选的插值滤波器输出系统的结构框图；

图5是根据本发明实施例的实施改进后的定时同步方法的结构框图；

图5a是根据本发明实施例的插值滤波器的结构示意图；

图6是根据本发明优选实施例的插值滤波器控制输出的流程图；

图7是根据本发明实施例的改进后的插值控制器的参数设置方法的流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

在本实施例中提供了一种插值滤波器输出控制方法，图1是根据本发明实施例的插值滤波器输出控制方法的流程图，如图1所示，该方法包括如下步骤：

步骤S102，获取当前相邻两插值基准点间的距离m_k；

步骤S104，判断该m_k是否小于或等于第一预定值，在该m_k小于或等于第一预定值的情况下，将该m_k设置为第二预定值，其中，该第二预定值大于该第一预定值；

步骤S106，根据该第二预定值和插值基准点与插入点间的分数间隔μ_k控制该插值滤波器的输出。

通过上述步骤，对于输入插值滤波器的控制参数进行了控制，使得插值滤波器的输出能够有效地得到控制，在插值滤波器的输出不满足后续硬件要求的情况下，通过改变相邻两插值基准点间的距离使输出的间隔发生变化，相比于现有技术中对插值滤波器的控制参数只是根据输出信号的反馈计算，使得输入到插值滤波器的控制参数变化很小，导致硬件对输出信号处理受限，上述方法能够根据需要设置控制参数，从而满足后续硬件处理的要求。

将该m_k设置为该第二预定值的处理方式可以有很多种，可以根据具体信号的特点进行设置，例如，对是否将m_k设置为第二预定值设置一个具有标识作用的标识位，该标识位可以取表示两种情况的数值，例如，当标识位取1时，表示需要将m_k设置为第二预定值，当标识位取0时，表示不需要将m_k设置为第二预定值，这里就可以根据以往处理的方式进行相应的处理。又例如，通过对计数值逻辑判断的方式实现将该m_k设置为该第二预定值：判断此前将m_k设置为第二预定值的计数值是否大于初始计数值；在将m_k设置为该第二预定值的计数值大于该初始计数值的情况下，将该计数值减1，并将m_k设置为该第二预定值。通过这样的处理方式，可以使得插值滤波器输出在进行循环更新的过程中，可以自动地获取输出间隔合适的输出信号，以满足后续硬件进行相关的处理。

优选地，该μ_k的获得也可以有多种方式，在此介绍一种通过数学公式计算的处理方式，首先，根据该插值滤波器上一次输出的信号进行定时误差估计，即通过上一次输出信号反馈的信息进行处理，获得定时误差ε_k；然后，根据该定时误差ε_k和该第二预定值计算该μ_k，具体公式如下，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与该插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为该第二预值。m_k为(μ_k-1+ε_k+R)的整数部分，由此可见μ_k为(μ_k-1+ε_k+R)的小数部分。

为了使对插值滤波器上一次输出的信号进行定时误差的估计结果更为准确，在根据该插值滤波器上一次输出的信号进行定时误差估计之前，对该插值滤波器上一次输出的该信号进行功率归一化，该功率归一化的可以为对各个信号段的信号进行分段取平均，这样使得输出的信号既能体现插值滤波输出信号的特性，又能够简化后续对信号处理的复杂性。较优地，在获得该定时误差ε_k之后，还可以通过低通滤波器消除该定时误差ε_k的高频抖动。当然上述实施方式及优选实施方式可以相互结合，相互之间的结合可以使得具备的效果更佳。

在本实施例中还提供了一种插值滤波器输出控制装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图2是根据本发明实施例的插值滤波器输出控制装置的结构框图，如图2所示，该装置包括获取模块22、设置模块24和控制模块26，下面对该装置进行说明。

获取模块22，用于获取当前相邻两插值基准点间的距离m_k；设置模块24，用于判断该m_k是否小于或等于第一预定值，在该m_k小于或等于第一预定值的情况下，将该m_k设置为第二预定值，其中，该第二预定值大于该第一预定值；控制模块26，用于根据该第二预定值和插值基准点与插入点间的分数间隔μ_k控制该插值滤波器的输出。

图2a是根据本发明实施例的控制模块26的结构框图，如图2a所示，该控制模块包括获得模块262和计算模块264：获得模块262，用于根据该插值滤波器上一次输出的信号进行定时误差估计，获得定时误差ε_k；计算模块264，用于根据该定时误差ε_k和该第二预定值计算该μ_k，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与该插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为该第二预值。

在本实施例中还提供了一种插值滤波器输出系统，图3是根据本发明实施例的插值滤波器输出系统的结构框图，如图3所示，该系统10包括上述的插值滤波器输出控制装置20。

图4是根据本发明实施例的优选的插值滤波器输出系统的结构框图，该系统还包括功率归一化模块30和低通滤波模块40，该功率归一化模块30，用于在根据该插值滤波器上一次输出的信号进行定时误差估计之前，对该插值滤波器上一次输出的该信号进行功率归一化，该低通滤波模块40，用于在获得该定时误差ε_k之后，消除该定时误差ε_k的高频抖动。

本实施例应用于通信系统中对定时同步方法的改进。该同步方法便于硬件实现，对于实现的制约性减少。本实施例在现有定时同步算法的基础上，通过改进现有提取定时误差信息的结构中控制器的算法，避免了对插曲值滤波器输出的输出结果，后续硬件无法处理的情况。

通过对现有提取定时误差信息的结构的改进后，通过该改进后的结构进行定时同步的方法包括如下步骤：

S1，将高倍采样信号进行插值滤波计算，此过程改变了信号速率。将该高倍采样信号输入插值滤波器中一个长度为N的移位寄存器。插值控制器每输出一个m_k，寄存器中的数就向右移动m_k次。插值滤波器根据当前寄存器中的数来计算滤波结果。插值滤波器可以采用以下公式来根据移位寄存器当前的数来计算滤波结果：其中，y_a表示插值滤波器的计算结果；t₁...t₄表示滤波的中间结果；h₁₀...h_4N-1表示滤波器的系数；X₁...X_N表示移位寄存器中的高倍采样信号，其中m≥0；

$\left[\begin{array}{c}{t}_1\\ t_2\\ t_3\\ t_4\end{array}\right]=\left[\begin{array}{cccccccc}{h}_{10}& h_{11}& h_{12}& h_{13}& h_{14}& h_{15}& ...& h_{1N-1}\\ h_{20}& h_{21}& h_{22}& h_{23}& h_{24}& h_{25}& ...& h_{2N-1}\\ h_{30}& h_{31}& h_{32}& h_{33}& h_{34}& h_{35}& ...& h_{3N-1}\\ h_{40}& h_{41}& h_{42}& h_{43}& h_{44}& h_{45}& ...& h_{4N-1}\end{array}\right]\×\left[\begin{array}{c}{X}_N\\ ...\\ X_6\\ X_5\\ X_4\\ X_3\\ X_2\\ X_1\end{array}\right]$

y_a＝(((t₁×(2μ_k-1)+t₂)×(2μ_k-1)+t₃)×(2μ_k-1))+t₄，其中μ_k表示由步骤S6和步骤S7计算出的分数间隔。

S2，计算出的y_a值经过功率归一模块对功率进行调整。功率归一采用逐段更新(分段取平均)的方式。其中y_b表示功率归一化的输出。w表示累加器，其初始值为0，k_t表示功率归一化滤波器的系数。L表示段长，a表示分段更新的数据起始序号。

$y_b=[1+w+k_t(1-\left(\underset{i=a}{\overset{a+L}{\mathrm{\Σ}}}{\left|y_{\mathrm{bi}}\right|}^2\right)/L)]\×y_a$

S3，求取定时误差。其中y_b＝x+yi采用下列公式：

ε_k＝x(2n)(x(2n+1)-x(2n-1))+y(2n)(y(2n+1)-y(2n-1)))

S4，将定时误差送入低通滤波器，以平滑定时误差消除高频抖动。其中y_c表示环路滤波输出。ki，kp表示滤波器的系数。

y_c＝ki×(ε_k+ε_k-1)+kp×ε_k

S5，插值控制器计算包括两部分：插值基准点计算和分数间隔计算。

T_I表示输出信号周期，T_S表示输入信号周期。m_k表示相邻两插值点的距离。ε_k表示插值控制器计算出的分数间隔，初始化为0。计数器counter初始化为0。y_d＝μ_k-1+ε_k+R

S6，判断counter是否等于0。如果大于0则counter＝counter-1，m_k＝2；μ_k＝y_d-m_k；如果counter等于0，则

μ_k＝y_d-m_k。

S7，如果m_k＝1，则令counter＝M M表示令m_k强制等于2的个数。μ_k＝(μ_k-1+R+ε_k)-m_k。

通过上述实施例使相邻两插值点的距离并不会总是为1，而存在强制为2的情况，因此，经过插值滤波器输出的输出结果间的间隔可以得到控制，有效避免了连续两个插值滤波输出间隔时间仅为1/Fsamp，从而避免了硬件在实现大位宽加法乘法操作时，时钟紧张导致无法实现的问题。

在本实施例中提供了一种对插值控制器进行改进后的定时同步方法，该定时同步方法便于插值滤波器输出后的硬件处理，该定时同步方法包括如下步骤：

图5是根据本发明实施例的实施改进后的定时同步方法的结构框图，如图5所示，该结构包括，插值滤波器、功率归一化单元(与上述功率归一化模块功能相同)、定时误差估计单元(与上述定时误差估计模块功能相同)和环路滤波器(与上述的低通滤波模块功能相同)。图5a是根据本发明实施例的插值滤波器的结构示意图，下面对该结构进行初始设置后，根据上述定时同步方法的流程，以初始参数设置为令N＝8，μ_k＝0为例进行说明。图6是根据本发明优选实施例的插值滤波器控制输出的流程图，如图6所示，该流程包括如下步骤：

步骤S602，将高倍采样信号输入到插值滤波器中，经过该插值滤波器中的移位寄存器将该高倍采样信号右移m_k次，至插值滤波器的移位寄存器中。采用下述公式计算插值滤波器的输出：y_a＝(((t₁×(2μ_k-1)+t₂)×(2μ_k-1)+t₃)×(2μ_k-1))+t₄，例如，在初始状态时，将μ_k＝0代入式中，即插值滤波器的输出为y_a＝t₄-(t₃-(t₂-t₁))，需要说明的是，这里μ_k＝0只是一个初始状态，在后续循环更新的过程中，该μ_k会发生变化，插值滤波器的输出也会根据μ_k的不同而不同。其中，t₁...t₄表示滤波的中间结果；h₁₀...h_4N-1表示滤波器的系数；这里取

$h=\left[\begin{array}{cccccccc}-0.00076& -0.00402& 0.00402& -0.10188& 0.10188& -0.04089& 0.00402& 0.00076\\ 0.01132& -0.04856& -0.15277& -0.11442& -0.11442& 0.15277& -0.04856& 0.01132\\ 0.00076& 0.00402& -0.04089& 0.60188& -0.60188& 0.04089& -0.00402& -0.00076\\ -0.01132& 0.04856& -0.15277& 0.61442& 0.61442& -0.15277& 0.04856& -0.01132\end{array}\right]$

X₁...X_N表示移位寄存器中的高倍采样信号，滤波的中间结果t₁...t₄、滤波器的系数h₁₀...h_4N-1、和移位寄存器中的高倍采样信号X₁...X_N之间的关系为：

$\left[\begin{array}{c}{t}_1\\ t_2\\ t_3\\ t_4\end{array}\right]=\left[\begin{array}{cccccccc}-0.00076& -0.00402& 0.00402& -0.10188& 0.10188& -0.04089& 0.00402& 0.00076\\ 0.01132& -0.04856& -0.15277& -0.11442& -0.11442& 0.15277& -0.04856& 0.01132\\ 0.00076& 0.00402& -0.04089& 0.60188& -0.60188& 0.04089& -0.00402& -0.00076\\ -0.01132& 0.04856& -0.15277& 0.61442& 0.61442& -0.15277& 0.04856& -0.01132\end{array}\right]\×\left[\begin{array}{c}{X}_N\\ ...\\ X_6\\ X_5\\ X_4\\ X_3\\ X_2\\ X_1\end{array}\right]$

步骤S604，将插值滤波器的输出通过功率归一化模块(或称为功率归一化单元)，将信号功率水平调整到预设值。其中，y_b表示功率归一化的输出。w表示累加器，其初始值为0，k_t表示功率归一化内滤波器的系数，此处k_t＝2^-12，L＝2^-10，该功率归一化公式为：

$y_b=[1+w+k_t(1-\left(\underset{i=a}{\overset{a+L}{\mathrm{\Σ}}}{\left|y_{\mathrm{bi}}\right|}^2\right)/L)]\×\×y_a$

步骤S606，将通过功率归一化的插值滤波器的输出信号输入到定时误差模块，通过该定时误差估计模块提取定时误差，提取该定时误差的公式如下：

ε_k＝x(2n)(x(2n+1)-x(2n-1))+y(2n)(y(2n+1)-y(2n-1)))，其中，x为功率归一化输出y_a的实部，y为功率归一化输出y_a的虚部。

步骤S608，将经过定时误差模块获取的定时误差输入到环路滤波器，滤掉定时误差的高频部分，减小定时抖动。其中y_c表示环路滤波输出。，滤波输出通过以下公式实现：

y_c＝ki×(ε_k+ε_k-1)+kp×ε_k，其中，ε_k为定时误差，ki，kp表示环路滤波器的系数，这里取ki＝2^-7，kp＝2^-24。

步骤S610，将环路滤波器的输出输入插值控制器，通过插值控制器来计算获取插值基准点和分数间隔，并根据插值控制器输出的上述参数控制插值滤波器的输出。

需要说明的是，在上述该参数控制的方法中，涉及的是当相邻两插值基准点间的距离m_k＝1时插值滤波器的输出无法满足后续硬件的处理问题，然而，对于相关技术中根据后续处理硬件的不同，对输入插值滤波器输出的控制参数也可以是不同的，例如，当m_k＝2或是m_k的取值更大时仍然不能满足后续配件的处理，还可以对该m_k的取值设置为更大，根据具体的硬件需要来进行控制。如果此时涉及的m_k较大，会导致其它问题出现的时候(例如，资源的浪费)，也可以按照相应的处理方案，将m_k的值进行相应的调小。

图7是根据本发明实施例的改进后的插值控制器的参数设置方法的流程图，如图7所示，此时m_k＝1会导致输出间隔小而无法处理的问题，因此将m_k＝2，该流程包括如下步骤：

步骤S702，设置插值控制器的初始参数，即将counter＝0，μ_k＝0，

步骤S704，根据环路滤波器的输出ε_k、上一次控制器输出的间隔分数μ_k-1及插值滤波器的输出信号周期与输入信号周期的比值R，计算y_d＝μ_k-1+ε_k+R；

步骤S706，判断counter是否大于0，其中，counter的值大于或等于0，如果counter＝0，则进行步骤S708；否则进行步骤S710；

步骤S708，在插值点位置计算m_k，计算公式为：

继续步骤S712；

步骤S710，令counter＝counter-1，插值点位置：m_k＝2；

步骤S712，计算插值距离μ_k(即插值基准点与插入点间的分数间隔)，μ_k＝y_d-m_k；

步骤S714，判断m_k是否等于1，如果m_k＝1，则进行步骤S716；否则进行步骤S704；

步骤S716，令m_k＝2，counter＝M，其中，M表示令m_k＝2的个数，继续步骤S704。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种插值滤波器输出控制方法，其特征在于，包括：

获取当前相邻两插值基准点间的距离m_k；

判断所述m_k是否小于或等于第一预定值，在所述m_k小于或等于第一预定值的情况下，将所述m_k设置为第二预定值，其中，所述第二预定值大于所述第一预定值；

根据所述第二预定值和插值基准点与插入点间的分数间隔μ_k控制所述插值滤波器的输出。

2.根据权利要求1所述的方法，其特征在于，将所述m_k设置为所述第二预定值包括，

判断此前将所述m_k设置为所述第二预定值的计数值是否大于初始计数值；

在所述计数值大于所述初始计数值的情况下，将所述计数值减1并将所述m_k设置为所述第二预定值。

3.根据权利要求1所述的方法，其特征在于，所述μ_k的获得包括：

根据所述插值滤波器上一次输出的信号进行定时误差估计，获得定时误差ε_k；

根据所述定时误差ε_k和所述第二预定值计算所述μ_k，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与所述插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为所述第二预值。

4.根据权利要求3所述的方法，其特征在于，在根据所述插值滤波器上一次输出的信号进行定时误差估计之前，对所述插值滤波器上一次输出的所述信号进行功率归一化。

5.根据权利要求3或4所述的方法，其特征在于，在获得所述定时误差ε_k之后，通过低通滤波器消除所述定时误差ε_k的高频抖动。

6.一种插值滤波器输出控制装置，其特征在于，包括：

获取模块，用于获取当前相邻两插值基准点间的距离m_k；

设置模块，用于判断所述m_k是否小于或等于第一预定值，在所述m_k小于或等于第一预定值的情况下，将所述m_k设置为第二预定值，其中，所述第二预定值大于所述第一预定值；

控制模块，用于根据所述第二预定值和插值基准点与插入点间的分数间隔μ_k控制所述插值滤波器的输出。

7.根据权利要求6所述的装置，其特征在于，所述控制模块包括：

获得模块，用于根据所述插值滤波器上一次输出的信号进行定时误差估计，获得定时误差ε_k；

计算模块，用于根据所述定时误差ε_k和所述第二预定值计算所述μ_k，μ_k＝(μ_k-1+ε_k+R)-m_k，其中，μ_k-1为前一次插值基准点与所述插入点间的分数间隔，ε_k为定时误差，R为定时输出信号周期与定时输入信号周期的比值，m_k为所述第二预值。

8.一种插值滤波器输出系统，其特征在于，包括权利要求6所述的插值滤波器输出控制装置。

9.根据权利要求8所述的系统，其特征在于，所述系统还包括功率归一化模块，用于在根据所述插值滤波器上一次输出的信号进行定时误差估计之前，对所述插值滤波器上一次输出的所述信号进行功率归一化。

10.根据权利要求8所述的系统，其特征在于，所述系统还包括低通滤波模块，用于在获得所述定时误差ε_k之后，消除所述定时误差ε_k的高频抖动。

Images