CN103178117B - 双极型薄膜晶体管及其制造方法 - Google Patents

双极型薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN103178117B
CN103178117B CN201110430883.6A CN201110430883A CN103178117B CN 103178117 B CN103178117 B CN 103178117B CN 201110430883 A CN201110430883 A CN 201110430883A CN 103178117 B CN103178117 B CN 103178117B
Authority
CN
China
Prior art keywords
semiconductor layer
stacked
source electrode
drain electrode
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110430883.6A
Other languages
English (en)
Other versions
CN103178117A (zh
Inventor
洪飞
申剑锋
郭晓东
谭莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI ZHONGKE LIANHE DISPLAY TECHNOLOGY Co Ltd
Original Assignee
SHANGHAI ZHONGKE LIANHE DISPLAY TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI ZHONGKE LIANHE DISPLAY TECHNOLOGY Co Ltd filed Critical SHANGHAI ZHONGKE LIANHE DISPLAY TECHNOLOGY Co Ltd
Priority to CN201110430883.6A priority Critical patent/CN103178117B/zh
Publication of CN103178117A publication Critical patent/CN103178117A/zh
Application granted granted Critical
Publication of CN103178117B publication Critical patent/CN103178117B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种双极型薄膜晶体管及其制造方法,该薄膜晶体管包括:基板;第一半导体层,形成在基板上;层叠源极和层叠漏极,形成在第一半导体层上;层叠源极包括层叠的第一源极和第二源极,层叠漏极包括层叠的第一漏极和第二漏极;第二半导体层,导电类型与第一半导体层不同,形成在层叠源极和层叠漏极上以及层叠源极和层叠漏极之间;第一源极和第一漏极所用材料的功函数与第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;第二源极和第二漏极所用材料的功函数与第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;还包括:栅极和栅绝缘层。本发明提供的器件及方法解决了双极型TFT中电子和空穴传输不平衡的问题。

Description

双极型薄膜晶体管及其制造方法
技术领域
本发明涉及半导体技术,尤其涉及一种双极型薄膜晶体管(ThinFilmTransistor,简称TFT)及其制造方法。
背景技术
在传统的半导体技术中,通过采用互补的金属-氧化物-半导体(ComplementaryMetalOxideSemiconductor,简称CMOS)技术已经实现了具有低功耗、低噪声水平、工作稳定且具有优良加工性的数字集成电路。已知,互补CMOS技术是通过结合n型和p型两种类型的MOS晶体管来形成互补电路,需要通过多次光刻工艺才能完成,其制备过程较为复杂。如果采用双极型器件,即在单一器件中通过施加不同的偏压来实现p型和n型两种工作模式,实现互补技术,则器件的电路加工和设计都将得以简化,而且可以降低生产成本。
在半导体领域采用n型材料和p型材料的层叠结构可以制备出双极型TFT器件,即将n型晶体管和p型晶体管集成在一个器件上而且不需要增加光刻工艺。可以说双极型TFT为当前互补数字电路技术注入了新的活力。
但是目前双极型TFT存在电子和空穴传输不平衡的问题,导致双极型TFT的性能不佳。
发明内容
本发明针对现有技术中存在的问题,提供一种双极型TFT及其制造方法,解决了双极型TFT器件中电子和空穴传输不平衡的问题。
本发明提供了一种双极型TFT,包括:
基板;
第一半导体层,形成在所述基板上;
层叠源极和层叠漏极,形成在所述第一半导体层上;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
第二半导体层,导电类型与所述第一半导体层不同,形成在所述层叠源极和层叠漏极上以及所述沟道上;
所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;
还包括:
栅极和栅绝缘层,位于所述第二半导体层上,或者位于所述第一半导体层和所述基板之间。
本发明还提供了一种双极型TFT制造方法,包括:
在基板上形成栅极;
在所述栅极上形成栅绝缘层;
在所述栅绝缘层上形成第一半导体层;
在所述第一半导体层上形成层叠源极和层叠漏极;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
在所述层叠源极和层叠漏极上以及所述沟道上形成第二半导体层,所述第二半导体层的导电类型与所述第一半导体层不同;
其中,所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒。
本发明还提供了一种双极型TFT制造方法,包括:
在基板上形成第一半导体层;
在所述第一半导体层上形成层叠源极和层叠漏极;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
在所述层叠源极和层叠漏极上以及所述沟道上形成第二半导体层,所述第二半导体层的导电类型与所述第一半导体层不同;
在所述第二半导体层上形成栅绝缘层;
在所述栅绝缘层上形成栅极;
其中,所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒。
本发明提供的双极型TFT及其制造方法,形成了层叠源极和层叠漏极,具体而言,第一源极和第一漏极所用材料的功函数和第一半导体层的导电类型相匹配实现了电子或空穴的低势垒注入,第二源极和第二漏极所用材料的功函数和第二半导体层的导电类型相匹配实现了电子或空穴的低势垒注入,这样,电子和空穴的注入均在低势垒下进行,平衡了双极型TFT中电子和空穴的迁移率,解决了双极型TFT器件中电子和空穴迁移率不平衡或者仅能实现单种载流子传输模式的问题,提高了双极型TFT的性能。
通过以下参照附图对优选实施例的说明,本发明的上述以及其它目的、特征和优点将更加明显。
附图说明
图1示例性示出本发明双极型TFT实施例一的结构示意图;
图2示例性示出形成图1中的双极型TFT中的栅极后的示意图;
图3示例性示出形成图1中的双极型TFT中的层叠源极和层叠漏极之后的示意图;
图4示例性示出本发明双极型TFT实施例二的结构示意图;
图5示例性示出形成图4中的TFT中的层叠源极和层叠漏极之后的示意图;
图6示例性示出形成图4中的TFT中的栅绝缘层之后的示意图;
图7示例性示出本发明双极型TFT的n沟道输出特性曲线图;
图8示例性示出本发明双极型TFT的p沟道输出特性曲线图;
图9示例性示出本发明双极型TFT制造方法实施一的流程图;
图10示例性示出本发明双极型TFT制造方法实施例二的流程图;
图11示例性示出一种采用同一种材料形成源极和漏极的双极型TFT的结构示意图。
具体实施方式
下面将详细描述本发明的实施例。应当注意,这里描述的实施例只用于举例说明,并不用于限制本发明。
双极型TFT中存在电子和空穴传输不平衡的问题,主要原因在于现有技术中是采用同一种材料来形成源极和漏极,因而难以同时实现对n型半导体层的低势垒电子注入和对p型半导体层的低势垒空穴注入,导致双极型TFT中电子和空穴的迁移率不平衡,或者仅能实现单种载流子传输模式。
例如,如果采用如图11的结构,即在基板11上依次形成栅极12、栅绝缘层13、第一半导体层14和第二半导体层15,然后形成源极16和漏极17。其中第一半导体层14和第二半导体层15属于不同导电类型的半导体层。例如,假定第一半导体层14采用p型材料并五苯,第二层半导体层15采用n型材料C60,并采用功函数较高的金(功函数为5.1eV)作为源极16和漏极17的材料。高功函数的金属电极作为TFT的源漏电极则会较有利于空穴的注入和积累,但是对于电子的注入势垒则会较高。当对该双极型TFT的栅电极施加负向偏压时,由于高功函数的金属作为源极,空穴则会顺利地从源极注入到第一半导体(并五苯)层14,随着栅极偏压增大,空穴累积逐渐增加,当栅极偏压超过阈值电压时器件就会开启,形成p沟道导电模式。而当对该双极型TFT施加正向偏压时,电子则很难从Au电极注入到C60半导体层。其主要障碍来自于高功函数的Au电极到n型半导体C60的注入势垒较大。这样就需要栅极的正向偏压很大时才能实现电子的累积,甚至要高出负向栅压(空穴积累所需电压)的几倍才能形成电子导电沟道,或者根本无法形成n型导电沟道。所以如果采用图11所示的这种结构的双极型TFT,则空穴和电子无法实现平衡传输,甚至无法实现双极型传输模式。
为了解决上述问题,本发明突破常规的双极型TFT结构,提供了一种新颖的双极型TFT结构,采用具有不同功函数的材料来形成层叠的源极和漏极,使得空穴和电子均能实现低势垒注入。
本发明提供的双极型TFT包括:基板;第一半导体层,形成在基板上;层叠源极和层叠漏极,形成在第一半导体层上;层叠源极包括层叠的第一源极和第二源极,层叠漏极包括层叠的第一漏极和第二漏极,层叠源极和层叠漏极之间形成沟道;第二半导体层,导电类型与第一半导体层不同,形成在层叠源极和层叠漏极上以及沟道上;第一源极和第一漏极所用材料的功函数与第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;第二源极和第二漏极所用材料的功函数与第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;该双极型TFT还包括:栅极和栅绝缘层,位于第二半导体层上,或者位于第一半导体层和基板之间。
在本发明的双极性TFT中,第二源极和第一源极可以依照从上到下的顺序层叠,第二漏极和第一漏极可以依照从上到下的顺序层叠。第一源极和第一漏极与第一半导体层直接接触;第二源极和第二漏极与第二半导体层直接接触。
本发明的双极型TFT中,不同导电类型的第一半导体层和第二半导体层之间夹设双层源极和双层漏极,形成了一种双层电极和双层有源层的夹心结构。
本发明提供的双极型TFT及其制造方法,形成了层叠源极和层叠漏极,具体而言,第一源极和第一漏极所用材料的功函数和第一半导体层的导电类型相匹配实现了电子或空穴的低势垒注入,第二源极和第二漏极所用材料的功函数和第二半导体层的导电类型相匹配实现了电子或空穴的低势垒注入,这样,电子和空穴的注入均在低势垒下进行,平衡了双极型TFT中电子和空穴的迁移率,解决了双极型TFT器件中电子和空穴迁移率不平衡或者仅能实现单种载流子传输模式的问题,提高了双极型TFT的性能。
本发明提供的双极型TFT较佳地可以是双极型有机薄膜晶体管(OrganicThinFilmTransistor,简称OTFT)。
有机场效应晶体管因其采用薄膜结构,与传统的基于硅材料的器件相比具有安全、廉价以及轻便的特点。
具体而言,有机电子器件所涉及到的有害化合物和材料比传统器件要少得多。硅以及硅基元器件的生产制造要耗用大量的水,且需要300-500℃的高温处理,有机半导体器件则可以在常压且不超过150℃的温度下生产。另外,尽管有机场效应晶体管中用到的各类聚合物的成本差异很大,然而与其他器件中用到的材料相比,聚合物具有质量轻且生产成本低的优点。此外,有机电子器件与塑料基板有很好的兼容性,这意味着可以发展出柔性电子产品,同时有机电子器件也非常适合应用于大面积的集成加工。
将本发明提供的双层源极和漏极的结构应用于双极型OTFT可以实现双极型OTFT双载流子高效率传输和平衡传输。
在本发明提供的双极型TFT中,如果第一半导体层是p型半导体层,第二半导体层是n型半导体层,则第一源极和第一漏极所用材料的功函数大于4.4eV,优选地,可以选用功函数大于或等于5.0eV的材料,第二源极和第二漏极所用材料的功函数小于4.4eV,优选地,可以选用功函数小于或等于4.3eV的材料。
如果第一半导体层是n型半导体层,第二半导体层是p型半导体层,则第一源极和第一漏极所用材料的功函数小于4.4eV,优选地,可以选用功函数小于或等于4.3eV的材料,第二源极和第二漏极所用材料的功函数大于4.4eV,优选地,可以选用功函数大于或等于5.0eV的材料。
p型半导体层的材料可以为如下材料中的一种或多种:酞菁铜(CuPc)、酞菁锌(ZnPc)、酞菁镍(NiPc)、酞菁钴(CoPc)、自由酞菁(H2Pc)、酞菁铂(PtPc)、酞菁铅(PbPc)、氧钒酞菁(VOPc)、氧钛酞菁(TiOPc)、并五苯(pentacene)、并三苯、并四苯、红荧烯、六联苯(p-6p)、二(联苯-4,4’)-2,2’-二噻吩(BP2T)。为了更好地实现双极型TFT器件载流子的平衡传输,若p型半导体层作为第一半导体层则可以将厚度控制在10-20nm,若p型半导体层作为第二半导体层则可以将厚度控制在20-40nm。
n型半导体层的材料可以为如下材料中的一种或多种:有机材料C60、C70、氟代酞菁铜(F16CuPc)、氟代酞菁锌(F16ZnPc)、氟代酞菁铁(F16FePc)、氟代酞菁钴(F16CoPc)、氯代酞菁铜(Cl16CuPc)、氯代酞菁锌(Cl16ZnPc)、氯代酞菁铁(Cl16FePc)、氯代酞菁钴(Cl16CoPc)、氟代六噻吩(DFH-6T)、氯代六噻吩(DCIH-6T)、无机材料氧化锌(ZnO)、氧化铟(In2O3)。为了更好地实现双极型TFT器件载流子的平衡传输,若n型半导体层作为第一半导体则可以将厚度控制在10-20nm,若n型半导体作为第二半导体层则可以将厚度控制在20-40nm。
图1示例性示出本发明双极型TFT实施例一的结构示意图,该双极型TFT是一种底栅结构的TFT。该双极型TFT包括:基板1;栅极2形成在基板1上;栅绝缘层3形成在栅极2上,覆盖栅极2;第一半导体层4形成在栅绝缘层3上;层叠源极5和层叠漏极6形成在第一半导体层4上,层叠源极5和层叠漏极6之间形成沟道,层叠源极5包括层叠的第一源极51和第二源极52,层叠漏极6包括层叠的第一漏极61和第二漏极62;第二半导体层7形成在层叠源极5和层叠漏极6上方以及层叠源极5和层叠漏极6之间的沟道上。
第一半导体层4和第二半导体层7可以具有不同的导电类型。根据第一半导体层4和第二半导体层7的导电类型,可以相应地选择第一源极51、第二源极52、第一漏极61和第二漏极62所用材料的功函数。例如,可以使得具有高功函数的源极或漏极接触p型半导体层,使得具有低功函数的源极或漏极接触n型半导体层,从而降低电子或空穴注入的势垒。
例如,如果第一半导体层4是p型半导体层,第二半导体层7是n型半导体层,则层叠5和层叠6中直接接触第一半导体层4的第一源极51和第一漏极61可以由功函数高于例如4.4eV的材料形成,层叠源极5和层叠漏极6中直接接触第二半导体层7的第二源极52和第二漏极62可以由功函数低于例如4.4eV的材料形成。
如果第一半导体层4是n型半导体层,第二半导体层7是p型半导体层,则层叠源极5和层叠漏极6中直接接触第一半导体层4的第一源极51和第一漏极61可以由功函数低于例如4.4eV的材料形成,层叠源极5和层叠漏极6中直接接触第二半导体层7的第二源极52和第二漏极62可以由功函数高于例如4.4eV的金属材料形成。
下面详细描述图1所示的双极型TFT的制造方法。
首先,将基板1洗净,烘干,然后在基板1上形成栅极材料层,例如通过真空蒸镀或溅射的方法形成一层约250nm厚的栅极材料层,采用光刻技术在基板1上形成栅极2的图形。图2示例性示出形成图1中的双极型TFT中的栅极后的示意图。
基板1的材料可以是硅片、玻璃、塑料、陶瓷等。栅极2的材料可以是Si、Au、Ag、Al、Cu、Cs、Li、Pb、Sn、Cr、Mo、W、Ta、Ti、Ni、Be、Ca、Co、Pb、ITO等。
接着,在基板1上形成栅绝缘层3,例如通过化学气相沉积(ChemicalVaporDeposition,简称CVD)、溅射或旋涂方法形成约350nm-500nm厚的栅绝缘层3。
栅绝缘层3的材料可以是Ta2O5、Al2O3、SiO2、TiO2、SiNx等,如果采用这些材料,可以通过溅射或CVD的方法形成栅绝缘层3。
栅绝缘层3也可以选择如下材料中的一种或多种:聚乙烯醇(PVA)、聚氯乙烯(PVC)、聚乙烯吡咯烷铜(PVP)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚乙基丙烯酸酯(PCA)。如果采用这些材料,则可以通过旋涂的方法形成栅绝缘层3。
接着,例如通过真空蒸镀或旋涂方法,在栅绝缘层3上形成第一半导体层4。
接着,在第一半导体层4上依次形成具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料,例如通过真空蒸镀或溅射等方法依次形成具有不同功函数的两层金属或含金属材料。金属或含金属材料可以是Au、Ag、Al、Cu、Cs、Li、Pb、Sn、Cr、Mo、W、Ta、Ni、Be、Ca、Co、Pb、氧化铟锡(ITO)等,单层金属或含金属材料的厚度可以是大约20-40nm。
接着,通过光刻技术形成第一源极51、第二源极52、第一漏极61、第二漏极62、第一半导体层4和栅绝缘层3的图形,并定义出沟道的长度和宽度。图3示例性示出形成图1中的双极型TFT中的层叠源极5和层叠漏极6之后的示意图。
接着,例如通过真空蒸镀或旋涂方法,在第二源极52和第二漏极62上以及层叠源极5和层叠漏极6之间的沟道上形成第二半导体层7。形成第二半导体层7之后的双极型TFT的结构如图1所示。
在上述的制造过程中,如果第一半导体层4和第二半导体层7是由小分子材料形成的,则较佳地可以采用真空蒸镀方法形成这两层半导体层,可以采用10-3Pa甚至更高的真空度。如果第一半导体层4和第二半导体层7是由高分子聚合物形成的,则较佳地可以采用旋涂、印刷或浸泡的方法形成这两层。如果第一半导体层4和第二半导体层7是由无机化合物形成的,则较佳地可以采用磁控溅射的方法形成这两层。
这样就形成了具有双层有源层、双层源极和漏极的底栅结构的双极型TFT。
图4示例性示出本发明双极型TFT实施例二的结构示意图,该双极型TFT是一种顶栅结构的TFT。该TFT包括:基板1;第一半导体层4形成在基板1上;层叠源极5和层叠漏极6形成在第一半导体层4上,层叠源极5和层叠漏极6之间形成沟道,层叠源极5包括层叠的第一源极51和第二源极52,层叠漏极6包括层叠的第一漏极61和第二漏极62;第二半导体层7形成在层叠源极5和层叠漏极6上以及层叠源极5和层叠漏极6之间的沟道上;栅绝缘层3形成在第二半导体层7上;栅极2形成在栅绝缘层3上。
下面详细描述图4所示的双极型TFT的制造方法。
首先,将基板1洗净,烘干,然后例如通过真空蒸镀或旋涂方法,在基板1上形成第一半导体层4。
接着,在第一半导体层4上依次形成具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料,例如通过真空蒸镀或溅射等方法依次形成具有不同功函数的两层金属或含金属材料,单层金属或含金属材料的厚度可以是20-40nm。然后,通过光刻技术形成第一源极51、第二源极52、第一漏极61、第二漏极62、第一半导体层4和栅绝缘层3的图形,并定义出沟道的长度和宽度。图5示例性示出形成图4中的TFT中的层叠源极5和层叠漏极6之后的示意图。
接着,例如通过真空蒸镀或旋涂方法,在第二源极52、第二漏极62上以及源极层叠层5和漏极层叠层6之间的沟道上形成第二半导体层7。
接着,在形成了第二半导体层7的基板1上形成栅绝缘层3,例如通过CVD、溅射或旋涂方法形成约350nm-500nm厚的栅绝缘层3。图6示例性示出形成图4中的TFT中的栅绝缘层3之后的示意图。
接着,在栅绝缘层3上例如通过真空蒸镀或溅射的方法形成一层约250nm厚的栅极材料层,采用光刻技术形成栅极2的图形。形成栅极2之后的结构如图4所示。
这样就形成了具有双层有源层、双层源极和漏极的顶栅结构的双极型TFT。
实施例二与实施例一的双极型TFT的主要区别之处在于栅极2和栅绝缘层3形成的位置不同,除此之外,实施例二的各层的形成工艺、所用材料等细节内容均与实施例一相同,具体内容参见前述对于实施例一的描述。
图7示例性示出本发明双极型TFT的n沟道输出特性曲线图,图8示例性示出本发明双极型TFT的p沟道输出特性曲线图。该示例的n型半导体层所用的材料为C60,p型半导体层所用的材料为CuPc,源漏极分别是由高功函数的Au(功函数为5.1eV)和低功函数的Al(功函数为4.28eV)叠层构成。在图7和图8中,横坐标为漏极电压VD,纵坐标为漏极电流ID,VG为栅极电压。图中示出了不同VG下的输出特性曲线图。从图7中可以看出:随着正向栅极电压VG的增加,TFT沟道内的空穴逐渐被耗尽,电子逐渐累积,当栅极电压达到60V以上时,空穴被完全耗尽而电子的累积越来越多,这时ID-VG曲线开始翻转,且随着栅极电压的继续增大,漏极电流ID逐渐增加,此时表现出了n沟道的电子传输模式。从图8可以看出:随着负向栅极电压的逐渐增大,沟道内的载流子从电子的耗尽转变为空穴的累积,最终表现出典型的p沟道空穴传输模式。结合图7和图8可得知本发明的双极型TFT器件结构在同一个器件上即可实现p型TFT的特性又能得到n型TFT的特性。另外,从图中还可看出:对于同等量级的正负栅极电压和正负漏极电压施加在本发明的双极型TFT上,漏极电流ID的绝对值相当接近。该双极型TFT的n沟道传输模式和p沟道传输模式的参数提取结果分别为:n型模式阈值电压为20V,电子迁移率为0.023cm2/Vs;p型模式阈值电压为-18V,空穴迁移率为0.028cm2/Vs。
而当采用图11所示的单种材料的电极结构来制备双极型TFT时,同样地,n型半导体层所用的材料为C60,p型半导体层所用的材料为CuPc,采用Au作为源漏极,其参数提取结果为:n型模式阈值电压为70V,电子迁移率为0.0017cm2/Vs;p型模式阈值电压为-19V,空穴迁移率为0.026cm2/Vs。可见,无论是迁移率还是阈值电压,n型模式和p型模式都存在较大的差异。这种单种材料的电极结构制备的双极型TFT的n沟道传输模式和p沟道传输模式下漏极电流ID会存在较大的差异,甚至测不出n型传输模式。
而本发明提供的双极型TFT,采用低功函数和高功函数的叠层形成源极和漏极,实现了双层半导体层与双层源极和漏极的合理结合。具体而言,低功函数的电极和n型半导体层接触,实现了电子的低势垒注入,高功函数的电极与p型半导体层接触,实现了空穴的低势垒注入。这种双层源极和漏极结构解决了双极型TFT中电子和空穴传输不平衡的问题,实现了双极型TFT的双载流子高效率传输和平衡传输。
本发明提供的双极型TFT可以广泛应用于有机互补反相器等有机数字电路、集成电路或者有机发光晶体管电子器件中。
图9示例性示出本发明双极型TFT制造方法实施一的流程图,包括:
步骤101、在基板上形成栅极。
步骤102、在栅极上形成栅绝缘层。
步骤103、在栅绝缘层上形成第一半导体层。
步骤104、在第一半导体层上形成层叠源极和层叠漏极。层叠源极包括层叠的第一源极和第二源极,层叠漏极包括层叠的第一漏极和第二漏极;层叠源极和层叠漏极之间形成沟道。
步骤105、在层叠源极和层叠漏极上以及沟道上形成第二半导体层。第二半导体层的导电类型与第一半导体层不同。
其中,第一源极和第一漏极所用材料的功函数与第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;第二源极和第二漏极所用材料的功函数与第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒。
图10示例性示出本发明双极型TFT制造方法实施二的流程图,包括:
步骤201、在基板上形成第一半导体层。
步骤202、在第一半导体层上形成层叠源极和层叠漏极。层叠源极包括层叠的第一源极和第二源极,层叠漏极包括层叠的第一漏极和第二漏极;层叠源极和层叠漏极之间形成沟道。
步骤203、在层叠源极和层叠漏极上以及沟道上形成第二半导体层。
步骤204、在第二半导体层上形成栅绝缘层。
步骤205、在栅绝缘层上形成栅极。
其中,第一源极和第一漏极所用材料的功函数与第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;第二源极和第二漏极所用材料的功函数与第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒。
在图9和图10所示的方法中,形成层叠源极和层叠漏极的步骤可以包括:在第一半导体层上依次形成具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料;图案化具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料,形成第一源极、第一漏极、第二源极、第二漏极以及沟道的图形。
其中,如果第一半导体层是p型半导体层且第二半导体层是n型半导体层,则第一源极和第一漏极所用材料的功函数大于4.4eV,优选地,可以选用功函数大于或等于5.0eV的材料,第二源极和第二漏极所用材料的功函数小于4.4eV,优选地,可以选用功函数小于或等于4.3eV的材料。
如果第一半导体层是n型半导体层且第二半导体层是p型半导体层,则第一源极和第一漏极所用材料的功函数小于4.4eV,优选地,可以选用功函数小于或等于4.3eV的材料,第二源极和第二漏极所用材料的功函数大于4.4eV,优选地,可以选用功函数大于或等于5.0eV的材料。
虽然已参照典型实施例描述了本发明,但应当理解,所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质,所以应当理解,上述实施例不限于任何前述的细节,而应在随附权利要求所限定的精神和范围内广泛地解释,因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (4)

1.一种双极型薄膜晶体管,包括:
基板;
第一半导体层,形成在所述基板上;
层叠源极和层叠漏极,形成在所述第一半导体层上;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
第二半导体层,导电类型与所述第一半导体层不同,形成在所述层叠源极和层叠漏极上以及所述沟道上;
所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;
还包括:
栅极和栅绝缘层,位于所述第二半导体层上,或者位于所述第一半导体层和所述基板之间;所述第二源极和第一源极依照从上到下的顺序层叠,所述第二漏极和第一漏极依照从上到下的顺序层叠;
所述第一源极和第一漏极与所述第一半导体层直接接触;所述第二源极和第二漏极与所述第二半导体层直接接触;
所述第一半导体层是p型半导体层,所述第一源极和第一漏极所用材料的功函数大于4.4eV,所述第二半导体层是n型半导体层,所述第二源极和第二漏极所用材料的功函数小于4.4eV;或者
所述第一半导体层是n型半导体层,所述第一源极和第一漏极所用材料的功函数小于4.4eV,所述第二半导体层是p型半导体层,所述第二源极和第二漏极所用材料的功函数大于4.4eV。
2.根据权利要求1所述的双极型薄膜晶体管,其中,所述p型半导体层的材料为如下材料中的一种或多种:
酞菁铜、酞菁锌、酞菁镍、酞菁钴、自由酞菁、酞菁铂、酞菁铅、氧钒酞菁、氧钛酞菁、并五苯、并三苯、并四苯、红荧烯、六联苯、二(联苯-4,4’)-2,2’-二噻吩;
所述n型半导体层的材料为如下材料中的一种或多种:
有机材料C60、C70、氟代酞菁铜、氟代酞菁锌、氟代酞菁铁、氟代酞菁钴、氯代酞菁铜、氯代酞菁锌、氯代酞菁铁、氯代酞菁钴、氟代六噻吩、氯代六噻吩、无机材料氧化锌、氧化铟。
3.一种双极型薄膜晶体管制造方法,包括:
在基板上形成栅极;
在所述栅极上形成栅绝缘层;
在所述栅绝缘层上形成第一半导体层;
在所述第一半导体层上形成层叠源极和层叠漏极;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
在所述层叠源极和层叠漏极上以及所述沟道上形成第二半导体层,所述第二半导体层的导电类型与所述第一半导体层不同;
其中,所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;
在所述第一半导体层上形成层叠源极和层叠漏极,包括:
在所述第一半导体层上依次形成具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料;
图案化所述具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料,形成所述第一源极、第一漏极、第二源极、第二漏极以及沟道的图形;
所述第一半导体层是p型半导体层,所述第一功函数大于4.4eV,所述第二半导体层是n型半导体层,所述第二功函数小于4.4eV;或者
所述第一半导体层是n型半导体层,所述第一功函数小于4.4eV,所述第二半导体层是p型半导体层,所述第二功函数大于4.4eV。
4.一种双极型薄膜晶体管制造方法,包括:
在基板上形成第一半导体层;
在所述第一半导体层上形成层叠源极和层叠漏极;所述层叠源极包括层叠的第一源极和第二源极,所述层叠漏极包括层叠的第一漏极和第二漏极;所述层叠源极和层叠漏极之间形成沟道;
在所述层叠源极和层叠漏极上以及所述沟道上形成第二半导体层,所述第二半导体层的导电类型与所述第一半导体层不同;
在所述第二半导体层上形成栅绝缘层;
在所述栅绝缘层上形成栅极;
其中,所述第一源极和第一漏极所用材料的功函数与所述第一半导体层的导电类型相匹配以降低电子或空穴注入的势垒;所述第二源极和第二漏极所用材料的功函数与所述第二半导体层的导电类型相匹配以降低电子或空穴注入的势垒;
在所述第一半导体层上形成层叠源极和层叠漏极,包括:
在所述第一半导体层上依次形成具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料;
图案化所述具有第一功函数的金属或含金属材料和具有第二功函数的金属或含金属材料,形成所述第一源极、第一漏极、第二源极、第二漏极以及沟道的图形;
所述第一半导体层是p型半导体层,所述第一功函数大于4.4eV,所述第二半导体层是n型半导体层,所述第二功函数小于4.4eV;或者
所述第一半导体层是n型半导体层,所述第一功函数小于4.4eV,所述第二半导体层是p型半导体层,所述第二功函数大于4.4eV。
CN201110430883.6A 2011-12-20 2011-12-20 双极型薄膜晶体管及其制造方法 Expired - Fee Related CN103178117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110430883.6A CN103178117B (zh) 2011-12-20 2011-12-20 双极型薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110430883.6A CN103178117B (zh) 2011-12-20 2011-12-20 双极型薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103178117A CN103178117A (zh) 2013-06-26
CN103178117B true CN103178117B (zh) 2016-01-20

Family

ID=48637860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110430883.6A Expired - Fee Related CN103178117B (zh) 2011-12-20 2011-12-20 双极型薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103178117B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576754B (zh) * 2014-12-30 2018-12-21 深圳市华星光电技术有限公司 薄膜晶体管及薄膜晶体管的制备方法
CN105810744B (zh) * 2014-12-30 2019-10-25 昆山国显光电有限公司 薄膜晶体管及其制作方法
CN105742498A (zh) * 2016-04-13 2016-07-06 上海大学 具有复合有源层的双极型薄膜晶体管器件及其制备方法
US10283531B2 (en) * 2016-07-29 2019-05-07 Lg Display Co., Ltd. Thin film transistor, method for manufacturing the same, and display device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267021A (zh) * 2008-04-30 2008-09-17 友达光电股份有限公司 有机双极型薄膜晶体管及其制造方法
CN101777625A (zh) * 2010-01-21 2010-07-14 上海大学 一种双极型有机薄膜晶体管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101267021A (zh) * 2008-04-30 2008-09-17 友达光电股份有限公司 有机双极型薄膜晶体管及其制造方法
CN101777625A (zh) * 2010-01-21 2010-07-14 上海大学 一种双极型有机薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
CN103178117A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
Yin et al. Two-dimensional unipolar memristors with logic and memory functions
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
US7687807B2 (en) Inverter
CN1855569B (zh) 有机半导体装置
Xu et al. Organic transistor nonvolatile memory with three-level information storage and optical detection functions
CN103178117B (zh) 双极型薄膜晶体管及其制造方法
CN106531887A (zh) 一种可低电压擦写的铁电有机晶体管非易失性存储器
JP2010524026A (ja) アクティブマトリクス光デバイス
Pecunia et al. Organic and amorphous-metal-oxide flexible analogue electronics
CN101777625A (zh) 一种双极型有机薄膜晶体管及其制作方法
CN101308904A (zh) 一种有机薄膜晶体管及其制备方法
CN103594626A (zh) 有机薄膜晶体管及其制备方法
CN103370776A (zh) 薄膜晶体管元件及其制造方法、有机el显示元件、以及有机el显示装置
Negi et al. Performance analysis of dual gate organic thin film transistor and organic SR latch application
CN103370775A (zh) 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
Kim et al. Vertically integrated electronics: new opportunities from emerging materials and devices
CN103178060A (zh) 场效应晶体管互补反相器及其制备方法
TWI509855B (zh) 有機電子發光器件及其製造方法
Son et al. Complementary driving between 2D heterostructures and surface functionalization for surpassing binary logic devices
Kim Organic Heterojunction Transistors
Yao et al. Reconfigurable Artificial Synapse Based on Ambipolar Floating Gate Memory
Lee et al. A reconfigurable binary/ternary logic conversion-in-memory based on drain-aligned floating-gate heterojunction transistors
JP5419063B2 (ja) 半導体素子
CN102332534A (zh) 一种n型有机薄膜晶体管及其制备方法
CN103503153A (zh) 薄膜晶体管元件及其制造方法、有机el显示元件和有机el显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20171220

CF01 Termination of patent right due to non-payment of annual fee